KR100212832B1 - Utopia receiving connection apparatus of atm adaptor - Google Patents

Utopia receiving connection apparatus of atm adaptor Download PDF

Info

Publication number
KR100212832B1
KR100212832B1 KR1019960007971A KR19960007971A KR100212832B1 KR 100212832 B1 KR100212832 B1 KR 100212832B1 KR 1019960007971 A KR1019960007971 A KR 1019960007971A KR 19960007971 A KR19960007971 A KR 19960007971A KR 100212832 B1 KR100212832 B1 KR 100212832B1
Authority
KR
South Korea
Prior art keywords
data
signal
buffer
reception
physical layer
Prior art date
Application number
KR1019960007971A
Other languages
Korean (ko)
Other versions
KR970068326A (en
Inventor
조상훈
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960007971A priority Critical patent/KR100212832B1/en
Publication of KR970068326A publication Critical patent/KR970068326A/en
Application granted granted Critical
Publication of KR100212832B1 publication Critical patent/KR100212832B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/208Port mirroring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9057Arrangements for supporting packet reassembly or resequencing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM어답터의 SAR계층과 물리계층을 UTOPIA방식으로 접속하기 위한 장치에 관한 것으로, 상기 물리계층칩으로부터 바이트 단위의 데이터를 데이터스트로브(/DSTRV)신호에 따라 입력받아 일시 저장하는 수신데이터 버퍼(51); 상기 수신 데이터 버퍼로부터 수신 데이터를 입력받아 리드버퍼(/rd_fifo)신호에 의해 바이트 단위로 데이터를 출력함과 아울러 엠프티 플래그로 버퍼의 상태를 표시해 주는 수신속도 정합 버퍼(52); 상기 수신속도 정합 버퍼의 출력을 입력받아 ATM 셀의 헤더에 대한 CRC 연산을 수행하여 CRC에러 여부를 검사함과 아울러 수신 데이터를 출력하는 CRC 처리부(53); 수신클럭(RxClk)에 동기되어 소정수를 반복해서 카운트하는 이벤트 카운터(54); 및 상기 이벤트 카운터의 출력, 수신인에이블(/RxEnb)신호, 및 CRC에러신호를 입력받아 수신속도 정합버퍼(52)로부터 데이터를 읽기 위한 리드버퍼(/rd_fifo)신호와, 수신 셀의 시작을 알려주는 수신셀시작(RxSOC)신호, 수신 데이터가 없음을 알려주기 위한 수신버퍼빔(/RxEmpty)신호를 발생하는 제어신호 발생부(55)로 구성되어 회로설계가 간단하고 동작이 안정되게 하는 효과가 있다.The present invention relates to an apparatus for connecting a SAR layer and a physical layer of an ATM adapter in a UTOPIA method, and receives a data buffer of a byte unit from the physical layer chip according to a data strobe (/ DSTRV) signal and temporarily stores the received data buffer. 51; A reception rate matching buffer 52 which receives the reception data from the reception data buffer and outputs data in units of bytes by a read buffer (/ rd_fifo) signal and displays the state of the buffer by an empty flag; A CRC processing unit (53) which receives the output of the reception rate matching buffer and performs a CRC operation on a header of an ATM cell to check for a CRC error and to output received data; An event counter 54 which counts a predetermined number repeatedly in synchronization with the reception clock RxClk; And a read buffer (/ rd_fifo) signal for reading data from the reception rate matching buffer 52 by receiving the output of the event counter, a receive enable signal (/ RxEnb), and a CRC error signal, and notifying the start of a receiving cell. RxSOC signal, and control signal generator 55 for generating a receive buffer beam (/ RxEmpty) signal to inform that there is no received data, the circuit design is simple and the operation is stable. .

Description

ATM 어답터의 유토피아(UTOPIA) 수신접속장치UTOPIA receiving access device of ATM adapter

제1도는 일반적인 ATM 어답터의 구성을 도시한 블럭도.1 is a block diagram showing the configuration of a typical ATM adapter.

제2도는 SAR계층의 물리계층을 본 발명을 적용하여 접속하기 위한 UTOPIA 접속장치를 도시한 블럭도.2 is a block diagram showing a UTOPIA connection apparatus for connecting the physical layer of the SAR layer by applying the present invention.

제3도는 본 발명에 따른 UTOPIA 수신접속장치를 도시한 블럭도.3 is a block diagram showing a UTOPIA receiving access device according to the present invention;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

3 : ATM 어답터 32 : SAR칩3: ATM adapter 32: SAR chip

33 : 물리계층칩 33-1 : 물리계층 송신칩33: physical layer chip 33-1: physical layer transmission chip

33-2 : 물리계층 수신칩 40 : UTOPIA접속장치33-2: Physical layer receiving chip 40: UTOPIA connection device

51 : 수신속도 정합버퍼 52 : 수신 데이터버퍼51: Receive rate matching buffer 52: Receive data buffer

53 : CRC처리부 54 : 이벤트 카운터53: CRC processing unit 54: event counter

55 : 제어신호 발생부55: control signal generator

본 발명은 컴퓨터 시스템과 같은 단말장치를 ATM 네트웍(ATM LAN 혹은 ATM WAN)에 접속하기 위한 ATM 접속장치에 관한 것으로, 더욱 상세하게는 분할 및 조립(Segmentation And Reassembly: SAR이라 한다) 계층과 물리계층으로 구분된 ATM접속장치에서 유토피아(UTOPIA) 접속이 지원되지 않은 물리계층을 SAR계층에 접속하기 위한 UTOPIA 접속장치에 관한 것이다.The present invention relates to an ATM connection device for connecting a terminal device such as a computer system to an ATM network (ATM LAN or ATM WAN), and more specifically, a segmentation and reassembly (SAR) layer and a physical layer. The present invention relates to a UTOPIA access device for accessing a SAR layer to a physical layer that does not support UTOPIA access in an ATM access device classified as.

일반적으로 ATM기술은 임의의 크기를 갖는 메세지를 53 바이트의 크기를 갖는 복수개의 ATM 셀(cell)로 분할한 후 전송매체를 통해 전송하는 통신기술로서, 고속 및 광대역 통신(B-ISDN)에 접합하며 특히 컴퓨터 네트웍분야에서 FDDI(Fiber Distributed Data Interface)를 대체할 차세대 통신기술로서 널리 각광을 받고 있다.In general, ATM technology is a communication technology for dividing a message having an arbitrary size into a plurality of ATM cells having a size of 53 bytes, and then transmitting it through a transmission medium. In particular, it is widely regarded as the next generation communication technology to replace the FDDI (Fiber Distributed Data Interface) in the computer network field.

이와 같은 ATM 기술을 이용하여 네트웍(ATM LAN 혹은 ATM WAN 등)을 구성할 경우에 호스트 시스템(혹은, 단말기)을 ATM 네트웍에 접속하기 위하여 ATM 접속장치(이를 ATM 어답터 혹은 ATM카드라 한다)가 필요한데, 이 ATM 접속장치는 호스트 시스템이 전송하고자 할 임의의 메시지를 소정의 AAL프로토콜(AAL1, AAL2, AAL3/4, AAL5)에 따라 분할하여 ATM 셀을 형성하거나 수신된 ATM 셀을 재조립하여 메시지를 복원하는 SAR(Segementation And Reassemble)계층과, SAR계층으로부터 입력받은 ATM 셀을 부호화하여 전송매체를 통해 송신하거나 전송매체로부터 수신된 ATM 셀을 복호화하여 SAR 계층으로 전달하는 물리계층으로 크게 구분된다.When configuring a network (ATM LAN or ATM WAN) using such ATM technology, an ATM access device (called an ATM adapter or ATM card) is required to connect a host system (or terminal) to an ATM network. In addition, this ATM interface divides an arbitrary message to be transmitted by the host system according to predetermined AAL protocols (AAL1, AAL2, AAL3 / 4, AAL5) to form an ATM cell, or reassembles a received ATM cell to form a message. It is divided into a reconstruction SAR (Segementation And Reassemble) layer and a physical layer that encodes an ATM cell received from the SAR layer and transmits it through a transmission medium or decodes an ATM cell received from the transmission medium and delivers it to the SAR layer.

이때 ATM 접속장치(이하, ATM 어답터라 한다)를 다양한 전송매체에 사용할 수 있도록 융통성을 부여하기 위하여 SAR계층과 물리계층 사이에 표준적인 접속 프로토콜을 정해 놓고, 물리계층이 다양한 형태로 구현되더라도 이 프로토콜만 따르면 SAR 계층과 쉽게 접속할 수 있도록 하였다.In this case, in order to give flexibility to use ATM access devices (hereinafter referred to as ATM adapters) for various transmission media, a standard connection protocol is defined between the SAR layer and the physical layer, even if the physical layer is implemented in various forms. According to the report, the SAR layer provides easy access.

UTOPIA(the Universal Test Operations PHY Interface for ATM)는 ATM 기술을 조기에 사용하기 위하여 업체 및 연구소들이 결성한 'ATM포럼'이 앞서 설명한 바와 같이, SAR계층과 물리계층을 접속하기 위하여 정한 표준 인터페이스 방식이다.The Universal Test Operations PHY Interface for ATM (UTOPIA) is a standard interface method established by the 'ATM Forum' formed by companies and research institutes for early use of ATM technology to connect the SAR layer and the physical layer. .

그런데, ATM 어답터를 구현하기 위해 필요한 SAR계층의 기능들은 이미 집적회로(이를 SAR칩이라 한다)로 제조되어 시판되고 있으며, 이와는 별도로 물리계층들을 위한 다양한 집적회로(이를 물리계층칩이라 한다)들도 이미 널리 사용되고 있다.However, the functions of the SAR layer necessary to implement the ATM adapter are already manufactured and marketed as integrated circuits (hereinafter referred to as SAR chips), and various integrated circuits for the physical layers (hereinafter referred to as physical layer chips) are also available. It is already widely used.

따라서 집적회로를 제조하는 회사마다 다양한 형태 및 기능을 갖는 ATM 관련 칩셋(chip set)을 제공하는데, AMD사에서 시판하는 TAXI 칩과 같은 일부 물리계층의 칩들은 UTOPIA 접속 기능이 없는 것이 있다.As a result, companies that manufacture integrated circuits offer ATM-related chipsets of various shapes and functions. Some physical layer chips, such as AMD's TAXI chips, do not have UTOPIA connectivity.

즉, ATM기술을 기반으로 한 SAR계층의 칩은 UTOPIA 접속이 가능하나 UTOPIA 접속 표준이 완성되기 이전부터 널리 사용되어 온 범용의 물리계층칩들은 UTOPIA 접속이 제공되지 않고, 따라서 SAR계층의 칩들에 TAXI등과 같은 칩들을 접속하기 위해서는 별도의 UTOPIA 접속장치가 요구된다.That is, SAR layer chips based on ATM technology can be UTOPIA-connected, but general-purpose physical layer chips, which have been widely used before the UTOPIA connection standard was completed, are not provided with UTOPIA connection, and therefore, TAXI chips to SAR layer chips are not provided. A separate UTOPIA connection device is required to connect chips such as the chip.

이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출된 것으로, UTOPIA 접속기능이 없는 물리계층의 칩을 SAR계층에 인터페이스하기 위한 ATM 어답터의 유토피아(UTOPIA) 수신 접속장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a UTOPIA reception access apparatus of an ATM adapter for interfacing a chip of a physical layer without a UTOPIA connection function to a SAR layer.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, SAR침과 물리계층칩으로 분리되어 구현된 ATM 어답터에서 유토피아(UTOPIA) 접속기능이 없는 물리계층칩을 상기 분할 및 조립(SAR)칩에 접속하기 위하여 상기 분할 및 조립(SAR)칩으로부터 물리계층칩으로의 유토피아(UTOPIA) 송신 접속장치와 물리계층칩으로부터 분할 및 조립(SAR)칩으로의 유토피아(UTOPIA) 수신 접속장치가 구비된 유토피아(UTOPIA) 수신 접속장치가,In order to achieve the above object, the apparatus of the present invention connects a physical layer chip without a UTOPIA connection function to the split and assembly (SAR) chip in an ATM adapter implemented by being separated into a SAR needle and a physical layer chip. UTOPIA is equipped with a UTOPIA transmission connection device from the split and assembly chip to a physical layer chip and a UTOPIA reception connection device from a physical layer chip to a split and assembly chip. ) Receiving connection device,

상기 물리계층칩으로부터 바이트 단위의 데이터를 데이터스트로브(/DSTRV)신호에 따라 입력받아 일시 저장하는 수신 데이터 버퍼; 상기 수신 데이터 버퍼로부터 수신 데이터를 입력받아 리드버퍼(/rd_fifo)신호에 의해 바이트단위로 데이터를 출력함과 아울러 엠프티 플래그로 버퍼의 상태를 표시해 주는 수신속도 정합버퍼; 상기 수신속도 정합 버퍼의 출력을 입력받아 ATM 셀의 헤더에 대한 CRC연산을 수행하여 CRC에러 여부를 검사함과 아울러 수신 데이터를 출력하는 CRC 처리부; 수신클럭에 동시되어 소정 수를 반복해서 카운트하는 이벤트 카운터; 및 상기 이벤트 카운터의 출력, 수신인에이블(/RxEnb)신호, 및 CRC에러신호를 입력받아 수신속도 정합버퍼로부터 데이터를 읽기 위한 리드버퍼(/rd_fifo)신호와, 수신 셀의 시작을 알려주는 수신셀시작(RxSOC)신호, 수신 데이터가 없음을 알려주기 위한 수신버퍼 빔(/RxEmpty)신호를 발생하는 제어신호 발생부가 구비된 것을 특징으로 한다.A reception data buffer for receiving data in units of bytes from the physical layer chip according to a data strobe (/ DSTRV) signal and temporarily storing data; A reception speed matching buffer which receives the reception data from the reception data buffer and outputs data in byte units by a read buffer (/ rd_fifo) signal and displays the state of the buffer by an empty flag; A CRC processing unit which receives the output of the reception rate matching buffer and performs CRC operation on a header of an ATM cell to check whether there is a CRC error and to output received data; An event counter which simultaneously counts a predetermined number in parallel with the reception clock; And a read buffer (/ rd_fifo) signal for reading data from a receive rate matching buffer by receiving the output of the event counter, a receive enable signal (/ RxEnb), and a CRC error signal, and a start of a receiving cell indicating the start of a receiving cell. (RxSOC) signal, and a control signal generator for generating a reception buffer beam (/ RxEmpty) signal for indicating that there is no received data.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 적용될 수 있는 일반적인 ATM 어답터(adapter)는 제1도에 도시된 바와 같이, 호스트 시스템(1); 호스트 시스템과 접속을 위한 버스 인터페이스부(31); SAR계층 처리부(32); 물리계층 처리부(33)로 구성되어 있고, 물리계층 처리부(33)는 물리계층 접속부(34)와 송수신기(transiver:35)로 구성되어 있다. 여기서, SAR계층 처리부(32)는 하나의 SAR 칩(chip)으로 구현될 수도 있고, 물리계층 처리부(33)도 하나의 물리계층 칩(chip)으로 구현될 수도 있다.A typical ATM adapter to which the present invention can be applied includes a host system 1, as shown in FIG. A bus interface unit 31 for connecting with the host system; A SAR layer processing unit 32; It consists of a physical layer processing part 33, and the physical layer processing part 33 is comprised by the physical layer connection part 34 and the transceiver 35. Here, the SAR layer processor 32 may be implemented by one SAR chip, and the physical layer processor 33 may also be implemented by one physical layer chip.

그리고 호스트 시스템(1)은 영상 데이터 혹은 DBASE 데이터 등과 같이 임의의 메세지 혹은 패킷을 네트웍을 통해 전송하고자 하는 컴퓨터 혹은 영상 처리시스템으로서 예컨대, 웍 스테이션 등이다.The host system 1 is a computer or image processing system for transmitting any message or packet, such as image data or DBASE data, over a network, for example, a workstation.

버스 인터페이스부(31)는 호스트 시스템과 ATM 어답터(3)를 입출력 버스(2)를 통해 인터페이스하기 위한 것으로, 입출력버스로는 SBus, PCI, EISA 등이 산업 표준으로 널리 사용되고 있으며 호스트 시스템이 웍 스테이션일 경우 SBus가 일반적으로 사용된다.The bus interface unit 31 is for interfacing the host system and the ATM adapter 3 through the I / O bus 2. The I / O bus is widely used as an industrial standard such as SBus, PCI, EISA, etc. In this case, SBus is generally used.

이때, ATM 어답터(3)를 호스트 시스템에 접속하는 방식으로는 프로그램 I/O(Programed I/O), 버스 마스터(Bus Master), 공유 메모리(Shared Memory) 등과 같은 방식이 있는데, 이들의 특징을 간략히 정리하면 다음 표 1과 같다.In this case, a method of connecting the ATM adapter 3 to the host system may include a program I / O, a bus master, a shared memory, and the like. In short, it is shown in Table 1 below.

제1도에 있어서, SAR계층 처리부(32)는 버스 인터페이스부(31)를 통해 입력되는 호스트 시스템의 메세지 혹은 패킷을 53바이트의 ATM 셀로 분할(segmentation)하고, 물리계층 처리부(33)로부터 수신되는 ATM 셀을 분석하여 에러가 발생되었는지를 검사함과 아울러 재조립(reassembly)하여 메세지 혹은 패킷을 복원한 후 버스 인터페이스(31)를 통해 상위 계층으로 전달한다.In FIG. 1, the SAR layer processing unit 32 segments a message or packet of a host system input through the bus interface unit 31 into 53-byte ATM cells, and is received from the physical layer processing unit 33. The ATM cell is analyzed to see if an error has occurred, and then reassembled to recover a message or packet, and then transferred to a higher layer through the bus interface 31.

그리고 물리계층 처리부의 물리계층 접속부(34)에서는 병렬로 입력되는 ATM 셀을 수신하여 스크램블링(scrambling) 및 라인 코딩(line coding)을 수행하여 직렬로 변환하거나, 직렬로 수신된 비트 스트림을 디코딩한 후 디스크램블링(descrambling)하여 병렬로 변환한다. 물리계층 처리부의 송수신부(35)에서는 직렬로 입력되는 비트 열을 광신호로 변환하여 광케이블로 송신하거나 전송매체에 적합한 전기적인 신호로 변조하여 동축 케이블을 통해 송신하고, 광케이블로부터 수신된 광신호를 전기적인 신호로 변환하여 비트 열로서 출력하거나 동축 케이블을 통해 수신된 전기적인 신호를 복조하여 비트 열로서 출력한다.The physical layer connection unit 34 of the physical layer processing unit receives ATM cells input in parallel, performs scrambling and line coding, converts them in series, or decodes the serially received bit stream. Descramble and convert in parallel. Transmitting and receiving unit 35 of the physical layer processing unit converts a series of bit input serially into an optical signal and transmits it to an optical cable or modulates it into an electrical signal suitable for a transmission medium and transmits it through a coaxial cable, and transmits the optical signal received from the optical cable. The signal is converted into an electrical signal and output as a bit string, or the electrical signal received through a coaxial cable is demodulated and output as a bit string.

이와 같이 구성되는 ATM 어답터에서 SAR 처리부와 물리계층 처리부 사이에는 유토피아(UTOPIA)방식으로 접속하도록 권장되고 있다. UTOPIA 접속방식은 앞서 설명한 바와 같이, ATM 포럼이 제안한 물리계층과 SAR계층 사이의 표준 접속방식으로서, SAR계층으로부터 물리계층으로의 송신시 접속신호는 TxData[7:0], TxSOC, /TxEnb, /TxFull, TxClk가 있고, 물리계층으로부터 SAR계층으로의 수신시 접속신호는 RxData[7:0], RxSOC, /RxEnb, /RxEmpty등이 있다.In the ATM adapter configured as described above, it is recommended to connect the SAR processing unit and the physical layer processing unit in a UTOPIA method. As described above, the UTOPIA connection method is a standard connection method between the physical layer and the SAR layer proposed by the ATM Forum. When transmitting from the SAR layer to the physical layer, the connection signal is TxData [7: 0], TxSOC, / TxEnb, / There are TxFull and TxClk, and the connection signal upon reception from the physical layer to the SAR layer includes RxData [7: 0], RxSOC, / RxEnb, / RxEmpty, and the like.

여기서, TxData[7:0]는 SAR계층으로부터 물리계층으로 전달되는 바이트단위의 ATM 셀 데이터(이하, ATM 송신셀 데이터라 하며, 간단히 송신데이터라고도 한다)이고, TxSOC는 SAR계층이 물리계층에 ATM셀의 시작(SOC: Start Of Cell)임을 알리기 위한 신호(이하, 송신셀 시작신호라 한다)로서, 이 신호가 '하이'일 경우에는 송신데이터(TxData[7:0])로 입력되는 바이트 데이터가 ATM 셀의 첫번째 바이트임을 알려준다. /TxEnb는 SAR계층이 물리계층에 송신데이터(TxData[7:0])로 전달되는 데이터가 유효한 셀 데이터임을 알려주기 위한 것으로, 송신데이터(TxData[7:0])에 유효한 셀(valid cell)데이터가 있을 동안 '로우' 상태를 유지하고, /TxFull는 물리계층이 SAR계층에 송신데이터가 꽉차(Full) 더 이상 데이터를 받아들일 수 없다는 것을 알려주기 위한 신호(이하, 송신충만신호라 한다)으로서 '로우'일 때 활성화된다. TxClk는 송신 클럭을 나타낸다.Here, TxData [7: 0] is ATM cell data (hereinafter, referred to as ATM transmission cell data, referred to simply as transmission data) transmitted from the SAR layer to the physical layer, and in TxSOC, the SAR layer is the ATM in the physical layer. Signal to indicate start of cell (SOC) (hereinafter referred to as transmission cell start signal). If this signal is 'high', byte data input as transmission data (TxData [7: 0]) Indicates that is the first byte of an ATM cell. / TxEnb is used to inform the SAR layer that the data transmitted as the transmission data (TxData [7: 0]) is valid cell data to the physical layer, and is a valid cell for the transmission data (TxData [7: 0]). It remains 'low' while there is data, and / TxFull is a signal to inform the physical layer that the transmission data is full and the data can't be accepted anymore (hereinafter referred to as a transmission full signal). Activated when low. TxClk represents the transmit clock.

또한, RxData[7:0]는 물리계층으로부터 SAR계층으로 전달되는 바이트단위의 ATM셀 데이터(이하 ATM 수신셀 데이터라고 하며, 간단히 수신데이터라고도 한다)이고, RxSOC는 물리계층이 SAR계층에 ATM셀의 시작(SOC: Start Of Cell)임을 알리기 위한 신호(이하, 수신셀 시작신호라 한다)로서, 이 신호가 '하이'일 경우에는 수신데이터(RxData[7:0])로 출력되는 바이트 데이터가 ATM 셀의 첫번째 바이트임을 알려준다. /RxEnb는 물리계층이 SAR계층에 수신데이터(RxData[7:0])로 전달되는 데이터가 유효한 셀 데이터임을 알려주기 위한 것으로, 수신데이터(RxData[7:0])에 유효한 셀(valid cell) 데이터가 있을 동안 '로우' 상태를 유지하고, /RxEmpty은 물리계층이 SAR계층에 수신 데이터가 비어(Empty) 더 이상 전송할 데이터가 없다는 것을 알려주기 위한 신호(이하, 수신버퍼 범신호라 한다)로서 '로우'일 때 활성화된다.In addition, RxData [7: 0] is ATM cell data (hereinafter, referred to as ATM receiving cell data, referred to simply as receiving data) transmitted from the physical layer to the SAR layer, and in RxSOC, the physical layer is an ATM cell in the SAR layer. Signal to indicate start of cell (SOC) (hereinafter referred to as reception cell start signal). If this signal is 'high', byte data outputted as received data RxData [7: 0] is Indicates that this is the first byte of an ATM cell. / RxEnb is to inform the SAR layer that the data transmitted as the received data (RxData [7: 0]) is valid cell data. The valid cell is used for the received data (RxData [7: 0]). It remains 'low' while there is data, and / RxEmpty is a signal (hereinafter referred to as receive buffer beacon) to inform the physical layer that the received data is empty and there is no more data to transmit to the SAR layer. Activated when low.

한편, 본 발명에 따라 UTOPIA 접속기능이 없는 TAXI칩을 SAR계층에 접속하기 위한 UTOPIA 접속장치(40)는 제2도에 도시된 바와 같이, 송신 접속부(42): 수신 접속부(44)로 구성되고, 이 UTOPIA 접속장치(40)는 SAR계층의 칩(32)와 물리계층의 칩(33) 사이에 위치하여 이들을 연결하고 있다.On the other hand, according to the present invention, the UTOPIA connection device 40 for connecting a TAXI chip without UTOPIA connection function to the SAR layer is composed of a transmission connection part 42: a reception connection part 44, as shown in FIG. The UTOPIA connection device 40 is located between the chip 32 of the SAR layer and the chip 33 of the physical layer to connect them.

여기서, SAR칩(32)로부터 송신접속부(42)로는 송신데이터(TxData[7:0]), 송신셀시작(TxSOC), 송신충만(/TxEnb), 송신클럭(TxClk) 신호가 입력되고, 송신접속부(42)로부터 SAR칩(32)으로는 송신충만(/TxFull) 신호가 입력된다. 또한 수신접속부(44)로부터 SAR칩(32)로는 수신데이타(RxData[7:0]), 수신셀 시작(RxSOC), 수신 버퍼 빔(/RxEmpty) 신호가 입력되고, SAR칩(32)로부터 수신접속부(44)로는 수신인에이블(/RxEnb) 신호가 입력된다.Here, transmission data (TxData [7: 0]), transmission cell start (TxSOC), transmission full (/ TxEnb), and transmission clock (TxClk) signals are input from the SAR chip 32 to the transmission connection section 42. The transmission full (/ TxFull) signal is input from the connection portion 42 to the SAR chip 32. Receive data (RxData [7: 0]), receive cell start (RxSOC), receive buffer beam (/ RxEmpty) signals are input from the receive connection section 44 to the SAR chip 32, and are received from the SAR chip 32. A receiver enable (/ RxEnb) signal is input to the connection unit 44.

그리고, 송신접속부(42)로부터 물리계층 송신칩(33-1)으로는 송신데이터를 바이트 단위로 전달하기 위한 DI[7:0]와 송신 데이터를 래치시키기 위한 스트로브(STRB) 신호가 입력되고, 물리계층 수신칩(33-2)로부터 수신접속부(44)로는 D[7:0], 데이타스트로브(DSTRV) 신호가 입력된다. 이때 물리계층 송신칩(33-1)로부터 송신접속부(42)로 어크(ACK)신호가 입력되어 스트로브(STRB)신호와 어크(ACK) 신호에 의해 비동기방식으로 데이터를 전달할 수도 있으며, 데이터 스트로브(DSTRB)는 물리계층 수신칩(33-2)가 수신 데이터를 수신접속부(44)로 전달하기 위한 신호이다.Then, DI [7: 0] for transmitting the transmission data in byte units and a strobe (STRB) signal for latching the transmission data are input from the transmission connection section 42 to the physical layer transmission chip 33-1. The D [7: 0] and data strobe (DSTRV) signals are input from the physical layer receiving chip 33-2 to the receiving connection unit 44. At this time, the ACK signal is input from the physical layer transmission chip 33-1 to the transmission connection unit 42 to transfer data asynchronously by the strobe signal and the ACK signal. The DSTRB is a signal for the physical layer receiving chip 33-2 to transmit the received data to the receiving connection unit 44.

따라서 SAR칩(32)와 UTOPIA 접속장치(40) 사이의 접속은 UTOPIA 방식으로 이루어지고, UTOPIA 접속장치(40)와 물리계층칩(33) 사이의 접속은 물리계층칩의 특성에 맞게 적절히 이루어진다.Therefore, the connection between the SAR chip 32 and the UTOPIA connection device 40 is made by the UTOPIA method, and the connection between the UTOPIA connection device 40 and the physical layer chip 33 is appropriately made in accordance with the characteristics of the physical layer chip.

한편, 본 발명에 따른 UTOPIA 수신 접속장치는 제3도에 도시된 바와 같이, 수신 데이터 버퍼(51), 수신속도 정합버퍼(52), CRC처리부(53), 이벤트 카운터(54), 및 제어신호 발생부(55)로 구성되어 물리계층 수신칩(33-2)으로부터 수신된 바이트 데이터를 CRC 체크한 후 SAR계층칩(32)으로 전달한다.On the other hand, the UTOPIA reception connection apparatus according to the present invention, as shown in Figure 3, the reception data buffer 51, the reception speed matching buffer 52, CRC processing unit 53, event counter 54, and the control signal It is composed of a generation unit 55 and CRC check the byte data received from the physical layer receiving chip (33-2) and transfers to the SAR layer chip (32).

여기서, 수신 데이터 버퍼(33-2)는 물리계층 수신칩으로부터 수신된 바이트 단위의 데이터(Din_RxTAXI[7..0]를 데이터 스트로브(DSTRV)에 따라 래치한 후 래치된 데이터(Din_RxTAXI[7..0]를 라이트 버퍼신호(/wr_RxBuf)에 맞춰 수신속도 정합버퍼(52)에 저장한다. 이때 물리계층 수신첩의 특성에 따라 접속방식에 약간 차이가 있으나, 본 발명의 실시예에서와 같이 AMD사의 TAXI 수신 칩인 Am7969라면 바이트 단위의 데이터선(Din_RxTAXI[7..0]과 데이터 스트로브(DSTRV)만으로 충분히 접속할 수 있다.Here, the reception data buffer 33-2 latches the data Din_RxTAXI [7..0] of the byte unit received from the physical layer receiving chip according to the data strobe DSTRV and then latches the data Din_RxTAXI [7 ..]. 0] is stored in the reception rate matching buffer 52 in accordance with the write buffer signal / wr_RxBuf, although there is a slight difference in the connection method according to the characteristics of the physical layer reception book, as in the embodiment of the present invention. Am7969, a TAXI receiving chip, can be connected with only the data line (Din_RxTAXI [7..0]) and data strobe (DSTRV) in units of bytes.

수신속도 정합버퍼(44)는 FIFO(First_In_First_Out)로 구현되어 수신 데이터 버퍼(51)로부터 입력된 데이터(Din_RxBuf[7..0]를 리드버퍼(/rd_fifo)신호에 따라 순차적으로 출력함과 아울러 버퍼의 상태를 엠프티_플래그(empty_flag)를 통해 제어신호 발생부(55)에 알려준다. 이때 수신된 데이터가 있으면 엠프티_플래그가 '하이'이고, 수신된 데이터가 없으면 엠프티_플래그는 '로우'이다.The reception rate matching buffer 44 is implemented as a FIFO (First_In_First_Out) and sequentially outputs data (Din_RxBuf [7..0]) input from the reception data buffer 51 according to the read buffer (/ rd_fifo) signal and buffers. The empty signal is notified to the control signal generator 55 through the empty_flag, and if there is data received, the empty flag is 'high' and if no data is received, the empty flag is 'low'. 'to be.

CRC 처리부(53)는 수신된 데이터가 있을 경우, 제어신호에 따라 수신속도 정합버퍼(52)로부터 데이터를 입력받아 ATM 셀의 4바이트 헤더에 대해 CRC 연산을 수행한 후 그 결과를 수신된 5번째 바이트이 HEC와 비교하여 에러가 발생되었으면, CRC에러 검출신호(Err_CRC)를 제어신호 발부(55)로 출력함과 아울러 수신된 데이터를 버리고, 에러가 없으면 헤어 5바이트를 포함하는 53바이트의 ATM 셀 데이터를 데이터 버스(RxData[7..0]를 통해 SAR 계층으로 송신한다.If there is received data, the CRC processing unit 53 receives data from the reception rate matching buffer 52 according to the control signal, performs a CRC operation on the 4-byte header of the ATM cell, and then receives the fifth result. If an error has occurred in comparison with the HEC byte, the CRC error detection signal Err_CRC is output to the control signal issuing unit 55, and the received data is discarded. If there is no error, 53 bytes of ATM cell data including 5 bytes of hair. Is transmitted over the data bus RxData [7..0] to the SAR layer.

이벤트 카운터(54)는 SAR계층으로부터 입력되는 수신클럭(/RxClk)이 반전된 클럭(Inclk)을 소정 수 카운트하여 이벤트(event)신호를 발생하는데, 본 발명의 실시예에서 모듈로 55로서 동작하여 수신클럭에 동기되어 0부터 55까지를 반복하여 카운트한다. 이때 제어신호 발생부(55)의 제어에 따라 SAR계층이 수신 불가능할 경우(즉, RxEnb)가 하이일 경우)카운팅 동작을 일시 중지한다.The event counter 54 generates an event signal by counting a predetermined number of clocks (Inclk) in which the reception clock (/ RxClk) inputted from the SAR layer is inverted, and operates as a modulo 55 in an embodiment of the present invention. In synchronization with the reception clock, counting is repeated from 0 to 55. At this time, if the SAR layer cannot be received (ie, when RxEnb is high) under the control of the control signal generator 55, the counting operation is suspended.

제어신호 발생부(55)는 이벤트 카운터(4)의 카운트값이 0일 때마다 수신속도 정합버터(52)의 엠프티_플래그(empty_flag)를 검사하여 만일 수신할 데이터가 있으면(즉, 엠프티_플래그가 '하이'이면) 리드버퍼(/rd_fifo)신호를 발생하여 바이트단위로 데이터를 읽어 CRC체크 후 SAR계층으로 출력하게 한다. 이때, 유효 셀의 첫 번째 바이트임을 알리기 위하여 수신셀시작(RxSOC)신호를 SAR계층으로 전송하고, 수신된 데이터가 없으면(즉, 엠프티 플래그가 '로우'이면), 수신버터 빔(/RxEmpty)신호를 '로우'로 하여 SAR계층으로 수신된 데이터가 없음을 알려준다. 또한 SAR계층이 수신 불가능한 상태)이면 이벤트 카운터(54)의 카운터 동작을 일시 중지시킨다.The control signal generator 55 checks the empty_flag of the reception rate matching butter 52 whenever the count value of the event counter 4 is 0, and if there is data to be received (that is, empty). If the flag is 'high', read buffer (/ rd_fifo) signal is generated to read data in byte unit and output to SAR layer after CRC check. At this time, the RxSOC signal is transmitted to the SAR layer to indicate the first byte of the valid cell. If there is no data received (ie, if the empty flag is 'low'), the reception butter beam (/ RxEmpty) is transmitted. A low signal indicates that no data has been received at the SAR layer. If the SAR layer is in an unreceivable state), the counter operation of the event counter 54 is suspended.

이와 같이, 제어신호 발생부(56)는 55 이벤트 카운터(55)에서 카운터 값이 0일 경우에는 엠프티 플래그(empty)를 조사하고, 조사결과 엠프티 플래그가 '하이'이면, 53바이트의 데이터를 읽기 위한 신호와 CRC연산을 제어하는 신호, 및 수신셀 시작(Rx_SOC)신호를 발생하고, 조사결과 엠프티 플래그가 '로우'이면, 수신버퍼 빔(/RxEmpty)신호를 발생한다.As such, the control signal generator 56 checks the empty flag when the counter value is 0 in the 55 event counter 55. When the empty flag is 'high', the 53-byte data is checked. Generates a signal for reading the signal, a signal for controlling the CRC operation, and a reception cell start (Rx_SOC) signal. If the empty flag is 'low' as a result of the irradiation, a reception buffer beam (/ RxEmpty) signal is generated.

이상에서 설명한 바와 같이, 본 발명에 따른 UTOPIA 접속장치는 SAR계층으로는 UTOPIA방식의 접속을 제공하고, 물리계층으로는 물리계층칩의 특성에 맞게 신호 및 데이터를 제공하므로써 UTOPIA방식의 접속기능이 없는 물리계층의 칩들을 SAR 계층에 접속할 수 있게 한다.As described above, the UTOPIA connection apparatus according to the present invention provides the UTOPIA type connection to the SAR layer, and provides the UTOPIA type connection function by providing signals and data according to the characteristics of the physical layer chip. Allows the chips in the physical layer to connect to the SAR layer.

더욱이, 본 발명에 따른 UTOPIA 수신 접속장치는 수신속도 정합버퍼를 두어 SAR칩과 물리계층칩 사이의 전송속도 차이를 완화시킴과 아울러 이벤트 카운터를 이용함으로써 회로설계가 간단하고 동작이 안정되게 하는 효과가 있다.Furthermore, the UTOPIA receiving access device according to the present invention has a receiving rate matching buffer to alleviate the difference in transmission speed between the SAR chip and the physical layer chip, and to simplify the circuit design and stabilize the operation by using an event counter. have.

Claims (1)

분할 및 조립(SAR)소자와 물리계층소자로 분리되어 구현된 ATM 어답터에서 유토피아(UTOPIA) 접속기능이 없는 물리계층소자를 상기 분할 및 조립(SAR)소자에 접속하기 위하여 상기 분할 및 조립(SAR)소자로부터 물리계층소자으로의 유토피아(UTOPIA) 송신 접속장치와 물리계층소자로부터 분할 및 조립(SAR)소자로의 유토피아(UTOPIA) 수신 접속장치가 구비된 유토피아(UTOPIA) 접속장치에 있어서, 상기 유토피아(UTOPIA) 수신 접속장치가, 상기 물리계층소자로부터 바이트 단위의 데이터를 데이터 스트로브(/DSTRV)신호에 따라 입력받아 일시 저장하는 수신 데이터 버퍼(51); 상기 수신 데이터 버퍼로부터 수신 데이터를 입력받아 리드버퍼(/rd_fifo)신호에 의해 바이트단위로 데이터를 출력함과 아울러 엠프티 플래그로 버퍼의 상태를 표시해 주는 수신속도 정합버퍼(52); 상기 수신속도 정합 버퍼의 출력을 입력받아 ATM 셀의 헤더에 대한 CRC연산을 수행하여 CRC에러 여부를 검사함과 아울러 수신 데이타를 출력하는 CRC 처리부(53); 수신(RxClk)에 동기되어 소정 수를 반복해서 카운트하는 이벤트 카운터(54); 및 상기 이벤트 카운터의 출력, 수신인에이블(/RxEnb)신호, 및 CRC에러신호를 입력받아 수신속도 정합버퍼(52)로부터 데이터를 읽기 위한 리드버퍼(/rd_fifo)신호와, 수신 셀의 시작을 알려주는 수신셀 시작(RxSOC)신호, 수신 데이터가 없음을 알려주기 위한 수신버퍼빔(/RxEmpty)신호를 발생하는 제어신호 발생부(55)가 구비된 ATM 어답터의 유토피아(UTOPIA) 수신접속장치.The splitting and assembly (SAR) is used to connect a physical layer device without a UTOPIA connection function to the splitting and assembly (SAR) device in an ATM adapter which is divided into a split and assembly (SAR) device and a physical layer device. In the UTOPIA connection apparatus provided with a UTOPIA transmission connection device from a device to a physical layer device and a UTOPIA reception connection device from a physical layer device to a division and assembly (SAR) device, the utopia (UTOPIA) connection device is provided. UTOPIA) a reception data buffer 51 for receiving and temporarily storing data in byte units from the physical layer device according to a data strobe (/ DSTRV) signal; A reception speed matching buffer 52 which receives the reception data from the reception data buffer and outputs data in units of bytes by a read buffer (/ rd_fifo) signal and displays the state of the buffer by an empty flag; A CRC processing unit (53) which receives the output of the reception rate matching buffer and performs CRC operation on the header of the ATM cell to check for CRC error and to output received data; An event counter 54 which repeatedly counts a predetermined number in synchronization with reception RxClk; And a read buffer (/ rd_fifo) signal for reading data from the reception rate matching buffer 52 by receiving the output of the event counter, a receive enable signal (/ RxEnb), and a CRC error signal, and notifying the start of a receiving cell. 8. A UTPIA reception access apparatus of an ATM adapter having an RxSOC signal and a control signal generator 55 for generating a reception buffer beam (/ RxEmpty) signal for indicating that there is no reception data.
KR1019960007971A 1996-03-22 1996-03-22 Utopia receiving connection apparatus of atm adaptor KR100212832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007971A KR100212832B1 (en) 1996-03-22 1996-03-22 Utopia receiving connection apparatus of atm adaptor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007971A KR100212832B1 (en) 1996-03-22 1996-03-22 Utopia receiving connection apparatus of atm adaptor

Publications (2)

Publication Number Publication Date
KR970068326A KR970068326A (en) 1997-10-13
KR100212832B1 true KR100212832B1 (en) 1999-08-02

Family

ID=19453747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007971A KR100212832B1 (en) 1996-03-22 1996-03-22 Utopia receiving connection apparatus of atm adaptor

Country Status (1)

Country Link
KR (1) KR100212832B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064005A (en) * 1999-12-24 2001-07-09 박종섭 Apparatus for interfacing UTOPIA between SAR processor and physical layer function device in IMT-2000 base station

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258178B1 (en) * 1997-12-03 2000-06-01 정선종 Multiplexer/dimultiplexer
KR100428667B1 (en) * 2001-07-18 2004-04-28 엘지전자 주식회사 A circuit of atm cell switching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064005A (en) * 1999-12-24 2001-07-09 박종섭 Apparatus for interfacing UTOPIA between SAR processor and physical layer function device in IMT-2000 base station

Also Published As

Publication number Publication date
KR970068326A (en) 1997-10-13

Similar Documents

Publication Publication Date Title
US5548587A (en) Asynchronous transfer mode adapter for desktop applications
US6272144B1 (en) In-band device configuration protocol for ATM transmission convergence devices
US5742765A (en) Combination local ATM segmentation and reassembly and physical layer device
EP0201252B1 (en) Packet switch trunk circuit queueing arrangement
US5610745A (en) Method and apparatus for tracking buffer availability
US5237569A (en) Method and system for transmitting HDLC data via ATM network
EP0774717A1 (en) Apparatus and method for providing a generic interface between a host system and an asynchronous transfer mode core functional block
EP0688141A2 (en) An asynchronous transfer mode protocol
EP0772369B1 (en) Cell interface block partitioning for segmentation and re-assembly engine
US5673279A (en) Verification of network transporter in networking environments
KR100212832B1 (en) Utopia receiving connection apparatus of atm adaptor
KR100212831B1 (en) Utopia sending connection apparatus of atm adaptor
KR0185868B1 (en) Method of matching the cell velocity between sar layer and a physical layer in utopia interface
KR100525542B1 (en) Apparatus for data transmission and receive using ATM cell
KR100204488B1 (en) Apparatus and method for excluding the idle cell of sar layerin utopia interface
KR0185867B1 (en) Apparatus for interfacing a sar layer and a physical layer with common buffer in utopia interface
GB2309619A (en) Protocol coverter card for ATM/Token ring
KR0153908B1 (en) Interfacing system between atm mode layer and physical layer
KR100204489B1 (en) Apparatus for excluding the idle cell of sar layer in utopia interface
KR0133800B1 (en) A circuit for arbitrating between aal types in an atm card
KR0133799B1 (en) Atm interface card for a workstation
KR100219232B1 (en) Apparatus for receiving the data by using a fifo queue in utopia interface
KR100248575B1 (en) Atm host adaptor assembly and disassembly device
KR100473148B1 (en) Interface apparatus and method for burst mode packet transfer
KR100204050B1 (en) Data transmission method by allocating the channel number allocating in atm host connection device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090504

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee