KR0133800B1 - A circuit for arbitrating between aal types in an atm card - Google Patents
A circuit for arbitrating between aal types in an atm cardInfo
- Publication number
- KR0133800B1 KR0133800B1 KR1019940038212A KR19940038212A KR0133800B1 KR 0133800 B1 KR0133800 B1 KR 0133800B1 KR 1019940038212 A KR1019940038212 A KR 1019940038212A KR 19940038212 A KR19940038212 A KR 19940038212A KR 0133800 B1 KR0133800 B1 KR 0133800B1
- Authority
- KR
- South Korea
- Prior art keywords
- atm
- aal
- vpi
- buffers
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 비동기모드(ATM)접속카드의 AAL중재회로에 관한 것으로, ATM계층(60)으로부터 VPI/VCI를 소정 수까지 입력 저장하여 소정 수의 데이타 매칭을 처리할 수 있는 연관메모리(50)와; AAL타입 1에 따른 수신데이타를 저장하기 위한 복수개의 버퍼(14); AAL타입 5에 따른 수신데이타를 저장하기 위한 복수개의 버퍼(35); 상기 ATM계층(60)으로부터 데이타 스타트 클럭과 상기 연관메모리(50)로부터 메치신호(M1∼M16)를 입력하여 해당버퍼(14,25,35)를 인에이블시키는 복수개의 앤드게이트(71∼86)를 구비하여 수신된 ATM셀의 VPI/VCI에 따라 고속으로 AAL타입을 중재한다.The present invention relates to an AAL arbitration circuit of an asynchronous mode (ATM) access card, comprising: an associated memory 50 capable of processing a predetermined number of data matching by storing and storing a predetermined number of VPI / VCIs from an ATM layer 60; ; A plurality of buffers 14 for storing received data according to AAL type 1; A plurality of buffers 35 for storing received data according to AAL type 5; A plurality of AND gates 71 to 86 for enabling the corresponding buffers 14, 25 and 35 by inputting the data start clocks from the ATM layer 60 and the match signals M1 to M16 from the associated memory 50; Mediate the AAL type at high speed according to the received VPI / VCI of the ATM cell.
Description
제 1 도는 일반적인 ATM통신방식을 설명하기 위해 도시한 개략도로서, (가)는 ATM셀을 도시한 도면,1 is a schematic diagram for explaining a general ATM communication method, (A) is a diagram showing an ATM cell,
(나)는 사용자망접속(UNI)시의 헤더를 도시한 도면, (다)는 망노드접속(NNI)시의 헤더를 도시한 도면,(B) shows a header at the time of a user network connection (UNI), (c) shows a header at the time of a network node connection (NNI),
제 2 도는 본 발명이 적용되는 웍스데이션용 ATM 접속카드장치를 도시한 블럭도.2 is a block diagram showing a workstation ATM access card apparatus to which the present invention is applied.
제 3 도는 본 발명에 따른 AAL 중재회로를 도시한 회로도,3 is a circuit diagram showing an AAL arbitration circuit according to the present invention;
제 4 도는 제 3 도에 도시된 연관 메모리의 예이다.4 is an example of the associative memory shown in FIG.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : SBUS인터페이스 2 : ATM멀티플랙스 제어부,1: SBUS interface 2: ATM multiplex controller,
3 : ATM헤더송신처리부 4 : 송신터미날어답터3: ATM header transmission processing unit 4: Transmission terminal adapter
5 : 수신터미날어답터 6 : ATM헤더수신처리부,5: receiver terminal adapter 6: ATM header receiver,
7 : AAL중재회로9 : B-ISDN(ATM망),7: AAL arbitration circuit 9: B-ISDN (ATM network),
10 : AAL 타입 1 송수신처리부10: AAL type 1 transceiver
12,15,13,14,23,25,25,26,33,34,35,36 : FIFO(버퍼)12,15,13,14,23,25,25,26,33,34,35,36: FIFOs (buffers)
11 : AAL타입1 SAR처리부 20 : AAL 타입 3/4 송수신처리부11: AAL type 1 SAR processing unit 20: AAL type 3/4 transmission / reception processing unit
21 : AAL 3/4 CPCS 처리부 22 : AAL 3/4 SAR처리부,21: AAL 3/4 CPCS processing unit 22: AAL 3/4 SAR processing unit,
30 : AAL 5송수신처리부31 : AAL 5 CPCS 처리부,30: AAL 5 transmission and reception processing unit 31: AAL 5 CPCS processing unit,
32 : AAL 5 SAR 처리부32: AAL 5 SAR processing unit
본 발명은 웍스테이션에 실장되어 비동기 전달모드(ATM: Asynchronous Transfer Mode)망과 웍스테이션을 접속시키는 ATM 접속카드장치에 관한 것이다.The present invention relates to an ATM access card apparatus mounted on a workstation to connect an Asynchronous Transfer Mode (ATM) network and a workstation.
일반적으로 ATM통신방식이란, 제 1 도의 (가)에 도시된 바와 같이 53바이트의 셀을 기본단위로 긴 메세지를 분할 및 재조립하여 통신하는 방식으로서, ATM셀은 5 바이트의 헤더(H: Header)구간과 48바이트의 사용자 정보구간으로 구분되고, 5바이트의 헤더는 제 1 도의 (나) 및 (다)에 도시된 바와 같이 사용자망접면(UNI: User Network Interface)에서의 헤더 구조와 망노드접면(NNI: Network Node Interface)에서의 헤더구조로 구분되며, 사용자망접면(UNI)에서의 헤더구조는 제 1 바이트가 4비트의 일반흐름제어(GFC: Generic Flow Control)와 4비트의 가상경로 식별자(VPI: Vertual Path Identifier)로 이루어지고, 제 2바이트가 4비트의 가상경로 식별자(VPI)와 4비트의 가상채널 식별자(VCI: Vertual channel Identifier)로 이루어지며, 제3 바이트는 8비트의 가상채널 식별자(VCI)로 이루어지고, 제 4바이트는 4비트의 가상채널 식별자(VCI)와 3비트의 유로부하형태(PT:Payload Type)와 1비트의 셀포기순위(CLP: Cell Loss Priority)로 이루어지며, 제 5바이트는 8비트의 헤더오류제어(HEC: Header Error Control)로 이루어진다.In general, an ATM communication method is a method of communicating by dividing and reassembling a long message into 53-byte cells as a basic unit, as shown in FIG. 1A. An ATM cell has a 5-byte header (H: Header). Section and a 48-byte user information section, and the 5-byte header consists of a header structure and a network node in the User Network Interface (UNI) as shown in FIG. 1 (b) and (c). It is divided into header structure in NNI (Network Node Interface), and header structure in user network interface (UNI) is that the first byte has 4 bits of Generic Flow Control (GFC) and 4 bits of virtual path. It consists of an identifier (VPI: Vertual Path Identifier), the second byte consists of a 4-bit virtual path identifier (VPI) and a 4-bit virtual channel identifier (VCI), and the third byte is an 8-bit Virtual channel identifier (VCI), and the fourth byte It consists of a 4-bit virtual channel identifier (VCI), a 3-bit payload type (PT) and a 1-bit cell loss priority (CLP), and the fifth byte is an 8-bit header error control. (HEC: Header Error Control).
여기서, 3비트의 유료부하형태중 마지막 비트는 사용자비트(AUU: ATM USER TO ATM USER)로서 AAL 5프로토콜에서 유용하게 사용되며 첫번째 비트가 1일 경우 운용관리용 부하형태(OAM: Operations, Administration, and Management)를 나타내며 개략적인 의미는 다음 [표 1]과 같다.Here, the last bit of the 3-bit payload type is a user bit (AUU: ATM USER TO ATM USER), which is useful in the AAL 5 protocol. When the first bit is 1, the operation type of OAM (Operation, Administration, and Management) and the general meaning is as follows [Table 1].
[표1]Table 1
또한, 망노드접면(NNI)에서의 헤더구조를 살펴보면, 앞서 설명한 사용자망접면(UNI)의 첫번째 바이트에 있는 일반흐름제어(GFC)가 가상경로 식별자(VPI)로 사용되는 것을 제외하고는 사용자망접면(NNI)의 헤더구조와 동일한 것을 알 수 있다.In addition, when looking at the header structure of the network node interface (NNI), the general network control (GFC) in the first byte of the user network interface (UNI) described above is used as the virtual path identifier (VPI). It can be seen that the header structure of the contact surface (NNI) is the same.
이러한 ATM통신방식은 다음 [표 2]에서와 같이 계층적인 구조를 이루고, 각각의 계층별로 표준화된 기준을 가지고 있다.This ATM communication system has a hierarchical structure as shown in [Table 2], and has standardized standards for each layer.
[표2][Table 2]
상기 [표 2]에서와 같이 ATM통신방식은 물리계층, ATM계층, ATM적응계층(AAL: ATM Adaptation Layer), 상위 프로토콜 계층과 같이 수직적인 구조로 구분되고, AAL계층은 분할 및 재결합 부계층(SAR: Segmentation And Reassembly Sublayer)과 수렴(CS: Convergence Sublayer)부계층으로 다시 구분되며, 물리계층은 물리매체(PM)와 전송구렴(TC: Transmission Convergence)부계층으로 다시 구분된다.As shown in [Table 2], the ATM communication method is divided into vertical structures such as a physical layer, an ATM layer, an ATM adaptation layer (AAL: ATM adaptation layer), and a higher protocol layer. It is divided into Segmentation And Reassembly Sublayer (SAR) and Convergence Sublayer (CS) sublayer, and the physical layer is divided into Physical Media (PM) and Transmission Convergence (TC) sublayer.
또한, ATM통신방식에서 사용자의 서비스에 따라 즉, 소스의 특성에 따라 다음 [표 3]와 같이 분리할 수 있다.In addition, according to the service of the user, that is, the characteristics of the source in the ATM communication method can be separated as shown in Table 3 below.
[표3]Table 3
상기 [표 3]에서와 같이 B-ISDN에서 서비스의 종류는 소스의 성질에 따라 A∼D종으로 분류되는 바, A종 서비스는 실시간성, 항등비트율, 연결성의 서비스이고, B종 실시간성, 가변비트율, 연결성의 서비스이고, C종 서비스는 비실시간성, 가변비트율, 비연결성의 서비스이고, D종 서비스는 비실시간성, 가변비트율, 비연결성이다.As shown in Table 3, the types of services in B-ISDN are classified into Classes A to D according to the nature of the source. The Class A services are real-time, identity bit rate, and connectivity services. It is a variable bit rate, connectivity service, Class C service is a non-real time, variable bit rate, a non-connected service, Class D service is a non-real time, variable bit rate, a non-connection.
한편, 상기와 같은 서비스에 대응하는 AAL플로토콜은 다음 [표 4]과 같이 AAL1∼AAL5로 구분되는데, 종래에는 AAL1∼AAL4로 구분하였으나 AA3과 AAL4가 유사한 점이 많아 AAL3/4로 합쳐졌고, 고속 데이타통신을 위해 오버헤드를 줄인 AAL5가 제안되었다.Meanwhile, AAL protocols corresponding to the above services are classified into AAL1 to AAL5 as shown in the following [Table 4]. Conventionally, AAL1 to AAL4 are classified into AAL1 to AAL4. However, AA3 and AAL4 are similar to each other. AAL5 has been proposed which reduces overhead for data communication.
[표4]Table 4
상기 [표 4]에 있어서와 같이, AAL계층은 서비스의 종류에 따라 해당서비스를 효율적으로 처리해 주기 위하여 AAL1, AAL2, AAL3/4, AAL5와 같이 수평적으로 구분된다.As shown in [Table 4], the AAL layer is horizontally divided into AAL1, AAL2, AAL3 / 4, and AAL5 in order to efficiently process the corresponding service according to the type of service.
이상에서 설명한 바와 같은 ATM망을 구현하기 위한 기술적인 발전에 따라 웍스테이션을 ATM망에 접속하여 ATM방식에 따른 통신을 할 필요가 있으나 아직까지 이러한 요구를 충족시켜 주는 장치가 없었다.According to the technical development for implementing the ATM network as described above, it is necessary to connect the workstation to the ATM network for communication according to the ATM method, but there is no device that satisfies these requirements.
또한, 종래에는 ATM통신단말내에 다앙한 AAL 타입을 갖고 있지 않으므로, AAL 아비터를 구현할 필요가 없었고, VPI/VCI의 분석방법으로는 24비트의 VPI/VCI를 디코딩하는 방법등을 쓰고 있으나 로직에 사용되는 게이트 수가 많아 회로가 복잡한 문제점이 있었다.In addition, since there is no AAL type in the ATM communication terminal, there is no need to implement the AAL arbiter, and the analysis method of VPI / VCI is used to decode 24-bit VPI / VCI, but it is used for logic. The number of gates to be used has a complicated problem in the circuit.
이에 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 ATM접속 카드장치를 구현함에 있어, 하나의 카드장치로 다앙한 AAL 타입을 서비스하기 위해 사용되는 AAL중재장치를 연관메모리로 구현함으로써 고속처리가 가능하도록 하는 AAL 중재회로를 제공하는데 있다.Accordingly, an object of the present invention is to implement the ATM access card device to solve the above-mentioned conventional problems, by implementing the AAL mediation device used to service a variety of AAL types as one card device as an associated memory An AAL arbitration circuit is provided to enable processing.
상기와 같은 목적을 달성하기 위한 본 발명의 AAL 중재회로는,ATM망과 웍스테이션을 접속하며 다양한 AAL타입에 따른 서비스를 지원하기 위하여 수신된 ATM셀을 VPI/VCI에 중재하는 ATM접속카드의 AAL중재회로에 있어서, ATM계층으로부터 VPI/VCI를 소정 수까지 입력 저장하여 소정 수의 데이타 매칭을 처리할 수 있는 연관메모리와; AAL타입 1에 다른 수신데이타를 저장하기 위한 복수개의 버퍼(14); AAL타입 3/4에 따른 수신데이타를 저장하기 위한 복수개의 버퍼(25); AAL타입 5에 따른 수신데이타를 저장하기 위한 복수개의 버퍼(35); 및 상기 ATM계층(60)으로부터 데이타를 스타트 클럭과 상기 연관메모리(50)로 부터 메치신호(M1∼M16)를 입력하여 해당 버퍼(14, 25, 35)를 인에이블시키는 복수개의 앤드게이트(71∼86)를 구비하는 것을 특징으로 한다.The AAL arbitration circuit of the present invention for achieving the above object, AAL arbitration of the ATM access card to connect the ATM network and the workstation and mediate the received ATM cell to the VPI / VCI to support services according to various AAL types 1. A circuit comprising: an associated memory capable of processing a predetermined number of data matches by inputting and storing up to a predetermined number of VPI / VCIs from an ATM layer; A plurality of buffers 14 for storing different received data in AAL type 1; A plurality of buffers 25 for storing received data according to AAL type 3/4; A plurality of buffers 35 for storing received data according to AAL type 5; And a plurality of AND gates 71 for inputting data from the ATM layer 60 to the start signals and the match signals M1 to M16 from the associated memory 50 to enable the corresponding buffers 14, 25, and 35. To 86).
이하, 첨부된 예시도면을 참조하여 본 발명을 자세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 본 발명이 적용되는 ATM접속카드를 도시한 블럭도로서, 선웍스테이션의 입출력버스인 SBUS와 인터페이스하는 SUBS인터페이스부(1)와; ATM셀을 ATM망(9)에 송신하는 송신터미날어답터(4); ATM망(9)으로부터 ATM셀을 수신하는 수신터미날 어답터(5); 입출력버스(1)로부터 송신데이타를 입력하여 AAL타입 1에 따라 처리한 후 48바이트단위로 출력하고, 수신된 48바이트 단위의 셀대이타를 결합하여 입출력버스로 출력하는 AAL타입 1 송수신처리부(10); 입출력버스(1)로부터 송신데이타를 입력하여 AAL타입 3/4에 따라 처리한 후 48바이트 단위로 출력하고, 수신된 48바이트 단위의 셀데이타를 결합하여 입출력버스(1)로 출력하는 AAL타입 3/4 송수신처리부(20)와; 입출력버스(1)로부터 송신데이타를 입력하여 AAL타입 5에 따라 처리한 후 48바이트 단위로 출력하고, 수신된 48바이트 단위의 셀데이타를 결합하여 입출력버스(1)로 출력하는 AAL 타입5 송수신처리부(30)와: 상기 AAL 타입 1, 3/4, 5 송수신 처리부로부터 48바이트단위의 데이타를 입력하여 5바이트의 헤더를 부가하여 53바이트 단위의 ATM셀을 송신터미날 어답터(4)로 출력하고 수신터미날 어답터(5)로부터 53바이트의 ATM셀을 수신하여 5바이트의 ATM헤더를 분리하여 처리한 후 48바이트 단위의 데이타를 출력하는 ATM처리부(60); AAL 타입 1, 3/4, 5 송수신처리부들 사이의 송신을 중재하는 ATM멀티플랙스 제어부(2); 및 AAL 타입 1, 3/4, 5 송수신처리부들 사이의 수신을 중재하는 ATM중재회로(7)를 구비한다.2 is a block diagram showing an ATM access card to which the present invention is applied, comprising: a SUBS interface unit 1 for interfacing with an SBUS which is an input / output bus of a sun workstation; A transmission terminal adapter 4 for transmitting the ATM cell to the ATM network 9; A receiving terminal adapter 5 for receiving the ATM cell from the ATM network 9; AAL type 1 transmit / receive processing section 10 for inputting transmission data from the input / output bus 1, processing it according to AAL type 1, outputting the data in 48-byte units, and combining the received 48-byte cell data to the input / output bus. ; AAL type 3 that inputs the transmission data from the I / O bus (1), processes it according to AAL type 3/4, outputs it in 48-byte units, and combines the received 48-byte unit data and outputs it to the I / O bus (1). / 4 transmission and reception processing unit 20; AAL type 5 transmit / receive processing section for inputting transmission data from the input / output bus (1), processing it according to AAL type 5, outputting it in 48-byte units, and combining the received 48-byte cell data to the input / output bus (1). 30: input 48-byte data from the AAL type 1, 3/4, 5 transmit / receive processing unit, add a 5-byte header, output 53-byte ATM cells to the transmit terminal adapter 4, and receive An ATM processor 60 which receives a 53-byte ATM cell from the terminal adapter 5, processes a 5-byte ATM header separately, and outputs data in units of 48 bytes; An ATM multiplex control unit (2) which arbitrates transmission between AAL type 1, 3/4, and 5 transmission / reception processing units; And an ATM arbitration circuit 7 which arbitrates reception between AAL type 1, 3/4, 5 transmission / reception processing units.
여기서, 송신터미날 어답터(4)는 송신 TAXI칩으로 구현되며 송신 TAXI칩은 데이타를 광으로 변환하여 광케이블을 통해 전송할 수 있도록 하고, 광케이블을 통해 전송되어 온 데이타는 수신 TAXI칩으로 구현된 수신터미날어답터(5)에서 수신하여 ATM헤더 수신처리부(6)로 전달한다.Here, the transmitting terminal adapter 4 is implemented as a transmitting TAXI chip, and the transmitting TAXI chip converts data into optical fibers so that the data can be transmitted through an optical cable, and the data transmitted through the optical cable is a receiving terminal adapter implemented as a receiving TAXI chip. Received by (5) and delivered to the ATM header receiving processing section (6).
제 3도는 본 발명에 따른 AAL 중재회로의 회로도로서, B-ISDN망(9)으로 부터 물리계층(65)을 통해 수신한 ATM셀들을 ATM계층(60)에서 ATM헤더를 분리하여 VPI/VCI를 분리한 후, 연관메모리를 이용하여 신속하게 AAL타입에 따른 수신을 중재하는바, 본 발명에 따른 AAL 중재회로(7)는 ATM계층(60)으로부터 VPI/VCI를 소정 수까지 입력 저장하여 소정 수의 데이타 매칭을 처리할 수 있는 연관메모리(50)와: AAL타입 1에 따른 수신데이타를 저장하기 위한 복수개의 버퍼(14); AAL 타입 3/4에 따른 수신데이타를 저장하기 위한 복수개의 버퍼(25); AAL타입 5에 따른 수신데이타를 저장하기 위한 복수개의 버퍼(35); 상기 ATM계층(60)으로부터 데이타 스타느 클럭과 상기 연관메모리(50)로부터 메치신호(M1∼M16)를 입력하여 해당 버퍼(14,25,35)를 인에이블시키는 복수개의 앤드게이트(71∼86)로 구성된다.3 is a circuit diagram of an AAL arbitration circuit according to the present invention, in which ATM cells received from the B-ISDN network 9 through the physical layer 65 are separated from the ATM header at the ATM layer 60 to obtain VPI / VCI. After separating, using the associated memory to quickly arbitrate the reception according to the AAL type, the AAL arbitration circuit 7 according to the present invention inputs and stores a predetermined number of VPI / VCI from the ATM layer 60 to a predetermined number. An associated memory (50) capable of processing data matching of a plurality of buffers: a plurality of buffers (14) for storing received data according to AAL type 1; A plurality of buffers 25 for storing received data according to AAL type 3/4; A plurality of buffers 35 for storing received data according to AAL type 5; A plurality of AND gates 71 to 86 for inputting data signals from the ATM layer 60 and matching signals M1 to M16 from the associated memory 50 to enable the corresponding buffers 14, 25 and 35. It is composed of
이어서, 상기와 같이 구성되는 본 발명이 적용되는 ATM접속카드 및 본 발명의 중재회로가 동작하는 것을 송신시와 수신시로 나누어서 자세히 설명하기로 한다.Subsequently, the operation of the ATM access card to which the present invention configured as described above and the arbitration circuit of the present invention operate will be described in detail by dividing into transmission and reception.
1. 송신 동작설명: 본 발명에 따른 ATM접속카드를 장착한 선 웍스테이션은 멀티미디어 데이타를 ATM망을 통해 전송하기 위하여 SBUS인터페이스(1)를 통해 AAL계층으로 내려보낸다. 이때 전송하고자 하는 데이타의 성질에 따라 적절한 AAL 타입을 선택할 필요가 있는바, 예를들어 실시간처리를 요하는 비디오 데이타의 전송을 위해서는 AAL 타입 1에 따른 서비스를 요구하고, 신호(signalling)처리를 위한 메세지를 전송하기 위해서는 AAL 타입 5에 따른 서비스를 요구하며, 텍스트, 그리픽, 스크립트의 전송을 위해서는 AAL 타입 3/4에 따른 서비스를 요구한다.1. Transmission operation description: The sun workstation equipped with the ATM access card according to the present invention sends down the AAL layer through the SBUS interface 1 in order to transmit the multimedia data through the ATM network. In this case, it is necessary to select an appropriate AAL type according to the nature of the data to be transmitted. For example, in order to transmit video data requiring real-time processing, a service according to AAL type 1 is required, and for signal processing In order to transmit a message, service according to AAL type 5 is required, and in order to transmit text, graphics, and script, service according to AAL type 3/4 is required.
AAL 타입 1 송수신 처리부(10)는 송신FIFO(12)에 저장된 사용자의 메세지를 AAL 타입1 SAR처리부(11)에서 47바이트씩의 유로부하로 분할한 후 1바이트의 SAR헤더를 부가하여 송신 FIFO(13)를 통해 ATM계층으로 송신한다.The AAL type 1 transmit / receive processing section 10 divides a user's message stored in the transmission FIFO 12 into a flow path load of 47 bytes in the AAL type 1 SAR processing section 11, and then adds a 1-byte SAR header to transmit FIFO ( 13) to the ATM layer.
AAL 타입 3/4 송수신처리부(20)는 송신FIFO(23)에 저장된 사용자의 메세지를 AAL 3/4 CPCS처리부(21)에서 CPCS헤더와 CPCS트레일러를 부가하여 AAL 3/4 CPCS처리부(22)로 내려보내고, AAL 3/4 SAR 처리부(22)에서는 AAL 3/4 CPCS처리부(21)의 출력을 입력한 후 44바이트씩의 유료부하로 각각 분할하여 2바이트의 SAR헤더와 2바이트의 SAR트레일러를 부가한 후 송신 FIFO(24)를 통해 ATM계층으로 송신한다.The AAL type 3/4 transmit / receive processing unit 20 adds a CPCS header and a CPCS trailer from the AAL 3/4 CPCS processing unit 21 to the AAL 3/4 CPCS processing unit 22 by sending the user's message stored in the transmission FIFO 23. The AAL 3/4 SAR processor 22 inputs the output of the AAL 3/4 CPCS processor 21 and divides the payload into 44-byte payloads to divide the 2-byte SAR header and the 2-byte SAR trailer. After the addition, the transmission is transmitted to the ATM layer through the transmission FIFO 24.
AAL 타입 5 송수신처리부(30)는 송신 FIFO(33)에 저장된 사용자의 메세지를 AAL 5 CPCS처리부(31)에서 패드와 4바이트의 CPCS트레일러를 부가하여 AAL 5 SAR 처리부(32)로 내려보내고, AAL 5 SAR 처리부(32)에서는 AAL 5 CPCS처리부(31)의 출력을 입력한 후 48바이트씩의 유료부하로 각각 분할한 후 송신 FIFO(34)를 통해 ATM계층으로 송신한다.The AAL type 5 transmit / receive processing unit 30 sends the user's message stored in the transmission FIFO 33 to the AAL 5 SAR processing unit 32 by adding a pad and a 4-byte CPCS trailer to the AAL 5 CPCS processing unit 31, The 5 SAR processing unit 32 inputs the output of the AAL 5 CPCS processing unit 31, divides each of them into payloads of 48 bytes, and transmits them to the ATM layer through the transmission FIFO 34.
ATM멀티플랙스 제어부(2)는 AAL 타입 1, 3/4, 5 송수신처리부(10,20,30)로부터 송신요구신호를 입력하면, 소정의 우선순위(통상, 타입1 타입3/4 타입5 순이다)에 따라 해당 송신 FIFO를 인에이블시켜 ATM헤더 송신처리부(3)가 읽어가도록 하고, ATM헤더 송신처리부(3)는 상기 읽어온 48바이트의 유료부하에 5바이트의 ATM헤더를 부가하여 5바이트의 ATM셀을 형성한 후 송신터미날어답터(4)를 통해 ATM망(9)으로 송신한다.When the ATM multiplex control unit 2 inputs a transmission request signal from the AAL type 1, 3/4, 5 transmission / reception processing units 10, 20, 30, the predetermined priority (typically, type 1 type 3/4 type 5 order) is applied. Enable the corresponding transmission FIFO so that the ATM header transmission processing section 3 reads it, and the ATM header transmission processing section 3 adds 5 bytes of the ATM header to the 48-byte payload, and adds 5 bytes. After the ATM cell is formed, it is transmitted to the ATM network 9 through the transmission terminal adapter 4.
2. 수신 동작설명: ATM(9)으로부터 수신되는 53바이트의 ATM셀들은 제 1 도의 (나)에서 설명한 바와 같이 24비트의 VPI/VCI에 의해 가상접속(virtual connection)이 이루어져 데이타 경로가 설정되는 바, ATM헤더 수신처리부(6)에서는 수신터미날어답터(5)를 통해 수신되는 ATM셀에서 5바이트의 헤더를 분리하여 VPI/VCI는 AAL중재회로(7)로 보내고, 헤더에러 유무를 검사하며 48바이트의 유료부하를 AAL중재회로(7)가 선택한 수신버퍼에 라이트한다. 이때 AAL중재회로(7)는 내부에 미리 설정된 VPI/VCI와 수신된 VPI/VCI를 비교하여 매칭되는 수신버퍼를 인에이블시켜 수신을 중재한다.2. Description of Receiving Operation: As described in (b) of FIG. 1, 53-byte ATM cells received from the ATM 9 are virtually connected by 24-bit VPI / VCI to establish a data path. The ATM header receiving processor 6 separates the 5-byte header from the ATM cell received through the receiving terminal adapter 5, and sends the VPI / VCI to the AAL arbitration circuit 7 to check whether there is a header error. The payload of bytes is written to the reception buffer selected by the AAL arbitration circuit 7. At this time, the AAL arbitration circuit 7 compares the preconfigured VPI / VCI and the received VPI / VCI, and enables a matching receiving buffer to arbitrate reception.
이어서, AAL 1송수신처리부의 SAR처리부(11)는 수신버퍼(14)에 저장된 48바이트의 데이타에서 SAR헤더를 분리하여 에러발생여부를 검사하며 순수한 데이타만을 조립하여 메세지를 복원한 후 수신 FIFO(15)를 통해 웍스테이션에 올려 보내고, AAL3/4 송수신처리부(20)는 SAR처리부(22)에서 수신버퍼(25)에 저장된 48바이트씩의 데이타에서 2바이트의 SAR헤더와 2바이트의 SAR트레일러를 분리한 후 에러를 검사하며 순수한 데이타만 조립하여 메세지를 복원한 후 CPCS처리부(21)로 올려보내고, CPCS처리부(21)에서는 4바이트의 헤더와 패드와 4바이트의 트레일러를 분리한 후 에러를 검사하고 수신FIFO(26)를 통해 웍스테이션으로 전송한다.Subsequently, the SAR processing unit 11 of the AAL 1 transmitting / receiving processing unit separates the SAR header from the 48-byte data stored in the receiving buffer 14 and checks whether there is an error, assembles pure data, restores the message, and then receives the receiving FIFO (15). The AAL3 / 4 transmit / receive processing unit 20 separates the 2-byte SAR header and 2-byte SAR trailer from the 48-byte data stored in the receiving buffer 25 by the SAR processing unit 22. After restoring the message by assembling the pure data and restoring the message, the message is sent to the CPCS processing unit 21, and the CPCS processing unit 21 separates the 4-byte header, the pad and the 4-byte trailer, and checks the error. Send to the workstation via FIFO (26).
AAL 5 송수신처리부(30)는 SAR처리부(32)에서 수신버퍼(35)에 저장된 48바이트씩의 데이타를 조립하여 메세지를 복원한 후 CPCS처리부(31)로 올려보내고, CPCS처리부(31)에서는 패드와 4바이트의 CPCS트레일러를 분리한 후 에러를 검사하고 수산FIFO(36)를 통해 웍스테이션으로 전송한다.The AAL 5 transmit / receive processing unit 30 assembles 48 bytes of data stored in the reception buffer 35 from the SAR processing unit 32, restores the message, and uploads the data to the CPCS processing unit 31. The CPCS processing unit 31 pads the data. After separating the CPCS trailer with 4 bytes, the error is checked and transmitted to the workstation through the Fisher FIFO 36.
선 웍스테이션은 필요한 데이타를 S버스인터페이스부(1)를 통해 받은 후 비디오 데이타는 디코딩 후 디스플레이하고, 텍스트 데이타인 경우는 데이타를 화일에 저장한다.After receiving the necessary data through the S-bus interface unit 1, the sun workstation decodes and displays the video data, and in the case of text data, stores the data in a file.
한편, 본 발명의 ATM접속카드장치에 사용되는 AAL중재장치(7)는 ATM셀내에 있는 VPI/VCI를 고속으로 분별하여 자신에게 전송된 셀인가를 구별하고, 전송된 셀이 AAL 어느 타입에 속하는가를 판단하여 해당되는 AAL 타입의 수신 FIFO에 데이타를 전송할 수 있도록 제어신호를 발생시킨다. 이때 수신된 VPI/VCI가 어느 AAL타입에 속하는지를 신속히 판단하기 위하여 본 발명의 실시예에서는 연관메모리(asscoiated memory)를 이용한다.On the other hand, the AAL mediation apparatus 7 used in the ATM access card apparatus of the present invention discriminates VPI / VCI in the ATM cell at high speed to distinguish the cell transmitted to itself, and which type of AAL the transmitted cell belongs to. The control signal is generated so that the data can be transmitted to the reception FIFO of the corresponding AAL type. At this time, in order to quickly determine which AAL type the received VPI / VCI belongs to, an embodiment of the present invention uses an associative memory.
본 발명에 사용되는 일반적인 연관 메모리는 제 4 도에 도시된 바와 같이 마스크 레지스터(51), 저장어레이(52), 매치레지스터(53), MDR레지스터(54), 메모리제어부(55), 아그먼트 레지스터(56)로 구성되어 16개의 데이타셀을 저장한다.A general associated memory used in the present invention is a mask register 51, a storage array 52, a match register 53, an MDR register 54, a memory controller 55, an segment register as shown in FIG. It consists of 56 and stores 16 data cells.
일반적인 메모리와 같이 메모리 데이타 사이즈를 32비트로 구현하면, 연관메모리의 저장(stroage)어레이(52)에는 32비트 메모리 영역이 16개 있으며, 이 저장 메모리에 원하는 32비트 데이타값을 저장한다. 본 발명의 실시예에서 사용되는 16개의 저장 어레이(52)에는 AAL 타입 1 을 위해 6개의 VPI/VCI가 저장되고, AAL 타입 3/4를 위해 6개의 VPI/VCI가 저장되며, AAL 타입 5를 위해 4개의 VPI/VCI가 저장된다.아그먼트 레지스터(56)는 ATM헤더 수신처리부(6)로부터 입력되는 VPI/VCI 값을 갖는 32비트 레지스터이고, 마스크 레지스터는 이들 중 원하는 값(즉, 32비트의 메모리 길이중 필요한 부분만)을 마스킹하는 기능을 갖는다. 예를 들어 32비트중 상위 8비트의 값을 무시하도록 마스킹할 수있다.When the memory data size is implemented in 32 bits as in general memory, the storage array 52 of the associated memory has 16 32-bit memory areas, and stores the desired 32-bit data value in the storage memory. Sixteen storage arrays 52 used in an embodiment of the present invention store six VPI / VCIs for AAL Type 1, six VPI / VCIs for AAL Type 3/4, and store AAL Type 5 Four VPI / VCIs are stored. The segment register 56 is a 32-bit register having a VPI / VCI value input from the ATM header receiving processor 6, and the mask register is a desired value (that is, 32 bits). Mask only the necessary portion of the memory length. For example, you can mask to ignore the value of the top 8 bits of the 32 bits.
아그먼트 레지스터(56)에 있는 VPI/VCI값이 마스크 레지스터(51)를 거쳐서 저장 어레이(52)에 있는 값들을 동시에 비교하여 값이 같으면, 해당되는 저장 어레이(52)의 매치 레지스터(53)비트는 1로 셀된다. 예를 들어 32비트 저장 어레이(52)에 0에서 15까지의 값이 저장되어 있을 때, 24비트의 VPI/VCI가 14의 값으로 아그먼트 레지스터(56)에 입력되면, 마스크 레지스터(51)에서 위쪽 8비트를 마스크시킨 값을 동시에 16개의 저장 어레이(52)에 있는 값들과 비교하여 14인 값을 갖는 15번째 매치 레지스터의 비트가 셀되어 1이출력됨과 동시에 매칭된 값 14가 MDR레지스터(54)에 저장된다.If the VPI / VCI values in the segment register 56 are equally compared by comparing the values in the storage array 52 via the mask register 51, the match register 53 bits of the corresponding storage array 52 are equal. Is counted as 1. For example, when a value of 0 to 15 is stored in the 32-bit storage array 52, and 24 bit VPI / VCI is input to the segment register 56 with a value of 14, the mask register 51 By comparing the mask value of the upper 8 bits with the values in the 16 storage arrays 52 simultaneously, the bits of the 15th match register having a value of 14 are counted and output 1, and the matched value 14 is the MDR register 54. )
이와 같이 ATM 헤더수신처리부(6)로부터 입력되는 VPI/VCI값을 연관메모리에 저장된 VPI/VCI값과 비교하여 일치한 경우, 해당 매치레지스터가 셋되어 1이 출력되면 해당 매치레지스터에 연결된 앤드게이트가 ATM계층으로부터 출력되는 스타트클럭에 따라 하이를 출력하여 해당 수신버퍼를 인에이블시켜 수신된 셀 데이타를 저장하도록 한다.As such, when the VPI / VCI value input from the ATM header receiving processor 6 is matched with the VPI / VCI value stored in the associated memory, the match register is set and 1 is output. According to the start clock output from the ATM layer, the output is high to enable the corresponding receiving buffer to store the received cell data.
이상에서 살펴본 바와 같이 본 발명은 웍스테이션의 통합ATM접속카드에 사용되어 AAL 타입 1, AAL 타입 3/4, AAL 타입 5에 따른 서비스를 하나의 카드로 제공할 수 있도록 하므로써 통신의 신뢰성을 향상시키고 비용을 절감시키며 특히, 연관 메모리를 사용하여 고속으로 중재할 수 있는 효과가 있다.As described above, the present invention can be used in an integrated ATM access card of a workstation to provide services according to AAL Type 1, AAL Type 3/4, and AAL Type 5 with a single card, thereby improving communication reliability and cost. In particular, it is possible to arbitrate at high speed by using associative memory.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038212A KR0133800B1 (en) | 1994-12-28 | 1994-12-28 | A circuit for arbitrating between aal types in an atm card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038212A KR0133800B1 (en) | 1994-12-28 | 1994-12-28 | A circuit for arbitrating between aal types in an atm card |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960027742A KR960027742A (en) | 1996-07-22 |
KR0133800B1 true KR0133800B1 (en) | 1998-04-27 |
Family
ID=19404470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940038212A KR0133800B1 (en) | 1994-12-28 | 1994-12-28 | A circuit for arbitrating between aal types in an atm card |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0133800B1 (en) |
-
1994
- 1994-12-28 KR KR1019940038212A patent/KR0133800B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960027742A (en) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6269081B1 (en) | Communications system for receiving and transmitting data cells | |
US6272144B1 (en) | In-band device configuration protocol for ATM transmission convergence devices | |
US6229822B1 (en) | Communications system for receiving and transmitting data cells | |
EP1047280B1 (en) | Communication systems | |
KR0133800B1 (en) | A circuit for arbitrating between aal types in an atm card | |
KR100252502B1 (en) | Apparatus for converting utopia level-1 to utopia level-2 in atm | |
KR0133799B1 (en) | Atm interface card for a workstation | |
KR100237467B1 (en) | An apparatus for converting utopia level 2 to utopia level 1 in atm | |
KR100212831B1 (en) | Utopia sending connection apparatus of atm adaptor | |
KR0123227B1 (en) | Interfacing the higher layer to the aal in atm system | |
KR0123233B1 (en) | Processing errors in sar sublayer of aal type 3/4 in atm system | |
KR0123226B1 (en) | Interfacing the aal to higher layer | |
KR970002815B1 (en) | A device for transmitting data of aal 3/4 in atm system | |
KR0123229B1 (en) | Apparatus and method of interfacing aal with higher layer in atm system | |
KR0133801B1 (en) | A circuit for generating oam cells in an aal transmitter | |
KR970002720B1 (en) | Aal arbitraitor unit of atm | |
KR0143681B1 (en) | Apparatus for transmitting a packet of various aal types | |
KR0123223B1 (en) | A device for receiving atm cells according to aal type 3/4 protocol | |
KR0166199B1 (en) | Cell reassembly apparatus in atm mss | |
KR0185859B1 (en) | Method of transmitting a sdt of the cbr data in aal type 1 | |
KR970008680B1 (en) | Asynchronous transfer mode terminal | |
KR0123225B1 (en) | Detecting sar length error in aal type 3/4 of atm system | |
KR0185860B1 (en) | Apparatus and method for processing the cbr data in aal type 1 | |
JPH11261568A (en) | Atm communications device, its control and controlled packages and inter-package communications method | |
KR0123222B1 (en) | Unit for reading fifo of aal 3/4 in atm system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051125 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |