KR100211984B1 - Stm-64 다중화 장치 - Google Patents

Stm-64 다중화 장치 Download PDF

Info

Publication number
KR100211984B1
KR100211984B1 KR1019960064193A KR19960064193A KR100211984B1 KR 100211984 B1 KR100211984 B1 KR 100211984B1 KR 1019960064193 A KR1019960064193 A KR 1019960064193A KR 19960064193 A KR19960064193 A KR 19960064193A KR 100211984 B1 KR100211984 B1 KR 100211984B1
Authority
KR
South Korea
Prior art keywords
stm
data
parallel
bit
multiplexing
Prior art date
Application number
KR1019960064193A
Other languages
English (en)
Other versions
KR19980045941A (ko
Inventor
이석훈
김종호
고정훈
이유경
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019960064193A priority Critical patent/KR100211984B1/ko
Publication of KR19980045941A publication Critical patent/KR19980045941A/ko
Application granted granted Critical
Publication of KR100211984B1 publication Critical patent/KR100211984B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 동기식 광 전송 시스템에 있어서, 동기식 디지털 계위(SDH)의 기본 모듈인 STM-1 신호를 수신하여 10 Gb/s STM-64 신호로 다중화 하는 STM-64 다중화 장치에 관한 것이다.
2000년대의 국내의 기간 통신망 구축에 필수적인 10 Gb/s STM-64 광 전송 시스템을 구현함에 있어서, 시분할 다중화 방식을 이용한 고속 디지털 신호 처리 시 전체 시스템의 비용이나 전력 소모 및 신뢰성 등을 고려할 때 고속의 디지털 신호를 병렬 신호로 만들어 보다 낮은 속도에서 디지털 신호를 처리하는 병렬 처리 방식을 도입하는 것이 필수적이다.
따라서, 현재의 반도체 제조 공정 기술을 이용하여 낮은 소비 전력 및 비용 절감을 위해, 64개의 STM-1 처리기, 16개의 데이터 변환부, STM-64구간 오버헤드 삽입부, 8:1 다중화부, 16:1 비트 다중화부로 구성되어, 64 채널의 156 Mb/s STM-1 신호를 수신하여 대부분의 기능을 저전력의 CMOS 반도체 기술을 적용하고자 속도가 낮은 바이트 병렬 구조로 변환 처리하여 회로 설게의 단순함과 시스템의 소비전력을 낮추었다.

Description

STM-64 다중화 장치
본 발명은 동기식 광 전송 시스템에서의 동기식 디지털 계위(SDH:Synchronous Digital Hierarchy)의 기본 모듈인 STM-1(Synchronous Transport Module level 1) 신호를 수신하여 10 Gb/s STM-64 신호로 다중화하는 STM-64 다중화 장치에 관한 것이다.
국내에서 개발된 동기식 광 전송 시스템은 156Mb/s STM-1, 622Mb/s STM-4, 2.5 Gb/s STM-16 광 전송 시스템이 있다.
그러나, 이러한 시스템만으로는 급증하는 정보량을 수용하기 어려울 뿐 아니라 B-ISDN을 통한 광대역 서비스를 제공하기에 어려움이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 2000년대의 국내의 기간 통신망 구축에 필수적인 10 Gb/s STM-64 광 전송 시스템을 구현함에 있어서, 시분할 다중화 방식을 이용한 고속 디지털 신호 처리 시 전체 시스템의 비용이나 전력소모 및 신뢰성 등을 고려할 때 고속의 디지털 신호를 병렬 신호로 만들어 보다 낮은 속도에서 디지털 신호를 처리하는 병렬 처리 방식을 도입하는 것이 필수적이다.
따라서, 현재의 반도체 제조 공정 기술을 이용하여 낮은 소비 전력 및 비용 절감을 위한 10 Gb/s STM-64 다중화 방법을 제공하는 것을 그 목적으로 한다.
제1도는 STM-64 프레임 구성도.
제2도는 본 발명의 전체적인 구성도.
제3도는 52 Mb/s 12채널 신호(STM-4급 용량)의 배열.
제4도는 78 Mb/s 바이트 병렬 신호(STM-4급 용량)의 배열.
제5도는 78 Mb/s 128비트 병렬 데이터 속의 64채널 STM-1 신호 배열.
제6도는 8:1 다중화부의 내부 구성도.
* 도면의 주요부분에 대한 부호의 설명
51,52 : 구간 오버헤드 60 : 관리단위 포인터(AU pointer)
70 : 정보 페이로드 101∼164 : STM-1 처리기
201∼216 : 데이타 변환부 300 : STM-64 구간 오버헤드 삽입부
400 : 8:1 다중화부 410 : 4:1 다중화부
420 : 오버헤드 삽입부 430 : 병렬 스크램블러
440 : B1 바이트 생성부 450 : 2:1 다중화부
이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
제1도는 STM-64 프레임의 구성도를 나타낸다.
10 Gb/s STM-64 동기식 광 전송 시스템에 사용되는 STM-64 프레임 구조는, 제1도에 도시된 바와 같이, 125 us마다 반복하는 블럭 프레임 구조 내에 구간 오버헤드(SOH:Section OverHead)(51,52), 관리 단위 포인터(AU Pointer)(60), STM-64 정보 페이로드(Information Payload)(70)로 구성되어 있으며 9.95328 Gb/s에서 정의된다.
제2도는 본 발명의 STM-64 다중화 장치의 전체적인 구성도이다.
그 구성은, 크게 64개의 STM-1 처리기(101∼164), 16개의 데이터 변환부(201∼206), STM-64 구간 오버헤드 삽입부(300), 8:1 다중화부(400), 16:1 비트 다중화부(500)로 구성되어, 64 채널의 156 Mb/s STM-1 신호를 수신하여 대부분의 기능을 저전력의 CMOS 반도체 기술을 적용하고자 속도가 낮은 바이트 병렬 구조로 변환 처리하여 회로 설계의 단순함과 시스템의 소비 전력을 낮추었다.
그 상세 구성 및 작용을 설명하면, STM-1 처리기(101∼164)는 광수신기로부터 입력되는 STM-1 프레임 신호를 받아 디스크램블링, 프레임 검출, 구간 오버헤드 바이트 추출, 경보 검출 및 발생, 성능 감시 프리미티브 수집, 포인터 해석 및 생성하여 3 채널의 52 Mb/s 직렬 데이터를 출력하는 기능을 수행한다.
제3도는 상기 64개의 STM-1 처리기(101∼164) 중 STM-1 처리기 출력인 52 Mb/s 12채널 신호들(STM-4급 용량)의 배열을 나타낸다.
제4도는 78 Mb/s 바이트 병렬 신호(STM-4급 용량)의 배열을 나타낸다.
데이터 변환부(201∼216)는 상기 제3도과 같은 52 Mb/s 12채널 신호들(STM-4급 용량)을 입력 받아 각 채널 신호를 1:2 시분할 역다중화한 뒤에 26 Mb/s 24 채널의 신호를 4x4 행렬 변환을 수행한 다음 3:1 시분할 다중화시켜 제4도와 같은 8비트(바이트) 병렬 78 Mb/s 데이터를 출력하는 기능을 수행한다.
제5도는 78 Mb/s128 비트 병렬 데이터 속의 64 채널 STM-1 신호 배열 순서를 나타낸다.
STM-64 구간 오버헤드 삽입부(300)는 상기 16개의 데이터 변환부(201∼216)들로부터의 상기 제5도와 같이 배열된 128비트 병렬 78 Mb/s 데이터를 입력 받아 STM-64 구간 오버헤드들 중에 B1바이트를 제외한 모든 오버헤드를 삽입하여 128비트 병렬 78 Mb/s 데이터를 출력하는 기능을 수행한다.
제6도는 8:1 다중화부(400)의 내부 구성도로서, 4:1 다중화부(410), 오버헤드 삽입부(420), 병렬스크램블러(430), B1 바이트 생성부(440), 2:1 다중화부(450)로 구성되어 있다.
8:1 다중화부(400)는 상기 STM-64 구간 오버헤드 삽입부(300)로부터의 128비트 병렬 78 Mb/s 데이터를 입력받아 STM-64 구간 오버헤드인 B1 바이트 계산 및 삽입, 스크램블링, 8:1 시분할 다중화 기능을 수행하여 622 Mb/s 16비트 병렬 데이터를 출력한다.
STM-64 구간 오버헤드 삽입 기능을 8:1 시분할 다중화 후 622 Mb/s 16비트 병렬 데이터상에서 최신 반도체 소자 기술을 사용하여 처리할 수 있지만, 제조 비용 및 소비 전력을 줄이고 고속 집적 회로 기술의 타이밍 경로의 복잡함에 따른 부담을 줄이기 위하여 4:1 다중화 단계와 2:1 다중화 단계로 나누어서 처리한다.
즉, 128비트 병렬 78 Mb/s 데이터를 먼저 4:1 다중화기(410)를 사용하여 311 Mb/s 32비트 병렬 형태로 구간 오버헤드 기능을 처리한 다음, 2:1 다중화기(450)를 사용하여 622 Mb/s 16비트 병렬 데이터를 출력한다.
여기서, 4:1 다중화부(410)는 상기 STM-64 구간 오버헤드 삽입부(300)로부터의 STM-64급 신호인 128비트 78 Mb/s 병렬데이터를 받아 32비트 311 Mb/s 병렬데이터로 다중화하는 기능을 수행한다.
오버헤드 삽입부(420)는 상기 4:1 다중화부(410)로부터의 32병렬 311.04 Mb/s 데이터를 받아 STM-64 프레임 신호에 대한 A1,A2 바이트 및 B1 바이트 생성부(440)로부터의 BIP-8 계산결과인 B1 바이트를 삽입하는 기능을 수행한다.
병렬스크램블러(430)는 광수신장치에서 클럭의 추출을 용이하게 하기 위하여 연속적인 비트 1과 비트 0를 방지함으로써 천이가 많도록 만들어 주는 기능을 하는데, 상기 오버헤드 삽입부(420)로부터의 311 Mb/s 32비트 병렬 데이터를 받아 32병렬 스크램블링을 수행한다.
그리고 B1 바이트생성부(440)는 상기 병렬스크램블러(430)로부터 스크램블링된 311 Mb/s 32비트 병렬 데이타를 받아 STM-64 프레임 신호에 대한 BIP-8 계산결과인 B1 바이트를 출력하는 기능을 수행한다.
또한 2:1 다중화부(450)는 상기 병렬스크램블러(430)로부터의 311 Mb/s 32비트 병렬 데이타를 받아 622Mb/s 16비트 병렬 데이타로 다중화하여 출력하는 기능을 수행한다.
16:1 비트 다중화부(500)는 상기 2:1 다중화부(450)로부터의 622 Mb/s 16비트 병렬 데이타를 받아 16:1 비트 다중화하여 10 Gb/s STM-64 프레임 신호를 출력하는 기능을 수행한다.
이상과 같은 본 발명은 10 Gb/s STM-64 광 전송 시스템을 구현함에 있어서, 고속의 디지털 신호를 병렬 신호로 만들어 보다 낮은 속도에서 디지털 신호를 병렬 처리 방식을 이용하여 전체 시스템의 비용이나 전력소모 등을 낮출 수 있는 효과가 있다.

Claims (3)

  1. 광수신기로부터 입력되는 STM-1 프레임 신호를 받아 디스크램블링, 프레임 검출, 구간 오버헤드 바이트 추출, 경보 검출 및 발생, 성능 감시 프리미티브 수집, 포인터 해석 및 생성하여 각각 3 채널의 52 Mb/s 직렬 데이터를 출력하는 STM-1 처리 수단과; 상기 STM-1 처리수단으로부터 출력된 52 Mb/s 12채널 신호(STM-4급 용량)를 입력 받아 각 채널 신호를 8비트 병렬 78Mb/s 데이터로 변환시켜 출력하는 데이터 변환 수단과; 상기 16개의 데이터 변환수단으로부터의 128비트 병렬 78 Mb/s 데이터를 입력 받아 STM-64 구간오버헤드들 중 B1 바이트를 제외한 모든 오버헤드를 삽입하여 128비트 병렬 78 Mb/s 데이터를 출력하는 STM-64 구간 오버헤드 삽입 수단과; 상기 STM-64구간 오버헤드 삽입수단으로부터의 128비트 병렬 78 Mb/s 데이터를 입력 받아 8:1 시분할 다중화 기능을 수행하여 622 Mb/s 16비트 병렬 데이터를 출력하는 8:1 다중화 수단과; 및 상기 8:1 다중화 수단으로부터의 622 Mb/s 16비트 병렬 데이터를 받아 16:1 비트 다중화하여 10 Gb/s STM-64 프레임 신호를 출력하는 6:1 비트 다중화 수단을 구비한 것을 특징으로 하는 STM-64 다중화 장치.
  2. 제1항에 있어서, 상기 데이터 변환수단은 상기 각 채널신호를 1:2 시분할 역다중화한 뒤에 26 Mb/s 24 채널의 신호를 4x4 행렬 변환을 수행한 다음 3:1 시분할 다중화시켜 변환시키는 것을 특징으로 하는 STM-64 다중화 장치.
  3. 제1항에 있어서, 상기 8:1 다중화 수단은 상기 STM-64 구간 오버헤드 삽입수단으로부터의 STM-64급 신호인 128비트 병렬 78 Mb/s 병렬 데이터를 입력 받아 32비트 311 Mb/s 병렬데이타로 다중화하는 4:1 다중화부와; 상기 4:1 다중화부(410)로부터의 32병렬 311.04 Mb/s 데이터를 받아 STM-64 프레임 신호에 대한 A1,A2 바이트 및 B1 바이트 생성부로부터의 BIP-8 계산결과인 B1 바이트를 삽입하는 오버헤드삽입부와; 상기 오버헤드 삽입부로부터의 311 Mb/s 32비트 병렬 데이타를 받아 32병렬 스크램블링을 수행하는 병렬 스크램블러와; 상기 병렬 스크램블러로부터 스크램블링된 311 Mb/s 32비트 병렬 데이타를 받아 STM-64 프레임 신호에 대한 BIP-8 계산결과인 B1 바이트를 출력하는 B1바이트 생성부와; 및 상기 병렬 스크램블러로부터의 311 Mb/s 32비트 병렬 데이타를 받아 622 Mb/s 16비트 병렬 데이타로 다중화하여 출력하는 2:1 다중화부를 구비한 것을 특징으로 하는 STM-64 다중화 장치.
KR1019960064193A 1996-12-11 1996-12-11 Stm-64 다중화 장치 KR100211984B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064193A KR100211984B1 (ko) 1996-12-11 1996-12-11 Stm-64 다중화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064193A KR100211984B1 (ko) 1996-12-11 1996-12-11 Stm-64 다중화 장치

Publications (2)

Publication Number Publication Date
KR19980045941A KR19980045941A (ko) 1998-09-15
KR100211984B1 true KR100211984B1 (ko) 1999-08-02

Family

ID=19487164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064193A KR100211984B1 (ko) 1996-12-11 1996-12-11 Stm-64 다중화 장치

Country Status (1)

Country Link
KR (1) KR100211984B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327767B2 (en) 2003-03-05 2008-02-05 Electronics And Telecommunications Research Institute Synchronous transfer mode-256 adder/dropper

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327767B2 (en) 2003-03-05 2008-02-05 Electronics And Telecommunications Research Institute Synchronous transfer mode-256 adder/dropper

Also Published As

Publication number Publication date
KR19980045941A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
EP0821852B1 (en) Sdh/sonet interface
US7106968B2 (en) Combined SONET/SDH and OTN architecture
KR100323159B1 (ko) 에스디에이치또는소넷신호용디지탈교차-접속및추가/탈락다중화장치
KR940009843B1 (ko) 병렬 스크램블링 시스템
US20070036173A1 (en) Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
KR100211984B1 (ko) Stm-64 다중화 장치
US20020114348A1 (en) Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
CN114389753B (zh) 一种能够适配多种速率的pos接口
KR100241331B1 (ko) 10지비/에스 동기식 광 전송 시스템용 에스티엠-64 신호 중계장치
KR100198430B1 (ko) Stm-64 구간오버헤드 처리기
JP3937400B2 (ja) キャリアリレー信号伝送システム
CN106941388A (zh) 通道状态的确定方法及装置
KR19990050542A (ko) 광전송 장치간의 신호 접속 장치
KR100198961B1 (ko) 동기식 광 전송 시스템에서의 다중화장치
KR100360011B1 (ko) 2.5Ｇｂｐｓ 광전송용 트랜시버 장치
KR960006407A (ko) 비동기 전달모드(atm) 가입자 정합 물리 계층 처리 장치
KR100376319B1 (ko) 4채널의 에스티엠-1 및 1채널의 에스티엠-4 겸용스크램블링 장치
KR940020725A (ko) 광전송장치의 에스티엠-1(stm-1)인터페이스회로
KR19980039227A (ko) 10Gb/s광전송 시스템에서의 2.5Gb/s 종속신호 송신부 접속장치
KR100241330B1 (ko) 에스티엠-64 신호의 중계기용 신호처리 칩
Lee et al. A full section overhead processing chip set for 10 Gbit/s SDH-based optical fiber transmission system
KR0179505B1 (ko) 저속 스위칭을 위한 티유 신호의 프레임 정렬기
JP5429535B2 (ja) インターフェース回路
JP3003948B2 (ja) 電気通信プロセッサ
KR950005611B1 (ko) 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee