KR100210166B1 - Semiconductor package lead frame - Google Patents
Semiconductor package lead frame Download PDFInfo
- Publication number
- KR100210166B1 KR100210166B1 KR1019960051528A KR19960051528A KR100210166B1 KR 100210166 B1 KR100210166 B1 KR 100210166B1 KR 1019960051528 A KR1019960051528 A KR 1019960051528A KR 19960051528 A KR19960051528 A KR 19960051528A KR 100210166 B1 KR100210166 B1 KR 100210166B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- mounting plate
- chip mounting
- lead frame
- semiconductor
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지용 리드 프레임에 관한 것으로, 반도체 칩의 단면적보다 작게 형성된 사각 형상의 반도체 칩 탑재판과, 상기 반도체 칩 탑재판의 각변 모서리 부분에 다수로 연결하여 형성된 연결부재와, 상기 연결부재의 끝단을 서로 연결시켜 형성된 사각링과, 상기 사각링의 각변 모서리 부분이 각각의 타이바에 연결된 것을 특징으로 하여, 반도체 칩이 안착되는 반도체 칩 탑재판 및 사각링에 그라운드 및 파워 본딩이 가능하게 하여 핀수를 절약하고, 다양한 크기의 반도체 칩을 안착 시킬 수 있으며, 몰딩 공정에서 봉지제에 의한 반도체 칩 탑재판의 들림 현상과 응력 발생을 억제하고, 그 반도체 칩 탑재판의 리드 프레임에의 연결성을 증대 시킬 수 있는 반도체 패키지용 리드 프레임.The present invention relates to a lead frame for a semiconductor package, the semiconductor chip mounting plate of a rectangular shape formed smaller than the cross-sectional area of the semiconductor chip, a connecting member formed by connecting a plurality of edges of each side of the semiconductor chip mounting plate, and the connecting member The rectangular ring formed by connecting the ends of the rectangular ring and the corner portion of each side of the rectangular ring is connected to each tie bar, thereby enabling ground and power bonding to the semiconductor chip mounting plate and the rectangular ring on which the semiconductor chip is seated. It is possible to save the number of pins and to mount semiconductor chips of various sizes, to suppress the lifting phenomenon and stress generation of the semiconductor chip mounting plate by the encapsulant in the molding process, and to increase the connectivity of the semiconductor chip mounting plate to the lead frame. Lead frame for semiconductor package.
Description
본 발명은 반도체 패키지용 리드 프레임에 관한 것으로, 보다 상세하게 설명하면 반도체 칩이 안착되는 반도체 칩 탑재판에 그라운드 및 파워 본딩이 가능하게 하여 핀수를 절약하고, 다양한 크기의 반도체 칩을 안착 시킬 수 있으며, 몰딩 공정에서 봉지제에 의한 반도체 칩 탑재판의 들림 현상과 응력 발생을 억제하고, 그 반도체 칩 탑재판의 리드 프레임에의 연결성을 증대 시킬 수 있는 반도체 패키지용 리드 프레임에 관한 것이다.The present invention relates to a lead frame for a semiconductor package, and in more detail, it is possible to ground and power bond to a semiconductor chip mounting plate on which a semiconductor chip is seated, thereby reducing the number of pins and allowing the mounting of semiconductor chips of various sizes. The present invention relates to a lead package for a semiconductor package capable of suppressing lifting phenomenon and stress generation of the semiconductor chip mounting plate by an encapsulant in a molding step and increasing the connectivity of the semiconductor chip mounting plate to a lead frame.
일반적으로 반도체 패키지(Package)의 리드 프레임(Lead Frame)이란 반도체 칩의 입/출력 패드(Input/output Pad)와 메인 보드(Main Board)에 형성된 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 재료를 말하는 것으로, 반도체 패키지용 리드 프레임의 일반적인 구조는 제1도는 도시한 바와 같이, 중앙부에 반도체 칩(도시되지 않음)이 탑재되는 반도체 칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 다수개의 타이 바(110':Tie Bar)와, 반도체 칩의 외부 단자인 각 입/출력 패드(도시되지 않음)로부터 전도성 와이어(도시되지 않음, Conductive Wire)에 의해 연결되는 다수의 내부 리드(130')와, 상기 내부 리드(130')로부터 연장되어 절곡되는 외부 리드(120')와, 상기 내부 리드(130')와 외부리드(120')를 지지 및 고정하고 몰딩 시 봉지제가 외부 리드 쪽으로 흘러 넘치지 않도록 형성된 댐바(150';Dambar)로 이루어져 있다. 여기서 부호 100'은 반도체 칩 안착 영역을 표시한 것으로 반도체 칩 탑재판(140')보다 작은 영역에 형성된다.In general, a lead frame of a semiconductor package is a lead and semiconductor that connects an input / output pad of a semiconductor chip with an electric circuit formed on a main board. Refers to a material that simultaneously performs a role of a frame for fixing a package to a main board. The general structure of a lead frame for a semiconductor package is illustrated in FIG. A semiconductor chip mounting plate 140 'to be mounted, a plurality of tie bars 110' for supporting and fixing the semiconductor chip mounting plate 140 ', and respective input / output pads which are external terminals of the semiconductor chip. A plurality of inner leads 130 'connected by a conductive wire (not shown) from (not shown), an outer lead 120' extending from and bent from the inner leads 130 ', The inner lead 1 30 ') and the outer lead 120', and are formed of a dam bar 150 'formed to prevent the encapsulant from flowing toward the outer lead during molding. Reference numeral 100 'denotes a semiconductor chip mounting region and is formed in a region smaller than the semiconductor chip mounting plate 140'.
이러한 구조의 리드 프레임 구조하에서는 상기 반도체 칩 탑재판(140')에 안착되는 반도체 칩은 그 저면의 전 영역이 접착제에 의해 접착되기 때문에 고온(약 220 320)의 몰딩(Molding:반도체 칩 등을 외부의 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드 등을 이용하여 봉지하는 것) 공정 또는 솔더링(Soldering; 완성된 반도체 패키지를 메인 보드 등에 열 압착 등을 이용하여 실장하는 것) 공정 등에서 상기 반도체 칩, 반도체 칩 탑재판(140'), 봉지제 등의 열팽창 계수(Coefficient of Thermal Expansion)의 차이로 인해 상기 반도체 칩 탑재판(140')에 심한 응력(Stress)이 발생되어 반도체 칩 탑재판이 변형되고 또한 그 변형의 결과, 반도체 칩과 반도체 칩 탑재판 사이의 계면박리(Interface Delamination) 현상이 자주 발생되어 상품성을 저하시킨다.Under the lead frame structure of this structure, the semiconductor chip seated on the semiconductor chip mounting plate 140 'has high temperature (approximately 220) because the entire area of its bottom surface is bonded by an adhesive. 320 ) Molding: Encapsulation using epoxy molding compound to protect semiconductor chips from the outside environment or soldering process. The stress is generated in the semiconductor chip mounting plate 140 'due to the difference in the coefficient of thermal expansion of the semiconductor chip, the semiconductor chip mounting plate 140', the encapsulant, or the like. As a result, the semiconductor chip mounting plate is deformed, and as a result of the deformation, an interface delamination phenomenon occurs frequently between the semiconductor chip and the semiconductor chip mounting plate, thereby degrading the merchandise.
상기와 같이 반도체 칩 탑재판의 변형 및 반도체 칩 탑재판과 반도체 칩 또는 반도체 칩 탑재판과 봉지제 사이의 계면박리 현상 등을 방지하기 위한 최근의 반도체 패키지용 리드 프레임의 구조는 제2a도 내지 제2d도에 도시한 것처럼 변형되어 개발되었다.As described above, the structure of the lead frame for a semiconductor package in order to prevent the deformation of the semiconductor chip mounting plate and the interfacial separation between the semiconductor chip mounting plate and the semiconductor chip or the semiconductor chip mounting plate and the encapsulant is described with reference to FIGS. It has been developed with modification as shown in 2d.
제2a도에 도시된 바와 같이, 반도체 칩 안착 영역(100')보다 최대한 작게 반도체 칩 탑재판(140')을 형성하고, 다운 셋(Down Set)이 형성된 타이바(110')와 반도체 칩 탑재판(140) 사이에 타이바(110')의 면적(Width)보다 넓은 연결부재(115')를 더 형성한 리드 프레임을 구비하거나, 제2b도에 도시한 것처럼 반도체 칩 탑재판을 다수의 작은 판(Plate, Sheet)인 지지부재(145')로 나누어 형성시킴으로서 상기 지지부재(145') 사이에 작은 공간부가 생기게 하고, 각 지지부재(145')는 다시 다수의 완충부재(147')로 서로 연결하여 형성한 리드 프레임을 구비하기도 하였다.As shown in FIG. 2A, the semiconductor chip mounting plate 140 ′ is formed as small as possible than the semiconductor chip mounting region 100 ′, and the tie bar 110 ′ having the down set is formed and the semiconductor chip mounting. A lead frame having a connecting member 115 'wider than the width of the tie bar 110' is formed between the plates 140, or as shown in FIG. Formed by dividing and forming a support member 145 'which is a plate (plate), a small space is formed between the support members 145', and each support member 145 'is further divided into a plurality of buffer members 147'. A lead frame formed by connecting to each other was also provided.
또한, 제2c도에서 처럼 타이바(110')에 연결된 지지부재(145')를 X형으로 서로 교차시켜 연결하고, 상기 X형 지지부재(145')의 외주변을 톱니형으로 형성한 구조의 리드 프레임을 마련하기도 하였던 것이다.In addition, as shown in FIG. 2c, the support members 145 'connected to the tie bars 110' are connected to each other in an X shape, and the outer circumference of the X-shaped support member 145 'is formed in a sawtooth shape. He also prepared a lead frame.
이러한 구조의 반도체 패키지용 리드 프레임은 반도체 칩 탑재판과 반도체 칩의 접착면적을 반도체 칩의 단면적보다 작게 하고, 또한 연결부재를 형성하여 고온의 온도 조건 하에서 반도체 칩 탑재판에 가해지는 열적 응력을 흡수하도록 하였으며, 반도체 칩 탑재판의 변형이 최소화되며 이로서 고온의 공정 하에서도 반도체 칩과 반도체 칩 탑재판 사이의 계면박리 현상이 감소되는 효과를 얻을 수 있었다.The lead frame for a semiconductor package having such a structure makes the adhesion area between the semiconductor chip mounting plate and the semiconductor chip smaller than the cross-sectional area of the semiconductor chip, and forms a connection member to absorb thermal stress applied to the semiconductor chip mounting plate under high temperature conditions. The deformation of the semiconductor chip mounting plate is minimized, thereby reducing the interfacial peeling phenomenon between the semiconductor chip and the semiconductor chip mounting plate even at a high temperature process.
그러나 한편으로는 반도체 칩의 크기에 비해 그 반도체 칩 탑재판의 크기가 작고 또한 그 연결부재가 가늘게 형성되어 봉지제로 몰딩 시 그 압력으로 인해 반도체 칩 탑재판이 한족으로 기울어져 반도체 칩과 리드간에 몰딩된 와이어들이 쇼트되거나 끊어지고 심할 경우에는 반도체 칩이 봉지제 밖으로 돌출되는 등의 각종 불량을 발생시키는 등의 문제점을 내포하고 있다.However, on the other hand, the size of the semiconductor chip mounting plate is smaller than the size of the semiconductor chip, and the connecting member is formed thin, so that the semiconductor chip mounting plate is inclined to a foot due to the pressure when molding with an encapsulant, and is molded between the semiconductor chip and the lead. If the wires are shorted, broken or severe, the semiconductor chip may cause various defects such as protruding out of the encapsulant.
또한 반도체 칩 탑재판에 안착되는 반도체 칩으로부터 그라운드(Ground)나 파워(Power) 본딩을 반도체 칩 탑재판에 직접 하지 못함으로서 입/출력 핀수를 낭비하는 문제점이 있다. 즉 그라운드나 파워 본딩을 반도체 칩 탑재판에 직접 실시하지 못하므로 리드 프레임의 입/출력 수단인 리드에 본딩하게 되는데 이는 신호의 인출 수단을 대단히 낭비하게 되는 요소가 되는 것이다. 이는 현재 증가 추세에 있는 반도체 칩의 입/출력 패드 수를 감안한다면 대단히 불리한 구조가 됨을 알 수 있다.In addition, there is a problem in that the number of input / output pins is wasted because ground or power bonding is not directly performed on the semiconductor chip mounting plate from the semiconductor chip mounted on the semiconductor chip mounting plate. That is, since the ground or the power bonding is not directly performed on the semiconductor chip mounting plate, the bonding is performed on the lead, which is an input / output means of the lead frame, which is a waste of the drawing means of the signal. This is a very disadvantageous structure considering the number of input / output pads of semiconductor chips that are currently increasing.
한편 제2d도에 도시된 바와 같이, 반도체 칩 탑재판(140')의 둘레에 반도체 칩으로 부터의 그라운드 또는 파워를 공급하기 위한 사각링(160')을 설치하여 신호의 인출 수단을 절약한 구조가 개시된 바가 있지만 이는 반도체 칩 탑재판에 안착되는 반도체 칩의 저면 전체가 접착제로 접착되어 그 접착 면적이 커지게 되고, 따라서 전술한 반도체 칩과 반도체 칩 탑재판 또는 반도체 칩 탑재판과 봉지제 사이에 큰 응력이 발생됨으로서 계면 박리 현상을 방지할 수 없는 문제점이 있다.On the other hand, as shown in FIG. 2d, a structure in which a rectangular ring 160 'for supplying ground or power from the semiconductor chip is provided around the semiconductor chip mounting plate 140', thereby saving signal extraction means. Although it has been disclosed, this is because the entire bottom surface of the semiconductor chip to be seated on the semiconductor chip mounting plate is bonded with an adhesive, the adhesive area thereof is increased, and thus the semiconductor chip and the semiconductor chip mounting plate or between the semiconductor chip mounting plate and the encapsulant are There is a problem that can not prevent the interface peeling phenomenon by generating a large stress.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체 칩이 안착되는 반도체 칩 탑재판에 그라운드 및 파워 본딩이 가능하게 하여 핀수를 절약하고, 다양한 크기의 반도체 칩을 안착 시킬 수 있으며, 몰딩 공정에서 봉지제에 의한 반도체 칩 탑재판의 들림 현상과 응력 발생을 억제하고, 그 반도체 칩 탑재판의 리드 프레임에의 연결성을 증대 시킬 수 있는 반도체 패키지용 리드 프레임의 구조를 제공하는데 있다.The present invention has been made to solve the above conventional problems, it is possible to ground and power bonding to the semiconductor chip mounting plate on which the semiconductor chip is seated to save the number of pins, and to mount a semiconductor chip of various sizes In addition, the present invention provides a structure of a lead package for a semiconductor package which can suppress the lifting phenomenon and stress generation of the semiconductor chip mounting plate by the encapsulant in the molding process and increase the connectivity of the semiconductor chip mounting plate to the lead frame.
제1도는 종래 일반적인 반도체 패키지용 리드 프레임을 나타낸 평면도이다.1 is a plan view showing a conventional lead frame for a semiconductor package.
제2a도는 응력에 의해 반도체 칩과 반도체 칩 탑재판 또는 반도체 칩 탐재판과 봉지제 사이의 계면박리 현상을 방지하기 위한 종래의 리드 프레임을 나타낸 평면도이고 2d는 반도체 칩 탑재판 주위에 링을 형성한 리드 프레임의 평면도이다.FIG. 2A is a plan view showing a conventional lead frame for preventing interfacial delamination between the semiconductor chip and the semiconductor chip mounting plate or the semiconductor chip probe and the encapsulant due to stress, and FIG. 2D shows a ring formed around the semiconductor chip mounting plate. Top view of lead frame.
제3도는 본 발명의 제1실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도이다.3 is a plan view showing a lead frame for a semiconductor package according to a first embodiment of the present invention.
제4도는 본 발명의 제2실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도이다.4 is a plan view showing a lead frame for a semiconductor package according to a second embodiment of the present invention.
제5도는 본 발명의 제3실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도이다.5 is a plan view showing a lead frame for a semiconductor package according to a third embodiment of the present invention.
제6도는 본 발명의 제4실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도이다.6 is a plan view showing a lead frame for a semiconductor package according to a fourth embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
110 : 타이바 115 : 연결부재110: tie bar 115: connecting member
120 : 외부 리드 130 : 내부 리드120: external lead 130: internal lead
140 : 반도체 칩 탑재판 150 : 댐바140: semiconductor chip mounting plate 150: dam bar
160 : 사각링 170 : 반도체 칩 안착 영역160: square ring 170: semiconductor chip mounting area
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지용 리드 프레임의 구조는, 중앙부에 반도체 칩이 접착되는 반도체 칩 탑재판과, 상기 반도체 칩 탑재판을 지지 및 고정시키는 다수개의 타이바와, 반도체 칩의 외부 단자인 각 입/출력 패드로부터 전도성 와이어에 의해 연결되는 다수의 내부 리드와, 상기 내부 리드로부터 연장되어 형성된 외부 리드와, 상기 내부 리드와 외부 리드를 지지 및 고정하는 댐바로 이루어진 반도체 패키지용 리드 프레임에 있어서, 상기 반도체 칩 탑재판은 반도체 칩의 단면적보다 작게 형성된 것과, 상기 내부 리드의 안쪽으로 타이바에 연결되어 형성된 사각링과, 상기 반도체 칩 탑재판과 사각링은 연결부재를 매개체로 서로 연결된 것을 그 특징으로 한다.In order to achieve the above object, a structure of a lead frame for a semiconductor package according to the present invention includes a semiconductor chip mounting plate to which a semiconductor chip is bonded to a central portion, a plurality of tie bars for supporting and fixing the semiconductor chip mounting plate, and a semiconductor chip. For a semiconductor package consisting of a plurality of internal leads connected by conductive wires from each input / output pad, which is an external terminal of the external terminal, an external lead extending from the internal lead, and a dam bar supporting and fixing the internal lead and the external lead In the lead frame, the semiconductor chip mounting plate is formed to be smaller than the cross-sectional area of the semiconductor chip, the square ring formed in the inner lead connected to the tie bar, and the semiconductor chip mounting plate and the square ring are connected to each other via a connecting member. It is characterized by being connected.
여기서, 상기 연결부재는 한 개 내지 네 개로 형성하고, 반도체 칩 탑재판의 각변 중앙부와 사각링의 각변 중앙부에 연결하거나, 반도체 칩 탑재판의 각변 모서리부와 사각링의 각변 모서리부에 연결하여 형성시킴으로서 본 발명의 목적을 달성할 수 있다. 또한 상기 반도체 칩 탑재판은 원형으로 형성하여 본 발명의 목적을 달성할 수도 있다.Here, the connecting member is formed of one to four, and is formed by connecting to the center of each side of the semiconductor chip mounting plate and the center of each side of the square ring, or to the edge of each side of the semiconductor chip mounting plate and the corner of the corner of the square ring. By doing so, the object of the present invention can be achieved. In addition, the semiconductor chip mounting plate may be formed in a circular shape to achieve the object of the present invention.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명에 의한 반도체 패키지용 리드 프레임을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, a lead frame for a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings such that a person skilled in the art may easily implement the present invention.
제3도는 본 발명의 제1실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도이 다.3 is a plan view showing a lead frame for a semiconductor package according to a first embodiment of the present invention.
도시된 바와 같이, 중앙부에 반도체 칩과 반도체 칩 탑재판(140)간의 접착면적을 최소로하여 고온의 환경 하에서 반도체 칩 탑재판(140)에 발생되는 응력으로 인해 발생되기 쉬운 계면박리 현상을 방지하기 위해 반도체 칩의 단면적보다 작게 사각 형상의 반도체 칩 탑재판(140)을 형성하였다.As shown in the drawing, the adhesion area between the semiconductor chip and the semiconductor chip mounting plate 140 is minimized in the center to prevent the interface peeling phenomenon that is likely to occur due to the stress generated in the semiconductor chip mounting plate 140 under a high temperature environment. In order to reduce the cross-sectional area of the semiconductor chip, a rectangular semiconductor chip mounting plate 140 is formed.
또한, 상기 사각 형상의 반도체 칩 탑재판(140) 각 모서리 부분에는 봉지제로 몰딩시 그 봉지제의 불균형한 봉지제의 흐름과 높은 압력에도 불구하고 반도체 칩 탑재판(140)이 한쪽으로 기울거나 쏠리지 않고 견딜 수 있도록 2개의 연결부재(115)를 한 쌍으로 해서 연결하였다.In addition, each corner portion of the rectangular semiconductor chip mounting plate 140 may be tilted or tilted to one side in spite of the flow and high pressure of the unbalanced encapsulant of the encapsulant when molding with an encapsulant. Two connection members 115 were connected in pairs so as to be able to withstand without.
여기서 상기 이중의 연결부재(115) 사이에는 소정의 공간부를 넓게 형성함으로서 봉지제가 더욱 잘 흐를 수 있도록 한 것이다.Here, by forming a predetermined space portion between the double connection member 115 to allow the encapsulant to flow better.
한편, 상기 연결부재(115)의 각 끝단에는 리드 프레임의 리드를 절약하기 위해 반도체 칩의 입/출력 패드로부터 전도성 와이어를 이용해 그라운드 본딩이나 파워 본딩을 위한 사각링(160)을 형성하였으며, 상기 반도체 칩 탑재판(140), 연결부재(115) 및 사각링(160)을 리드 프레임으로부터 견고하게 지지하기 위해 상기 사각링(160)의 각변 모서리 부분은 다시 타이바(110)에 연결하였으며, 상기 반도체 칩 탑재판(140)에 연결된 연결부재(115)는 사각링(160)의 각변 모서리 부분에 연결된 구조로 되어 있다.On the other hand, at each end of the connecting member 115 to form a square ring 160 for ground bonding or power bonding using conductive wires from the input / output pad of the semiconductor chip to save the lead of the lead frame, the semiconductor In order to firmly support the chip mounting plate 140, the connection member 115, and the square ring 160 from the lead frame, the corner edges of the square ring 160 were connected to the tie bars 110 again. The connection member 115 connected to the chip mounting plate 140 has a structure connected to each edge portion of the square ring 160.
그리고, 상기 사각링(160)의 주변부로는 방사상으로 반도체 칩의 외부 단자인 박 입/출력 패드로부터 전도성 와이어에 의해 연결되는 다수의 내부 리드(130)가 형성되어 있으며, 상기 내부 리드(130)로부터 연장되어 외부 리드(120)가 형성되어 있고, 상기 내부 리드(130)와 외부 리드(120) 사이에는 그 리드와 직각으로 내, 외부 리드(130,120)를 지지하기 위한 댐바(150)가 형성되어 있다.In addition, a plurality of inner leads 130 are radially connected to the peripheral portion of the quadrangular ring 160 by conductive wires from an input / output pad, which is an external terminal of the semiconductor chip, and the inner leads 130. Extends from the outer lead 120, and a dam bar 150 is formed between the inner lead 130 and the outer lead 120 to support the inner and outer leads 130 and 120 at a right angle with the lead. have.
여기서 상기 사각링(160) 내부의 반도체 칩 탑재판(140)보다는 크며 그 사각링(160)보다는 작은 범위에서 다양한 크기의 반도체 칩이 안착될 수 있기 때문에 범용(Universal)의 반도체 칩 탑재판(140)을 갖는 리드 프레임을 제공할 수도 있는 것이며 아울러 상기 연결부재(115)는 고열의 환경 하에서 상기 반도체 칩의 응력을 흡수하는 역할을 하는 것이다. 또한 도면에 표시된 부호 170은 반도체 칩이 안착되는 영역을 한 예로서 표시한 것이다.Here, since the semiconductor chip of various sizes may be seated in a range larger than the semiconductor chip mounting plate 140 inside the quadrangular ring 160 and smaller than the quadrangular ring 160, the semiconductor chip mounting plate 140 may be universal. In addition, the lead frame having a) may be provided, and the connection member 115 serves to absorb stress of the semiconductor chip under a high temperature environment. In addition, reference numeral 170 shown in the drawing indicates an example where the semiconductor chip is seated.
제4도는 본 발명의 제2실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도로서, 상기 제1실시예의 반도체 칩 탑재판(140) 형상을 원형으로 변경해서 형성했으며, 상기 원형의 반도체 칩 탑재판(140)에 이중의 연결부재(115)를 형성하여 사각링(160)의 각변 모서리 부분에 연결하되 그 이중의 연결부재(115)에 형성된 공간부를 제1실시예보다는 좁혀서 형성하였다.4 is a plan view showing a lead frame for a semiconductor package according to a second embodiment of the present invention, and is formed by changing the shape of the semiconductor chip mounting plate 140 of the first embodiment into a circular shape. ) To form a double connection member 115 to be connected to the corner portion of the square ring 160, but was formed by narrowing the space portion formed in the double connection member 115 than in the first embodiment.
제5도는 본 발명의 제3실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도로서, 상기 제1실시예인 사각 형상의 반도체 칩 탑재판(140)에 연결된 연결부재(115)를 각변의 모서리 부분이 아닌 반도체 칩 탑재판(140)의 각변 중앙부에 한 개씩 형성하고, 상기 연결부재(115)는 다시 사각링(160)의 각변 중앙부에 연결하여 형성하였다.5 is a plan view showing a lead frame for a semiconductor package according to a third embodiment of the present invention, wherein the connecting member 115 connected to the semiconductor chip mounting plate 140 of the first embodiment is not a corner portion of each side. One by one center portion of each side of the chip mounting plate 140, the connecting member 115 was formed by connecting to the central portion of each side of the square ring 160 again.
제6도는 본 발명의 제4실시예인 반도체 패키지용 리드 프레임을 나타낸 평면도로서, 상기 제1실시예에 의한 반도체 칩 탑재판(140)에 연결된 연결부재(115)를 반도체 칩 탑재판(140)의 각변 모서리 부분에 한 개씩만 형성하고, 상기 연결부재(115)는 다시 사각링(160)의 각변 모서리 부분에 연결하여 형성하였다.6 is a plan view illustrating a lead frame for a semiconductor package according to a fourth embodiment of the present invention, wherein the connecting member 115 connected to the semiconductor chip mounting plate 140 according to the first embodiment is connected to the semiconductor chip mounting plate 140. Only one corner portion was formed at each corner, and the connection member 115 was formed by connecting to the corner edge portion of the square ring 160 again.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 반도체 칩의 저면 단면적보다 작게 여러 형상으로 반도체 칩 탑재판을 변형하여 제조 가능하며, 또한 도면에 도시되지는 않았지만 상기 반도체 칩 탑재판과 링을 연결하는 연결 부재는 한 개 내지 네 개로 다수 형성함으로서, 본 발명의 범주와 사상에서 벗어남 없이 여러 가치의 변형과 수정이 이루어 질 수 있을 것이다.Although the present invention has been described only in the above embodiments, the present invention is not limited thereto and may be manufactured by modifying the semiconductor chip mounting plate in various shapes smaller than the bottom cross-sectional area of the semiconductor chip, and not shown in the drawings. Since a plurality of connecting members connecting the semiconductor chip mounting plate and the ring are formed in one to four, various values may be modified and modified without departing from the scope and spirit of the present invention.
따라서 본 발명은, 반도체 칩의 접착 면적보다 작게 형성된 사각 형상의 반도체 칩 탑재판과, 상기 반도체 칩 탑재판의 각 모서리 부분에 이중으로 연결하여 형성된 이중 연결부재와, 상기 이중 연결부재의 끝단을 서로 연결시켜 형성된 사각형상의 사각링과, 상기, 사각링의 각변 모서리 부분이 각각의 타이바에 연결된 것을 특징으로 하여, 반도체 칩이 안착되는 반도체 칩 탑재판의 사각링에 그라운드 및 파워 본딩이 가능하게 하여 핀수를 절약하고, 다양한 크기의 반도체 칩을 안착 시킬 수 있으며, 몰딩 공정에서 봉지제에 의한 반도체 칩 탑재판의 들림 현상을 억제하고, 그 반도체 칩 탑재판의 리드 프레임에의 연결성을 증대 시킬 수 있는 반도체 패키지용 리드 프레임을 제공하는 효과가 있는 것이다.Accordingly, the present invention provides a rectangular semiconductor chip mounting plate formed to be smaller than the adhesive area of the semiconductor chip, a double connecting member formed by connecting to each corner portion of the semiconductor chip mounting plate, and an end of the double connecting member to each other. A rectangular square ring formed by connecting and a corner portion of each side of the square ring are connected to each tie bar, so that the number of pins can be ground and power bonded to the square ring of the semiconductor chip mounting plate on which the semiconductor chip is seated. The semiconductor chip can save the semiconductor chips of various sizes, suppress the lifting phenomenon of the semiconductor chip mounting plate by the encapsulant in the molding process, and increase the connectivity of the semiconductor chip mounting plate to the lead frame. The effect is to provide a lead frame for the package.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051528A KR100210166B1 (en) | 1996-11-01 | 1996-11-01 | Semiconductor package lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051528A KR100210166B1 (en) | 1996-11-01 | 1996-11-01 | Semiconductor package lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980033773A KR19980033773A (en) | 1998-08-05 |
| KR100210166B1 true KR100210166B1 (en) | 1999-07-15 |
Family
ID=19480547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051528A KR100210166B1 (en) | 1996-11-01 | 1996-11-01 | Semiconductor package lead frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100210166B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384079B1 (en) * | 1999-11-01 | 2003-05-14 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
-
1996
- 1996-11-01 KR KR1019960051528A patent/KR100210166B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980033773A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723899A (en) | Semiconductor lead frame having connection bar and guide rings | |
| JP2602076B2 (en) | Lead frame for semiconductor device | |
| US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
| KR20010037247A (en) | Semiconductor package | |
| CN109390310B (en) | Patterned lead frame | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| KR20010037254A (en) | Semiconductor package | |
| KR100379089B1 (en) | leadframe and semiconductor package using it | |
| KR100210166B1 (en) | Semiconductor package lead frame | |
| JP2002076234A (en) | Resin-sealed semiconductor device | |
| JP2002026222A (en) | Lead frame for resin sealed semiconductor device | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| KR100355797B1 (en) | semiconductor package and its manufacturing method | |
| US6621151B1 (en) | Lead frame for an integrated circuit chip | |
| KR100216843B1 (en) | Structure of lead frame and semiconductor package | |
| KR100658903B1 (en) | Lead frame and semiconductor package using it | |
| KR100384334B1 (en) | semiconductor package | |
| JPH06151648A (en) | Semiconductor device | |
| KR200141125Y1 (en) | Structure of lead frame | |
| KR0137068B1 (en) | Lead frame | |
| KR200286323Y1 (en) | Semiconductor package | |
| KR100198312B1 (en) | Structure of lead frame and package | |
| JPH06204389A (en) | Semiconductor device and its manufacture | |
| KR940008336B1 (en) | Semiconductor package | |
| JP2001085590A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120416 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130411 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |