KR100210127B1 - Adaptive equalizer updating variable weights for a digital vcr - Google Patents
Adaptive equalizer updating variable weights for a digital vcr Download PDFInfo
- Publication number
- KR100210127B1 KR100210127B1 KR1019960058236A KR19960058236A KR100210127B1 KR 100210127 B1 KR100210127 B1 KR 100210127B1 KR 1019960058236 A KR1019960058236 A KR 1019960058236A KR 19960058236 A KR19960058236 A KR 19960058236A KR 100210127 B1 KR100210127 B1 KR 100210127B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- weight update
- digital
- analog
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1275—Calibration data, e.g. specific training patterns for adjusting equalizer settings or other recording or playback parameters
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
본 발명은 자기 테이프 등에 고밀도로 기록된 자기신호를 샘플링하여 등화하는 등화기에서, 디지털 브이시알의 회전드럼헤드의 헤드에서 독취된 신호를 처리하는 마그네틱 채널부(51)와, 상기 마그네틱 채널부(51)에서 처리된 아날로그 신호를 디지털 신호로 변환하여 출력하는 아날로그/디지털변환기(52)와, 이 디지털 신호를 입력받아 채널특성이 변하여도 출력되는 신호의 특성이 1-D가 되도록 유지하는 트랜스버설필터(53)와, 상기 트랜스버설필터(53)의 3가지 출력 레벨을 검출하는 3-레벨디텍터(54)와, 상기 레벨검출신호를 1비트 지연시켜 출력하는 지연기(55)와, 이 지연된 신호의 출력 비트값이 1 이나 -1이면 1을, 또는 0 이면 0으로 대응출력시키는 3-2레벨생성기(56)와, 트랜스버설필터(53)와 3-레벨디텍터(54)의 출력값을 입력받아서 상기 신호를 감산하여 트랜스버설필터(53)로 피드백시키는 가산기(57)와, 상기 감산기(57)에서 출력되는 차이 신호를 입력 받아 제어부(59)의 제어에 따라 트랜스버설필터(53)로 웨이트업데이트 조절신호를 출력하는 웨이트업데이트신호발생부(58)를 포함하여 구성된 가변 웨이트 업데이트 디지털 브이시알 적응형 등화기를 제공하므로써, 등화기에서의 재생등화 특성을 향상시키는 효과가 있다.The present invention relates to an equalizer for sampling and equalizing a magnetic signal recorded at a high density on a magnetic tape or the like, wherein the magnetic channel unit 51 processes a signal read from a head of a rotating drum head of a digital VSI and a magnetic channel unit ( 51) an analog / digital converter 52 for converting and outputting an analog signal processed in 51) into a digital signal, and a transversal for maintaining the characteristic of the output signal to be 1-D even if the channel characteristic is changed by receiving the digital signal. A filter 53, a three-level detector 54 for detecting three output levels of the transverse filter 53, a delayer 55 for delaying the level detection signal by one bit and outputting the delayed signal; Input the output values of the 3-2 level generator 56, the transversal filter 53, and the 3-level detector 54, corresponding to 1 if the output bit value of the signal is 1 or -1, or 0 if the output bit value is 0. Receive and subtract the signal An adder 57 which feeds back to the transversal filter 53 and a difference signal output from the subtractor 57 and outputs a weight update control signal to the transversal filter 53 under the control of the control unit 59; By providing the variable weight update digital VSI adaptive equalizer including the weight update signal generator 58, there is an effect of improving reproduction equalization characteristics in the equalizer.
Description
본 발명은 디지털 브이시알(DVCR ; Digital Video Cassette Recorder, 이하 DVCR이라 한다) 등에서 자기 테이프 등에 고밀도로 기록된 자기신호를 샘플링하여 등화하는 등화기 회로에 있어서, 연산 부분이 많은 디지털 적응형 등화기의 특성을 향상시키기 위하여 웨이트를 1개의 심볼마다 업데이트하지 않고 1개 이상의 심볼에 대하여 업데이트를 하게 하므로써, 등화기 내부에서의 처리 탭 수를 가능한 한 줄이면서 등화할 수 있도록 한 가변 웨이트 업데이트 디지털 브이시알 적응형 등화기에 관한 것이다.The present invention relates to an equalizer circuit for sampling and equalizing a magnetic signal recorded at a high density on a magnetic tape or the like in a digital video cassette recorder (DVCR). Adaptive weight update digital VSI adapts to equalize the number of processing taps inside the equalizer while reducing the number of processing taps inside the equalizer, by updating the weight of one or more symbols rather than updating the weight for each symbol to improve the characteristics. Relates to a type equalizer.
현재, 개발중에 있는 DVCR은 종래의 아날로그 VCR과 달리 자기 테이프 등과 같은 자기기록 매체로부터 재생되는 아날로그 신호를 디지털 신호로 변환하여 재생하는 디지털 디브이시알의 일종으로서, 다양한 신호원 소스(source)로부터 입력되는 비디오 신호를 디지털화하여 전용편집기(editor)나 워크스테이션(workstation) 또는 개인용컴퓨터(PC ; Personal Computer) 등의 각종 정보기기와도 연결되어 종래의 아날로그 VCR에서는 불가능하였던 다양한 편집이나 고도한 기능의 수행은 물론 고화질의 기록 및 재생을 가능하게 한 영상 및 음성 기록·재생기기로서, 방송위성(BS ; Broadcasting Satellite)이나 고선명 티브이(HDTV ; High Definition TV) 및 케이블 티브이(CATV ; CAble TV)와 셋탑박스(Set Top Box) 등과도 연결되어 사용되므로써 앞으로 차세대 멀티미디어 기기 분야에 있어서 중추적인 역할이 기대되는 것 중의 하나이다.Currently, the DVCR under development is a kind of digital TV which converts and reproduces an analog signal reproduced from a magnetic recording medium such as a magnetic tape to a digital signal, unlike a conventional analog VCR, and is input from various signal sources. By digitizing the video signal and connecting it to various information devices such as a dedicated editor, workstation, or personal computer (PC), it is not possible to perform various editing and advanced functions that were impossible in the analog VCR. Of course, as a video and audio recording and reproducing device that enables high quality recording and playback, it is a broadcasting satellite (BS), high definition TV (HDTV), cable TV (CATV) and set-top box ( Set Top Box) is also used as the backbone for the next generation of multimedia devices. It is one of the expected roles.
이러한 DVCR에서 자기 테이프 상에 기록된 자기 신호를 기록·재생하는 전체 회로의 구성은 도 1에서와 같이 기록계와 재생계로 구분하여 볼 수 있다. 상기 도 1에서의 DVCR의 기록계와 재생계의 각 부에 대하여 상세히 살펴 보면, 먼저 디지털 테이프에 신호를 기록하는 기록계에 있어서는 아날로그 형태의 영상신호(vedio signal)와 음성신호(audio signal)를 각각의 단자를 통하여 입력받으면 아날로그/디지털변환기(1, 1')에서 상기 아날로그 비디오 신호와 오디오 신호를 각각 디지털 신호로 변환시킨 후 타이밍변환회로(2, 2')에서 입력된 신호에 대한 타이밍을 변환시키다. 여기서는, 음성 신호, 오류정정용 패리티, 기록 데이터를 식별하기 위한 동기신호(SYNC)와 식별신호(ID) 등을 삽입할 수 있도록 원래의 신호에 시간적 간격을 확보한다. 그 후, 영상 신호는 셔플회로(3)에서의 셔플링(shuffling)에 의해서 인접한 화소가 테이프 상에서 흩어지도록 한다. 이 셔플링은 테이프 상처, 테이프에 부착된 분진 등에 의해서 발생되는 비교적 큰 오류(버스트 오류 ; burst error)를 화면상에서 분산시키는 기능을 갖는다. 다음의 외부호패리티삽입회로(4)에서는 상기와 같은 버스트 오류를 정정하기 위한 외부호 패리티가 부가된다. 아날로그 음성 신호도 동일하게 아날로그/디지털 변환되어 4개 채널의 음성 신호가 혼합되어 셔플링된 후, 외부호 패리티가 삽입되어 비디오/오디오신호혼합·분할기(5)에서 비디오 신호와 혼합된다.The configuration of the entire circuit for recording and reproducing the magnetic signal recorded on the magnetic tape in such a DVCR can be classified into a recording system and a reproduction system as shown in FIG. Referring to each part of the recorder and playback system of the DVCR shown in FIG. 1, first, in the recorder for recording a signal on a digital tape, an analog video signal and an audio signal When received through the terminal, the analog / digital converters (1, 1 ') convert the analog video signal and the audio signal into digital signals, respectively, and then convert the timing of the signal input from the timing conversion circuit (2, 2'). . Here, a time interval is secured to the original signal so that the audio signal, the error correction parity, the synchronization signal SYNC for identifying the recording data, the identification signal ID, and the like can be inserted. The video signal then causes adjacent pixels to be scattered on the tape by shuffling in the shuffle circuit 3. This shuffling has a function of distributing relatively large errors (burst errors) caused by tape scratches, dust adhered to the tape, and the like on the screen. In the following external call parity insertion circuit 4, external call parity for correcting such a burst error is added. Analog audio signals are analog-digital converted as well, and four channels of audio signals are mixed and shuffled. Then, external code parity is inserted and mixed with the video signals in the video / audio signal mixer / splitter 5.
혼합된 신호는 다시 2개의 채널로 분할되고, 동기및식별부호삽입회로(6, 6')에서 동기신호(SYNC)와 식별신호(ID)가 부가되고 이어서 내부호패리티삽입회로(7, 7')에서 랜덤 오류(random error)를 정정하기 위한 내부호 패리티가 삽입된다. 그 후, 부호화회로(8, 8')에서 자기기록 재생계에 적합한 부호화(채널 코딩 ; channel coding)가 행해지고, 병렬-직렬변환회로(9, 9')에서 병렬 신호가 직렬 신호로 변환되어 기록증폭회로(10, 10')의 기록 증폭기(amplifier)에서 기록에 필요한 소정의 크기로 증폭되어 회전트랜스(11, 11')와 기록헤드(12, 12')를 통하여 테이프에 직렬 디지털 신호로 기록되게 된다.The mixed signal is further divided into two channels, and the synchronization signal SYNC and the identification signal ID are added to the synchronization and identification code insertion circuits 6 and 6 ', followed by the internal call parity insertion circuits 7 and 7'. In order to correct a random error, internal parity parity is inserted. Thereafter, coding (channel coding) suitable for the magnetic recording reproduction system is performed in the coding circuits 8 and 8 ', and parallel signals are converted into serial signals in the parallel-to-serial conversion circuits 9 and 9' and recorded. Recorded amplifiers of amplifying circuits 10 and 10 'are amplified to a predetermined size for recording and recorded as serial digital signals on tape through rotating transformers 11 and 11' and recording heads 12 and 12 '. Will be.
한편, 재생계에 있어서는 테이프 상에 기록되어 있는 자기신호가 재생헤드(13, 13')와 회전트랜스(14, 14')에 의해서 전압으로 변환되어 재생증폭회로(15, 15')의 재생증폭기에서 증폭된 후, 재생등화회로(16, 16')에서 자기기록계의 진폭(ampli- tude)과 위상(phase)의 왜곡(distortion)이 보정된다.On the other hand, in the reproducing system, the magnetic signals recorded on the tape are converted into voltage by the reproducing heads 13 and 13 'and the rotating transformers 14 and 14', thereby regenerating the reproducing amplifiers of the reproducing amplifier circuits 15 and 15 '. After amplification at, the amplitude and phase distortion of the magnetic recorder are corrected in the reproduction equalizing circuits 16 and 16 ′.
등화된 신호(equalized signal)는 위상루프잠금회로(18, 18')의 PLL(Phase-Locked Loop) 회로에서 재생신호로 동기된 클럭(clock)이 만들어지고, 이 클럭을 트리거(trigger)로 하여 부호검출회로(18, 18')에서 등화된 재생신호의 레벨에 대응하여 심볼 0 또는 1 이 판정된다. 판정된 신호는 직렬-병렬변환회로(19, 19')에서 직렬 신호가 병렬 신호로 변환되고, 복호화회로(20, 20')에서 복호화된 후, 내부호오류정정회로(21, 21')에서 랜덤 오류가 정정된다.An equalized signal is generated by a clock synchronized with a reproduction signal in a phase-locked loop (PLL) circuit of the phase loop locking circuits 18 and 18 ', and the clock is used as a trigger. The symbol 0 or 1 is determined corresponding to the level of the reproduction signal equalized by the code detection circuits 18 and 18 '. The determined signal is converted into a parallel signal by the serial-parallel conversion circuits 19 and 19 ', decoded by the decoding circuits 20 and 20', and then by the internal call error correction circuits 21 and 21 '. Random error is corrected.
이어서, 시간축보정회로(22, 22')에서 테이프나 헤드에 의한 지터(jitter)가 제거된다. 그 후, 비디오/오디오신호혼합·분할기(23)에서 2개 채널의 신호가 혼합되어 다시 영상 신호와 음성 신호로 분리된다.Subsequently, jitter by the tape or the head is removed in the time axis correction circuits 22 and 22 '. Thereafter, in the video / audio signal mixer / splitter 23, the signals of the two channels are mixed and separated into a video signal and an audio signal again.
이후, 영상 신호는 외부호오류정정회로(24)에서 버스트 오류가 정정되고 디셔플회로(25)에서 디셔플이 행해진 후, 오류수정회로(26)에서 오류가 수정(conceal)된다. 여기서는, 수정이 불가능한 화소를 인접화소로부터 보간(interpolation) 또는 1 필드/1 프레임 이전의 화소와 치환된 후, 타이밍변환회로(27)에서 동기신호(SYNC), 블랙 버스트(black burst) 신호 등이 부가된다. 그 후, 디지털/아날로그변환기(29)에서 디지털 신호를 아날로그 신호로 변환시켜서 최종적으로 아날로그 영상 신호를 출력하게 된다.Thereafter, after the burst error is corrected in the external call error correcting circuit 24 and the deshuffling is performed in the deshuffle circuit 25, the error is corrected in the error correcting circuit 26. In this case, after the pixel which cannot be corrected is replaced with an interpolation from a neighboring pixel or a pixel before one field / 1 frame, the synchronization signal SYNC, the black burst signal, etc. are generated in the timing conversion circuit 27. Is added. Thereafter, the digital / analog converter 29 converts the digital signal into an analog signal and finally outputs an analog video signal.
음성 신호도 마찬가지로, 외부호오류정정회로(24')에서 버스트 오류가 정정되고, 디셔플회로(25')에서 디셔플된 후, 이어서 오류수정회로(26')에서 오류 정정이 불가능한 샘플이 전후의 샘플로 보간되어 4개 채널로 분할된 후, 아날로그 음성 신호로 변환되어 출력된다.Likewise, in the audio signal, a burst error is corrected in the external call error correction circuit 24 ', deshuffled in the deshuffle circuit 25', and then a sample whose error correction cannot be corrected in the error correction circuit 26 'is followed. The sample is interpolated into four channels, divided into four channels, and then converted into an analog audio signal and output.
상기와 같은 디지털 비디오의 기록·재생계에서 사용되는 등화회로는 증폭된 영상 및 음성 신호를 자기기록계의 진폭과 위상의 왜곡을 보정하여 출력하는 회로로서, 등화기에서 등화된 신호는 이후의 PLL 회로에서 동기 클럭을 만들어 이 클럭을 트리거 신호로 하여 부호검출회로에서는 상기 등화기에서 등화된 신호의 레벨에 대응하여 입력되는 신호에 대하여 각각 심볼 0 또는 1 로 판정한다. 이렇게 판정된 신호를 이후의 회로에서 처리하여 기록·재생하게 되기 때문에, 등화기에서의 처리가 매우 중요한 데, DVCR에서는 적응형 등화기를 사용하여 신호의 디지털 처리에 잘 맞도록 입력되는 신호의 레벨을 정확히 판정하여 대응 심볼(0, 1)을 만들어 내게 된다.The equalization circuit used in the recording and reproducing system of the digital video is a circuit for correcting and outputting the amplified video and audio signals by the distortion of the amplitude and phase of the magnetic recording system. Using the clock as a trigger signal, the code detection circuit determines the symbol 0 or 1 for the input signal corresponding to the level of the signal equalized by the equalizer, respectively. Since the signal determined in this way is processed and recorded and reproduced by a subsequent circuit, processing in the equalizer is very important. In the DVCR, an adaptive equalizer is used to adjust the level of the input signal to fit the digital processing of the signal well. The correct decision is made to produce the corresponding symbol (0, 1).
일반적으로 DVCR에서 상기와 같은 재생계에 있어서의 재생 등화기를 구현하는 데 있어서는, 현재 도 2에서와 같이 아날로그 등화기를 사용하고 있었는 데, 이에 대해 살펴 보면 마그네틱 채널부(41)로부터 헤드에서 독취되어 증폭된 신호를 트랜스버설 필터(trnsversal filter)(42)에서 입력받아서 입력되는 신호의 재생특성이 1-D가 되도록 유지하여 지연기(43)에서 이 신호에 대해 1+D로 지연시켜서 출력시키면 3-레벨 디텍터(44)에서 상기 신호의 레벨에 대응하여 0과 1의 신호를 생성하면, 3-2레벨 생성기(45)에서 상기 3-레벨 디텍터(44)에서 출력되는 신호의 3가지 레벨을 2개의 레벨로 만든다. 즉, 출력되는 신호의 레벨이 1일때와 -1일 때에는 1로 대응시키고, 0일 때에는 0으로 대응시키므로써 입력되는 3 레벨을 2 레벨로 출력시키는 것이다.In general, an analog equalizer is used to implement a reproduction equalizer in a reproduction system as described above in a DVCR. As shown in FIG. 2, the head is read from the magnetic channel section 41 and amplified. When the received signal is inputted from the trnsversal filter 42 and the reproduction characteristic of the input signal is maintained at 1-D, the delayed signal is delayed to 1 + D with respect to the signal and outputted as 3-D. When the level detector 44 generates signals of 0 and 1 corresponding to the level of the signal, the 3-2 level generator 45 generates two levels of signals output from the 3-level detector 44. To level. In other words, when the level of the signal to be output is 1 and -1 when the level of the output signal is 1, and when it is 0, the corresponding level is output as 2 levels.
그러나, 이러한 아날로그 방식의 I-NRZI(Interleaved Non-Return to Zero Inverse) 등화기에서는 입력되는 신호의 매 심볼(symbol) 마다 웨이트를 업데이트(weight update) 하게 하므로써 가변적인 입력 신호의 등화에 있어서, 신호변동에 대해서 정확히 적응된 재생등화가 이루어지지 못한다는 문제점이 있었다.However, in such an analog-type interleaved non-return to zero inverse (I-NRZI) equalizer, the weight is updated at every symbol of the input signal, thereby making it possible to equalize the variable input signal. There was a problem that the corrected equalization could not be achieved.
본 발명은 상기와 같은 문제점을 해소하기 위하여, DVCR에서 자기 테이프 상에 기록된 자기 신호를 기록·재생하는 전체 회로의 구성에서의 기록 또는 재생 신호를 등화하는 등화기에 관한 것으로서, 연산 부분이 많은 디지털 적응형 등화기의 특성을 향상시키기 위하여 웨이트를 1개의 심볼마다 업데이트하지 않고 1개 이상의 심볼에 대하여 업데이트를 하게 하므로써, 등화기 내부에 사용되는 탭들을 가능한 한 늘이면서 등화할 수 있도록 한 가변 웨이트 업데이트 디지털 브이시알 적응형 등화기를 제공함에 그 목적이 있다.The present invention relates to an equalizer for equalizing a recording or reproducing signal in the configuration of an entire circuit for recording and reproducing a magnetic signal recorded on a magnetic tape in a DVCR. Variable weight update to allow equalization of the taps used inside the equalizer as much as possible, by updating the weight of one or more symbols instead of updating the weight for each symbol to improve the characteristics of the adaptive equalizer. Its purpose is to provide a digital VSI adaptive equalizer.
도 1은 디지털 브이시알에서의 기록계와 재생계의 전체 회로를 나타내는 블록 회로도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a block circuit diagram showing an entire circuit of a recording system and a reproduction system in a digital VSI.
도 2는 종래의 디지털 브이시알에서 사용되고 있는 아날로그 등화기의 전체 블록 회로도.2 is an overall block circuit diagram of an analog equalizer used in a conventional digital BC.
도 3은 본 발명에 의한 가변 웨이트 업데이트 디지털 브이시알 적응형 등화기의 전체 블록 회로도.3 is an overall block circuit diagram of a variable weight update digital BS adaptive equalizer in accordance with the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 1' : 아날로그/디지털변환기 2, 2', 27, 27' : 타이밍변환회로1, 1 ': analog / digital converter 2, 2', 27, 27 ': timing conversion circuit
3,3' : 셔플(shuffle)회로 4, 4' : 외부호패리티삽입회로3,3 ': shuffle circuit 4, 4': external parity insertion circuit
5, 23 : 비디오/오디오신호혼합·분할기 6, 6' : 동기신호및식별부호삽입회로5, 23: Video / audio signal mixing / splitter 6, 6 ': Synchronization signal and identification code insertion circuit
7, 7' : 내부호패리티삽입회로 8, 8' : 부호화회로7, 7 ': internal call parity insertion circuit 8, 8': coding circuit
9, 9' : 병렬-직렬변환회로 10, 10' : 기록증폭회로9, 9 ': parallel-to-serial conversion circuit 10, 10': recording amplifier circuit
11, 11', 14, 14' : 회전트랜스 12, 12' : 기록헤드11, 11 ', 14, 14': Rotary transformer 12, 12 ': Record head
13, 13' : 재생헤드 15, 15' : 재생증폭회로13, 13 ': Reproduction head 15, 15': Regeneration amplifier circuit
16, 16' : 재생등화회로 17, 17' : 위상루프잠금(PLL)회로16, 16 ': Regenerative light circuit 17, 17': Phase loop lock (PLL) circuit
18, 18' : 부호검출회로 19, 19' : 병렬-직렬변환회로18, 18 ': code detection circuit 19, 19': parallel-serial conversion circuit
20, 20' : 복호화회로 21, 21' : 내부호오류정정회로20, 20 ': Decoding circuit 21, 21': Internal call error correction circuit
22, 22' : 시간축보정회로 24, 24' : 외부호오류정정회로22, 22 ': time base correction circuit 24, 24': external call error correction circuit
25, 25 : 디셔플(deshuffle)회로 26, 26' : 오류수정회로25, 25: deshuffle circuit 26, 26 ': error correction circuit
28 : 동기신호및버스트신호삽입회로 29, 29' : 디지털/아날로그변환회로28: synchronization signal and burst signal insertion circuit 29, 29 ': digital / analog conversion circuit
41, 51 : 마그네틱채널부 42, 53 : 트랜스버설필터41, 51: magnetic channel part 42, 53: transversal filter
43, 55 : 지연기 44, 54 : 3-레벨디텍터43, 55: delay 44, 54: 3-level detector
45, 56 : 3-2레벨생성기 52 : 아날로그/디지털변환기45, 56: 3-2 level generator 52: analog / digital converter
57 : 감산기 58 : 웨이트업데이트신호발생부57: subtractor 58: weight update signal generator
581 : 웨이트 업데이트부 582 : 신호조절부581: weight update unit 582: signal control unit
59 : 제어부 591 : 마이컴59: control unit 591: microcomputer
592 : 메모리592 memory
상기 목적을 달성하기 위하여 본 발명은, DVCR의 회전드럼헤드 상에 복수로 구비된 헤드에서 독취되어 보내온 신호를 신호처리계로 보내는 마그네틱 채널부와, 상기 마그네틱 채널부에 연결되어 상기 마그네틱 채널부로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 출력하는 아날로그/디지털변환기와, 상기 아날로그/디지털변환기에서 출력되는 디지털 신호를 입력받아 채널 특성이 변하여도 출력되는 신호의 특성이 1-D가 되도록 유지하는 트랜스버설필터와, 상기 트랜스버설필터에 연결되어 상기 트랜스버설필터에서 처리하여 출력하는 신호의 3가지 레벨을 검출하는 3-레벨디텍터와, 상기 3-레벨디텍터에서 출력되는 신호에 대해 1+D 로 1비트 지연시켜서 출력하는 지연기와, 상기 지연기에서 출력되는 신호에 대하여 출력되는 비트값이 1 이면 1을 대응출력시키고 0 이면 0을 출력시키는 한편 -1 이면 1을 대응출력시키는 3-2레벨생성기와, 상기 트랜스버설필터의 출력값과 3-레벨디텍터의 출력값을 각각 입력받아서 상기 2개의 신호값을 감산하여 그 신호차를 상기 트랜스버설필터 측으로 피드백시키는 감산기와 상기 감산기에서 출력되는 차이 신호를 입력 받아 상기 트랜스버설필터로 웨이트 업데이트 조절 신호를 출력하는 웨이트업데이트신호발생부와 상기 웨이트업데이트신호발생부에 웨이트의 업데이트 시간 조절 신호를 보내는 제어부를 포함하여 구성되었다.In order to achieve the above object, the present invention, the magnetic channel unit for sending a signal read out from the head provided on the rotary drum head of the DVCR to the signal processing system, and is connected to the magnetic channel unit and output from the magnetic channel unit An analog / digital converter for converting an analog signal into a digital signal and outputting the digital signal; and a transversal for maintaining the characteristic of the output signal to be 1-D even if the channel characteristic is changed by receiving the digital signal output from the analog / digital converter. A three-level detector connected to the filter, the three filters connected to the transversal filter, and detecting three levels of a signal processed by the transversal filter; and one bit at 1 + D for the signal output from the three-level detector. Delayed output and the bit value outputted with respect to the signal outputted from the delayed The 3-2 level generator outputs the corresponding surface 1 and outputs 0 if 0, and the corresponding output of 1 if -1. The output value of the transverse filter and the output value of the three-level detector are respectively inputted. A weight update signal generator and a weight update signal generator for receiving a difference signal outputted from the subtractor and a weight update signal generator for outputting a weight update control signal to the transverse filter And a control unit for sending an update time adjustment signal of the weight.
이와 같이 구성되는 본 발명은, DVCR의 회전드럼 상에 복수로 구비된 헤드에서 신호를 독취하여 마그네틱 채널부로 보내면, 마그네틱 채널부에서 이후의 아날로그/디지털 변환기로 보내고, 여기서 아날로그 신호가 디지털 신호로 변환되어 트랜스버설필터로 입력되면, 이 트랜스버설필터에서는 입력되는 디지털 신호의 파형을 등화시켜서 출력시킨다. 이 신호는 3-레벨 디텍터에서 이 신호의 출력 레벨을 비교하여 {1, 0, -1}의 출력 레벨을 결정하여 출력시키게 된다.According to the present invention configured as described above, when a plurality of heads are provided on a rotating drum of a DVCR, a signal is read and sent to a magnetic channel unit, and the magnetic channel unit is then sent to an analog / digital converter, where the analog signal is converted into a digital signal. When input to the transversal filter, the transversal filter equalizes the waveform of the input digital signal and outputs it. This signal is output by determining the output level of {1, 0, -1} by comparing the output level of this signal in a three-level detector.
그러면, 지연기에서 이 신호에 대하여 1 + D로 지연시켜서 출력하고, 3-2레벨생성기에서 이 3가지 레벨의 출력 신호에 대하여 2개의 레벨 신호로 출력시키게 된다. 즉, 출력되는 비트값이 1 이면 1을 대응출력시키고 0 이면 0을 출력시키는 한편 -1 이면 1을 대응출력하게 된다.Then, the delayer outputs the signal with a delay of 1 + D, and the 3-2 level generator outputs the output signal of these three levels as two level signals. That is, if the output bit value is 1, 1 is outputted correspondingly, 0 is outputted 0, and -1, 1 is outputted correspondingly.
그리고, 감산기에서는 상기 트랜스버설필터와 3-레벨디텍터에서 출력되는 각각의 신호를 입력받아 상기 2개의 값을 감산하여 그 차이 신호를 상기 트랜스버설필터 측으로 피드백시키는 한편, 상기 웨이트업데이트신호발생부에서는 상기 감산기에서 보내는 신호를 입력받아 웨이트의 업데이트를 조절하는 신호를 상기 트랜스버설필터로 보내므로써, 전체적으로 원래의 신호와 동일한 신호로 등화가 이루어지도록 되어 있다.The subtractor receives respective signals output from the transversal filter and the 3-level detector, subtracts the two values, feeds back the difference signal to the transversal filter, and the weight update signal generator By receiving a signal from the subtractor and sending a signal for adjusting the update of the weight to the transversal filter, equalization is performed to the same signal as the original signal as a whole.
이하 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
상기와 같은 목적을 이루기 위한 본 발명은 도 3에서와 같이, DVCR의 회전드럼 상에 복수로 구비된 헤드에서 독취되어 보내온 신호를 신호처리계로 보내는 마그네틱 채널부(51)와, 상기 마그네틱 채널부(51)에 연결되어 상기 마그네틱 채널부(51)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 출력하는 아날로그/디지털변환기(52)와, 상기 아날로그/디지털변환기(52)에서 출력되는 디지털 신호를 입력받아 채널 특성이 변하여도 출력되는 신호의 특성이 1-D가 되도록 유지하는 트랜스버설필터(53)와, 상기 트랜스버설필터(53)에 연결되어 상기 트랜스버설필터(53)에서 처리하여 출력하는 신호의 3가지 레벨을 검출하는 3-레벨디텍터(54)와, 상기 3-레벨디텍터(54)에서 출력되는 신호에 대해 1+D 로 1비트 지연시켜서 출력하는 지연기(55)와, 상기 지연기(55)에서 출력되는 신호에 대하여 출력되는 비트값이 1 이면 1을 대응출력시키고 0 이면 0을 출력시키는 한편 -1 이면 1을 대응 출력시키는 3-2레벨생성기(56)와, 상기 트랜스버설필터(53)의 출력값과 3-레벨디텍터(54)의 출력값을 각각 입력받아서 상기 2개의 신호값을 감산하여 상기 트랜스버설필터(53) 측으로 피드백시키는 감산기(57)와, 상기 감산기(57)에서 출력되는 차이 신호를 입력 받아 상기 트랜스버설필터(53)로 웨이트 업데이트 조절 신호를 출력하는 웨이트업데이트신호발생부(58)와 상기 웨이트업데이트신호발생부(58)에 웨이트의 업데이트 시간 조절 신호를 보내는 제어부(59)를 포함하여 구성되었다.The present invention for achieving the above object is, as shown in Figure 3, the magnetic channel unit 51 for transmitting a signal read out from the head provided on the rotary drum of the DVCR to the signal processing system and the magnetic channel unit ( And an analog / digital converter 52 for converting an analog signal output from the magnetic channel unit 51 into a digital signal and outputting the digital signal, and the digital signal output from the analog / digital converter 52. Transversal filter 53 for maintaining the characteristic of the output signal is 1-D even if the channel characteristics change, and the signal that is processed and output from the transversal filter 53 connected to the transversal filter 53 A three-level detector 54 for detecting three levels, a delayer 55 for delaying one bit by 1 + D with respect to the signal output from the three-level detector 54, and the delayer ( On 55) And a 3-2 level generator 56 for correspondingly outputting 1 if the output bit value is 1 and outputting 0 if 0 is output, and 1 for -1 if the bit value is 1, and the transverse filter 53. A subtractor 57 for receiving the output value of the output signal and the output value of the three-level detector 54 and subtracting the two signal values to feed back to the transverse filter 53, and the difference signal output from the subtractor 57. A control unit 59 for receiving a weight update signal generator 58 for outputting a weight update control signal to the transverse filter 53 and a weight update time control signal for the weight update signal generator 58. It was configured to include.
상기에서, 상기 웨이트업데이트신호발생부(58)는 상기 감산기(57)에서 상기 트랜스버설필터(53)와 3-레벨디텍터(54)에서 출력되는 2개의 신호를 감산한 차이 신호와 아날로그/디지털변환기(52)에서 샘플링되어 오는 신호를 함께 입력 받아서 제어부(59)에서 보내 오는 제어신호에 따라 각각의 신호를 합산하여 보내는 신호조절부(582)와, 상기 신호조절부(582)에서 보내 오는 신호에 따라 웨이트 업데이트 신호를 트랜스버설필터(53)로 보내는 웨이트업데이트부(581)를 포함하여 구성되었다.The weight update signal generator 58 is a difference signal and an analog / digital converter obtained by subtracting two signals output from the transverse filter 53 and the three-level detector 54 from the subtractor 57. A signal control unit 582 and a signal sent from the signal control unit 582 to receive the signals sampled at 52 together and add the respective signals according to the control signal sent from the control unit 59; Accordingly, a weight update unit 581 which transmits a weight update signal to the transversal filter 53 is included.
또한, 상기 제어부(59)는 상기 웨이트업데이트신호발생부(58)의 신호조절부(582)와 연결되어 상기 감산기(57)로부터 상기 신호조절부(582)에 신호가 입력되면 상기 신호조절부(582)에 웨이트 업데이트 조절을 위한 제어 신호를 제공하는 마이컴(591)과, 상기 마이컴(591)에 웨이트 업데이트의 조정을 위한 초기치인 시간 조절값을 기억하고 있다가 상기 마이컴(591)의 요구에 의해 상기 마이컴(591)에 메모리(592) 웨이트 업데이트 조절값을 제공하는 메모리(592)를 포함하여 구성되었다.In addition, the control unit 59 is connected to the signal control unit 582 of the weight update signal generation unit 58, when the signal is input from the subtractor 57 to the signal control unit 582, the signal control unit ( The microcomputer 591 provides a control signal for adjusting the weight update to 582, and a time adjustment value, which is an initial value for adjusting the weight update, is stored in the microcomputer 591 at the request of the microcomputer 591. The memory 592 provides a memory 592 weight update adjustment value to the microcomputer 591.
이와 같이 구성되는 본 발명은, DVCR의 회전드럼헤드 상에 복수로 구비된 헤드에서 신호를 독취하여 마그네틱 채널부(51)로 보내면, 마그네틱 채널부(51)에서는 미약한 재생신호를 프리앰프(도면 미표시)를 통하여 소정의 크기로 증폭한 후 아날로그/디지털변환기(52)로 보내어 아날로그 신호가 디지털 신호로 변환되어 트랜스버설필터(53)로 입력된다.According to the present invention configured as described above, when a plurality of heads are provided on a rotating drum head of a DVCR, the signals are read and sent to the magnetic channel unit 51, and the magnetic channel unit 51 transmits a weak playback signal to a preamplifier (Fig. After amplification to a predetermined size through a non-display), it is sent to the analog / digital converter 52, and the analog signal is converted into a digital signal and input to the transverse filter 53.
이때, 상기 마그네틱채널부(51)에서 출력되는 신호의 전송계수 h(t)는 그 전송로 상의 전송특성에 의해 h(t) = 1/1+(2t/Tw50)2이 된다.(여기서, Tw50은 독립파형 최고치의 반값에 해당하는 위치에서의 파형폭이다.)At this time, the transmission coefficient h (t) of the signal output from the magnetic channel unit 51 becomes h (t) = 1/1 + (2t / Tw 50 ) 2 depending on the transmission characteristics on the transmission path. , Tw 50 is the waveform width at the position corresponding to half the maximum value of the independent waveform.)
그리고, 아날로그/디지털변환기(52)에서는 상기 마그네틱채널부(51)에서 출력되는 신호인 h(t)를 1 심볼(symbol) 단위로 샘플링(sampling)하여 트랜스버설필터(53)로 보낸다.In addition, the analog-to-digital converter 52 samples h (t), which is a signal output from the magnetic channel unit 51, in a symbol unit and sends the signal to the transverse filter 53.
트랜스버설필터(53)는 파형등화기(wave equalizer)를 적용하여 입력되는 디지털 신호에 대해 채널 특성이 변하여도 출력되는 신호의 특성을 일정하기 유지시킬 수 있는 적응형 등화기(adaptive equalizer)로서, 마그네틱채널부(51)를 통과되어 아날로그/디지털변환기(52)에서 샘플링되어 입력되는 신호(x)의 특성이 1-D가 되도록 수정하여 출력(y)시킨다. 이 신호는 이후 3-레벨 디텍터(54)에서 출력 레벨을 비교하여 {1, 0, -1}의 출력 레벨을 결정하여 출력시키게 된다.The transversal filter 53 is an adaptive equalizer capable of maintaining a constant characteristic of an output signal even if a channel characteristic is changed with respect to an input digital signal by applying a wave equalizer. The output (y) is modified so that the characteristic of the signal (x), which is passed through the magnetic channel unit 51 and sampled by the analog / digital converter 52, becomes 1-D. The signal is then output by comparing the output level in the three-level detector 54 to determine the output level of {1, 0, -1}.
이후 이 신호가 지연기(55)로 보내어져서 상기 3-레벨 디텍터(54)에서 결정된 값과 그 전에 결정된 값을 합하여 전체적으로 1 비트 만큼 지연시켜서 보내면, 3-2레벨생성기(56)에서 이 입력되는 신호에 대하여 출력되는 비트값이 1 이면 1을 대응출력시키고 0 이면 0을 출력시키는 한편 -1 이면 1을 대응출력하게 된다.The signal is then sent to the delay unit 55, and the value determined by the three-level detector 54 and the previously determined value are added and delayed by one bit as a whole. Then, the signal is input from the 3-2 level generator 56. If the bit value outputted for the signal is 1, the corresponding output is 1; if the bit value is 0, 0 is output;
한편, 감산기(57)에서는 상기 트랜스버설필터(53)와 3-레벨디텍터(54)에서 출력되는 각각의 신호를 입력받아 상기 2개의 값을 감산하여 그 신호차(e(k))를 상기 트랜스버설필터(53) 측으로 피드백시키는 한편, 상기 웨이트업데이트신호발생부(58)에서는 상기 감산기(57)에서 상기 트랜스버설필터(53)와 3-레벨디텍터(54)에서 출력되는 2개의 신호를 감산한 차이 신호(e(k))가 웨이트업데이트신호발생부(58)의 신호조절부(581)로 보내지면, 신호조절부(582)에서 이 신호와 아날로그/디지털변환기(52)에서 샘플링되어 오는 신호(x(k))를 함께 입력 받아서 각각의 신호(x(k), e(k))를 웨이트업데이트부(581)로 출력시키고, 웨이트업데이브부(581)에서는 상기 x(k)와 e(k) 신호를 입력받아 처리하여 웨이트 업데이트 신호(w(2k+1)=w(2k)+μe(2k)·x(2k))를 트랜스버설필터(53)로 보내어 상기 트랜스버설필터(53)의 등화 단계에서의 탭 수를 조절하도록 되어 있다.On the other hand, the subtractor 57 receives the respective signals output from the transversal filter 53 and the three-level detector 54, subtracts the two values, and subtracts the signal difference e (k) from the transformer. The weight update signal generator 58 subtracts two signals output from the transverse filter 53 and the three-level detector 54 from the subtractor 57 while feeding back to the versatile filter 53. When the difference signal e (k) is sent to the signal adjusting unit 581 of the weight update signal generating unit 58, the signal that is sampled by the signal adjusting unit 582 and the analog / digital converter 52 is received. Receives (x (k)) together and outputs each signal (x (k), e (k)) to the weight update unit 581, and in the weight update unit 581, x (k) and e (k) A signal is received and processed to send a weight update signal w (2k + 1) = w (2k) + μe (2k) .x (2k) to the transversal filter 53. Switch is adapted to adjust the number of taps in the equalizer stage of beoseol filter 53.
이때, 상기 제어부(59)에서는 웨이트 업데이트의 조정을 위한 초기치인 시간 조절값을 기억하고 있는 메모리(592)가 마이컴(591)이 감산기(57)에서 상기 트랜스버설필터(53)와 3-레벨디텍터(54)에서 출력되는 2개의 신호를 감산한 차이 신호(e(k))가 웨이트업데이트신호발생부(58)의 신호조절부(582)로 보내지면 그것을 감지하여 바로 메모리(592)에서 웨이트 업데이트 조절값을 가져다가 웨이트업데이브부(581)의 신호조절부(582)에 제공한다.In this case, the control unit 59 stores the time adjustment value for initializing the weight update, and the microcomputer 591 subtracts the transversal filter 53 and the three-level detector from the subtractor 57. When the difference signal e (k) obtained by subtracting two signals output from 54 is sent to the signal controller 582 of the weight update signal generator 58, the difference signal e (k) is detected and immediately updated in the memory 592. The adjustment value is taken and provided to the signal control unit 582 of the weight update unit 581.
그러므로써, 상기 웨이트업데이트신호발생부(58)의 신호조절부(582)에서는 제어부(59)의 마이컴(591)에서 제공되는 웨이트 업데이트 시간 조절값을 함께 입력받아 소정의 처리를 수행하여 웨이트업데이트부(581)로 상기 조절 신호(w(2k+1)=w(2k)+μe(2k)·x(2k))를 보내게 되어 최종적으로 웨이트업데이트부(581)에서 조절된 시간 만큼 지연되어(즉, 웨이트가 업데이트 되어) 트랜스버설필터(53)로 웨이트가 업데이트된 조절된 신호를 피드백시키게 되므로써, 등화기 전체의 하드웨어 특성에 따른 실시간 처리에 보다 양호하게 적응될 수 있게 된다.Therefore, the signal adjusting unit 582 of the weight update signal generating unit 58 receives the weight update time adjustment value provided from the microcomputer 591 of the control unit 59 together and performs a predetermined process to perform the weight update unit. The control signal w (2k + 1) = w (2k) + μe (2k) x (2k)) is sent to 581, finally being delayed by the time adjusted by the weight update unit 581 ( That is, since the weight is updated), the weight is fed back to the transverse filter 53 so that the adjusted signal is updated, so that the weight can be better adapted to real-time processing according to the hardware characteristics of the entire equalizer.
이와 같이 이루어지는 본 발명은, 상기 감산기(57)에서 상기 트랜스버설필터(53)와 3-레벨디텍터(54)에서 출력되는 각각의 신호를 입력받아 상기 2개의 값을 감산하여 그 신호차를 상기 트랜스버설필터(53) 측으로 피드백시키는 한편, 상기 웨이트업데이트신호발생부(58)에서는 상기 가산기(57)에서 상기 트랜스버설필터(53)와 3-레벨디텍터(54)에서 출력되는 2개의 신호를 가산한 차이 신호(e(k))를 웨이트업데이트신호발생부(58)의 신호조절부(581)로 보내고, 신호조절부(582)에서 이 신호와 아날로그/디지털변환기(52)에서 샘플링되어 오는 신호(x(k))를 함께 입력 받아서 각각의 신호를 합산하여 웨이트업데이트부(581)로 출력하여 웨이트업데이브부(581)에서 웨이트 업데이트 신호(w(2k+1)=w(2k+1)+μe(k)·x(2k))를 트랜스버설필터(53)로 피드백시켜서 등화처리 단계에서의 탭 수를 조절하도록 하므로써, 재생 신호의 등화를 보다 효율적으로 적응시키게 되어 전체 등화기 회로에 있어서의 재생등화의 특성을 향상시키는 효과가 있다.According to the present invention, the subtractor 57 receives the respective signals output from the transversal filter 53 and the three-level detector 54, subtracts the two values, and subtracts the signal difference from the transformer. The weight update signal generator 58 adds two signals output from the transversal filter 53 and the three-level detector 54 in the weight update signal generator 58. The difference signal e (k) is sent to the signal adjusting unit 581 of the weight update signal generating unit 58, and this signal from the signal adjusting unit 582 and the signal sampled by the analog / digital converter 52 ( x (k)) is input together and the respective signals are summed and output to the weight update unit 581, whereby the weight update unit 581 weight update signal w (2k + 1) = w (2k + 1) + (e) k (x) x (2k)) is fed back to the transversal filter 53 to tap in the equalization step. By adjusting the number, the equalization of the reproduction signal can be adapted more efficiently, thereby improving the characteristics of the reproduction equalization in the entire equalizer circuit.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960058236A KR100210127B1 (en) | 1996-11-27 | 1996-11-27 | Adaptive equalizer updating variable weights for a digital vcr |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960058236A KR100210127B1 (en) | 1996-11-27 | 1996-11-27 | Adaptive equalizer updating variable weights for a digital vcr |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980039238A KR19980039238A (en) | 1998-08-17 |
KR100210127B1 true KR100210127B1 (en) | 1999-07-15 |
Family
ID=19483910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960058236A KR100210127B1 (en) | 1996-11-27 | 1996-11-27 | Adaptive equalizer updating variable weights for a digital vcr |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100210127B1 (en) |
-
1996
- 1996-11-27 KR KR1019960058236A patent/KR100210127B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980039238A (en) | 1998-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4442461A (en) | Signal recording and/or reproducing technique | |
US5166955A (en) | Signal detection apparatus for detecting digital information from a PCM signal | |
KR100221891B1 (en) | Device for detecting input digital data | |
US5270876A (en) | Apparatus for reproducing data recorded on a magnetic recording medium | |
JP2576532B2 (en) | Digital signal recording / reproducing device | |
KR0157047B1 (en) | Digital signal reproducing apparatus | |
KR100210127B1 (en) | Adaptive equalizer updating variable weights for a digital vcr | |
KR920000430B1 (en) | Device of analog signal interfacing part with function of removing periodic noise | |
KR100223570B1 (en) | Weight update compression digital vcr adaptive equalizer | |
KR100223571B1 (en) | Digital vcr adaptive equalizer | |
KR100210128B1 (en) | Adaptive equalizer capable of adjusting the number of taps and updating time for a digital vcr | |
KR100213032B1 (en) | Device for detecting digital signals in a magnetic recording reproducing device | |
JP3238542B2 (en) | Automatic equalizer | |
KR100269435B1 (en) | A high definition - digital vcr | |
KR0157556B1 (en) | Track division signal producing apparatus of digital vcr | |
JP2544331B2 (en) | Digital multilevel data transmission device | |
JPH0474362A (en) | Digital magnetic recorder | |
JPS63113982A (en) | Digital signal detecting circuit | |
KR100223569B1 (en) | Analog video recording system of dvcr with non-azimuth analog head | |
KR0151030B1 (en) | Digital recording-reproducing device with equalizer in common | |
JP3046109B2 (en) | Video signal recording and playback device | |
KR100236704B1 (en) | Reproduction equalizer of a digital vcr | |
JPS63113981A (en) | Digital signal detecting circuit | |
JPH0636456A (en) | Image data reproducing device | |
JP2001291327A (en) | Digital signal reproducing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020329 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |