KR100209586B1 - Method of fabricating poly silicon thin film transistor - Google Patents

Method of fabricating poly silicon thin film transistor Download PDF

Info

Publication number
KR100209586B1
KR100209586B1 KR1019920003351A KR920003351A KR100209586B1 KR 100209586 B1 KR100209586 B1 KR 100209586B1 KR 1019920003351 A KR1019920003351 A KR 1019920003351A KR 920003351 A KR920003351 A KR 920003351A KR 100209586 B1 KR100209586 B1 KR 100209586B1
Authority
KR
South Korea
Prior art keywords
hydrogen
annealing
thin film
film transistor
silicon thin
Prior art date
Application number
KR1019920003351A
Other languages
Korean (ko)
Other versions
KR930018713A (en
Inventor
김대원
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920003351A priority Critical patent/KR100209586B1/en
Publication of KR930018713A publication Critical patent/KR930018713A/en
Application granted granted Critical
Publication of KR100209586B1 publication Critical patent/KR100209586B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다결정 실리콘 박막트랜지스터(Poly-crystal Silicon Thin Film Transistor, p-Si TFT)에 관한 것으로, 좀 더 구체적으로는 절연 기판상에 다결정 실리콘의 전구막으로서 수소가 포함되어 있지않은 a-Si을 사용하고, 그 아래층에는 수소 어닐링을 위한 수소공급원으로 a-Si:H층을 두어 다결정 실리콘 박막트랜지스터를 제조하는 방법에 관한 것이다.The present invention relates to a poly-crystal silicon thin film transistor (p-Si TFT), and more particularly to a-Si containing hydrogen as a precursor of polycrystalline silicon on an insulating substrate. And a layer below the a-Si: H layer as a hydrogen source for hydrogen annealing, to produce a polycrystalline silicon thin film transistor.

본 발명에서는 p-Si전구막 형성시 반응실에 공급되는 가스를 조절하는 간단한 조작만으로 효과적으로 수소 어닐링할 수 있는 방법을 제공할 수 있으며, p-Si 전구막으로 수소를 포함하지 않은 a-Si층과 수소를 포함한 a-Si층의 이중 구조를 사용함으로써, 레이저 어닐링시 수소를 방출하기 위한 프리-어닐링 과정도 생략될 수 있다.In the present invention, it is possible to provide a method for effectively annealing hydrogen by a simple operation of controlling a gas supplied to a reaction chamber when forming a p-Si precursor film, and an a-Si layer containing no hydrogen as a p-Si precursor film. By using the dual structure of the a-Si layer containing and hydrogen, the pre-annealing process for releasing hydrogen during laser annealing can also be omitted.

또한, 본 발명에 의하여 별도의 수소 어닐링 공정 및 레이저 어닐링시의 프리-어닐링 공정이 생략됨으로써 공정의 단순화에 따른 양산성의 향상 및 원가절감, p-Si 활성층 전면에 걸친 고르고 효과적인 수소 어닐링으로 다결정 실리콘 박막트랜지스터의 특성 개선 등을 꾀할 수 있다.In addition, according to the present invention, a separate hydrogen annealing process and a pre-annealing process at the time of laser annealing are omitted, thereby improving productivity and cost reduction according to the simplification of the process, and evenly and effectively hydrogen annealing over the entire surface of the p-Si active layer. The characteristics of the transistor can be improved.

Description

다결정 실리콘 박막트랜지스터의 제조방법Method of manufacturing polycrystalline silicon thin film transistor

제1도는 종래기술에 의한 다결정 실리콘 박막트랜지스터의 단면도.1 is a cross-sectional view of a polycrystalline silicon thin film transistor according to the prior art.

제2도는 종래기술에 의한 다결정 실리콘 박막트랜지스터의 제조공정도.2 is a manufacturing process diagram of a polycrystalline silicon thin film transistor according to the prior art.

제3도는 본 발명에 의한 다결정 실리콘 박막트랜지스터의 단면도.3 is a cross-sectional view of a polycrystalline silicon thin film transistor according to the present invention.

제4도는 본 발명에 의한 다결정 실리콘 박막트랜지스터의 제조공정도.4 is a manufacturing process diagram of a polycrystalline silicon thin film transistor according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 절연기판 2 : 다결정 실리콘1 Insulation substrate 2 Polycrystalline silicon

3 : 게이트 절연막 4 : 게이트 전극3: gate insulating film 4: gate electrode

5 : 소스(source) 및 드레인(drain) 확산영역5 source and drain diffusion regions

6 : 층간절연막 7 : 소스전극6 interlayer insulating film 7 source electrode

8 : 드레인전극 9 : a-Si:H8 drain electrode 9 a-Si: H

10 : a-Si10: a-Si

본 발명은 다결정 실리콘 박막트랜지스터(Poly-crystal Silicon Thin Film Transistor, p-Si TFT)에 관한 것으로, 좀 더 구체적으로는 절연 기판상에 다결정 실리콘의 전구막으로서 수소가 포함되어 있지않은 a-Si을 사용하고, 그 아래층에는 수소 어닐링을 위한 수소공급원으로 a-Si:H층을 두어 다결정 실리콘 박막트랜지스터를 제조하는 방법에 관한 것이다.The present invention relates to a poly-crystal silicon thin film transistor (p-Si TFT), and more particularly to a-Si containing hydrogen as a precursor of polycrystalline silicon on an insulating substrate. And a layer below the a-Si: H layer as a hydrogen source for hydrogen annealing, to produce a polycrystalline silicon thin film transistor.

최근 다결정 실리콘은 반도체 기술에 있어서, 그 중요성이 날로 높아지고 있다. 그것은 디바이스 설계, 구성 프로세서의 자유도가 증가하기 때문이며 배선, 전극, 부유 전극, 소자 분리, 확산원 및 확산 마스크 등 그 응용 범위는 점점 더 확산되어 가고 있다.Recently, the importance of polycrystalline silicon is increasing in semiconductor technology. This is because the degree of freedom of device design and configuration processors increases, and the application range of wires, electrodes, floating electrodes, device isolation, diffusion sources, and diffusion masks is becoming increasingly widespread.

다결정 실리콘 박막트랜지스터는 고화질 액정 디스플레이(liquid crystal display)에 사용되며 특히, 비데오 프로젝터에 사용되는 액정 패널(panel)의 고해상도화 및 저가격화에 유효하다.Polycrystalline silicon thin film transistors are used in high-definition liquid crystal display (liquid crystal display), in particular, it is effective for high resolution and low cost of the liquid crystal panel (panel) used in the video projector.

종래기술에 의한 저온 다결정 실리콘 박막트랜지스터의 제조공정은 다음과 같다.The manufacturing process of the low temperature polycrystalline silicon thin film transistor according to the prior art is as follows.

절연 기판상(1)에 다결정 실리콘(p-Si)의 전구막(Precursor layer)인 a-Si:H(9)을 수소 분위기에서 PCVD(Plasma Chemical Vapor Deposition), 스퍼터링 및 진공증착 등의 방법으로 제조한다(제2도 (a)). a-Si:H(9) 층을 결정화하여 p-Si(2)으로 만든다(제2도 (b)). 절연기판(1)으로 저가의 유리기판을 사용할 경우 온도가 600℃이하의 저온을 유지해야 하며, 저온 결정화를 위한 방법으로는 XeCl 익사이머 레이져(excimer laser)에 의한 어닐링(annealing)이 효과적이다. 레이져 어닐링중에는 a-Si:H(9)막에 포함된 수소가 방출되며, 급격한 방출에 의한 보이드(void)등의 결함을 막기 위하여 보다 작은 레이져 에너지로 프리-어닐링(pre-annealing)을 시행할 필요가 있다.A-Si: H (9), a precursor layer of polycrystalline silicon (p-Si), is deposited on the insulating substrate 1 in a hydrogen atmosphere by PCVD (Plasma Chemical Vapor Deposition), sputtering, and vacuum deposition. (FIG. 2 (a)). The a-Si: H (9) layer is crystallized into p-Si (2) (FIG. 2 (b)). When using a low-cost glass substrate as the insulating substrate (1), the temperature should be maintained at a temperature lower than 600 ℃, annealing by the XeCl excimer laser (effectively annealing) is effective as a method for low temperature crystallization. During laser annealing, hydrogen contained in the a-Si: H (9) film is released, and pre-annealing is performed with smaller laser energy to prevent voids and other defects caused by abrupt emission. There is a need.

그 후에 게이트(gate) 절연막(3) 및 게이트 전극막(4)을 차례로 형성하고, 게이트전극(4)을 패터닝(patterning)한다(제2도 (c)).Thereafter, the gate insulating film 3 and the gate electrode film 4 are formed in sequence, and the gate electrode 4 is patterned (FIG. 2C).

게이트 전극(4)을 마스크(mask)로하여 소스 및 드레인 확산영역(5)을 형성하기 위한 이온주입을 시행하고(제2도 (d)) 게이트 절연막(3)을 식각한다 (제2도 (e)).Ion implantation is performed to form the source and drain diffusion regions 5 using the gate electrode 4 as a mask (FIG. 2D) and the gate insulating film 3 is etched (FIG. 2). e)).

층간 절연막(6)을 도포하고 접촉 구멍(contact hole)을 패터닝하고 (제2도 (f)), 소스(7) 및 드레인 전극(8)용 금속막을 형성하여 패터닝한다 (제2도 (g)).The interlayer insulating film 6 is applied and the contact holes are patterned (FIG. 2 (f)), and the metal films for the source 7 and the drain electrode 8 are formed and patterned (FIG. 2 (g)). ).

이상과 같은 종래기술로 다결정 실리콘 박막트랜지스터(제1도)를 제작한 경우 충분한 소자 특성을 얻기 위해 다결정 실리콘(p-Si, 2)의 결정입자 계면의 댕글링 본드 (dangling bond)와 같은 결함을 수소로 치환하여 주는 수소 어닐링 방법이 일반적으로 사용된다. 수소 어닐링 방법에는 소자 제조후에 수소 플라즈마로 처리하는 방법이 가장 일반적이며, 일본공개 특허 평1-129460호에는 층간 절연막으로 SiOxHy를 사용하고 열처리에 의해 SiOxHy막으로부터 방출되는 수소를 이용하는 방법도 제안되고 있다. 그러나 전자의 경우 수소 플라즈마에 의한 박막 표면의 손상으로 추가의 열처리가 필요하고, 후자의 경우 소스와 드레인 사이의 통로 부분을 게이트 전극(4)이 가리고 있어 전체적으로 충분히 효과적인 어닐링이 이루어지기 어려운 문제점이 있었다.In the case of fabricating a polycrystalline silicon thin film transistor (FIG. 1) according to the prior art as described above, in order to obtain sufficient device characteristics, defects such as dangling bonds at the crystal grain interface of polycrystalline silicon (p-Si, 2) are obtained. A hydrogen annealing method of substituting with hydrogen is generally used. In the hydrogen annealing method, a method of treating with a hydrogen plasma after fabrication of a device is most common, and Japanese Patent Laid-Open No. Hei 1-29460 proposes a method of using SiOxHy as an interlayer insulating film and using hydrogen released from the SiOxHy film by heat treatment. . However, in the former case, additional heat treatment is required due to damage of the surface of the thin film by hydrogen plasma, and in the latter case, the gate electrode 4 covers the passage portion between the source and the drain. .

따라서 본 발명은 종래의 문제점을 해결하기 위하여 다결정 실리콘 박막트랜지스터의 제조공정 개선을 통해 다결정 실리콘 박막트랜지스터의 특성을 향상시킴으로써 고화질의 액정 디스플레이를 실현하는 것을 목적으로 한다.Accordingly, an object of the present invention is to realize a high-quality liquid crystal display by improving the characteristics of the polycrystalline silicon thin film transistor through improving the manufacturing process of the polycrystalline silicon thin film transistor in order to solve the conventional problems.

상기 목적을 달성하기 위하여 본 발명은 별도의 추가 공정없이 효과적으로 수소 어닐링을 실시하기 위하여 p-Si의 전구막으로서 종래기술의 a-Si:H을 대신하여 수소가 포함되어 있지 않은 a-Si을 사용하고, 그 아래층에는 수소 어닐링을 위한 수소 공급원으로서 a-Si:H층을 두어 다결정 실리콘 박막트랜지스터를 제조하였다.In order to achieve the above object, the present invention uses a-Si which does not contain hydrogen as a precursor of p-Si in place of a-Si: H of the prior art to effectively perform hydrogen annealing without any additional process. In the lower layer, a-Si: H layer was placed as a hydrogen source for hydrogen annealing to prepare a polycrystalline silicon thin film transistor.

본 발명에 의한 다결정 실리콘 박막트랜지스터의 제조공정을 좀 더 상세히 설명하면 다음과 같다.Hereinafter, the manufacturing process of the polycrystalline silicon thin film transistor according to the present invention will be described in more detail.

절연 기판(1)상에 a-Si:H(9)층 및 a-Si(10)을 스퍼터링 방법을 사용하여 순차적으로 단일 공정 처리를 통해 형성한다(제4도 (a)). Si를 타겟트로하여 수소 및 아르곤(Ar)분위기에서 마그네트론 스퍼터링(magneteon sputtering) 방법으로 a-Si:H(9)을 제조하고 Ar분위기에서 마그네트론 스퍼터링 방법으로 a-Si(10)을 제조한다. 즉, 수소가스 공급을 차단함으로써 a-Si:H(9)층에 이어 a-Si(10)층을 연속적으로 제작할 수 있다.The a-Si: H (9) layer and a-Si (10) are formed on the insulating substrate 1 sequentially through a single process treatment using a sputtering method (FIG. 4 (a)). A-Si: H (9) is prepared by magnetron sputtering in hydrogen and argon (Ar) atmospheres using Si as a target, and a-Si (10) is prepared by magnetron sputtering in Ar atmospheres. That is, by interrupting the hydrogen gas supply, the a-Si (10) layer can be continuously produced after the a-Si: H (9) layer.

단파장 레이저, 예를들면, XeCl 익사이머 레이저를 사용하여 a-Si층을 결정화한다(제4도 (b)). 그 후에 게이트 절연막(3) 및 게이트 전극막(4)을 차례로 마그네트론 스퍼터링 방법으로 형성하고, 게이트 전극을 패터닝(patterning)한다(제4도 (c)).The a-Si layer is crystallized using a short wavelength laser such as an XeCl excimer laser (Fig. 4 (b)). Thereafter, the gate insulating film 3 and the gate electrode film 4 are sequentially formed by the magnetron sputtering method, and the gate electrode is patterned (FIG. 4C).

게이트 전극을 마스크(mask)로하여 소스 및 드레인 확산영역(5)을 형성하기 위한 이온 주입을 시행하고(제4도 (d)) 게이트 절연막을 식각한다 (제4도 (e)).Ion implantation is performed to form the source and drain diffusion regions 5 using the gate electrode as a mask (Fig. 4 (d)) and the gate insulating film is etched (Fig. 4 (e)).

층간 절연막을 도포하여 접촉 구멍(contact hole)을 패터닝하고 (제4도 (f)), 소스 및 드레인 전극용 금속막을 스퍼터링 방법으로 형성한 후 패터닝하여 본 발명의 다결정 실리콘 박막트랜지스터를 제조하였다. (제3도)A contact hole was patterned by applying an interlayer insulating film (FIG. 4 (f)), and a metal film for source and drain electrodes was formed by a sputtering method and then patterned to manufacture a polycrystalline silicon thin film transistor of the present invention. (Figure 3)

상기에서 a-Si(10)을 레이져 어닐링으로 결정화하는 것이 가능하다. a-Si:H(9)은 제조 조건, 예를들면 낮은 기판 온도에서 30원자% 정도까지의 수소를 함유할 수 있고, 350이상으로 온도를 가열하면 이 수소는 방출되기 시작한다. 따라서, TFT의 활성 영역인 결정화된 p-Si(2)의 모든 부분을 고르게 수소 어닐링하는 것이 가능하게 된다.In the above it is possible to crystallize the a-Si 10 by laser annealing. a-Si: H (9) may contain up to 30 atomic% hydrogen at manufacturing conditions, for example at low substrate temperatures, and 350 When the temperature is heated above, this hydrogen starts to be released. Thus, it becomes possible to evenly anneal all parts of the crystallized p-Si (2) which is the active region of the TFT.

상기 다결정 실리콘 박막트랜지스터의 제조공정에서 소스(7) 및 드레인전극(8)은 Al막을 스퍼터링 방법으로 형성하고 소결하는 공정에서 400 ∼ 450의 온도로 20∼60분간 열처리가 행해지므로 이때 동시에 수소 어닐링이 이루어질 수 있어서 추가공정이 불필요하다.In the manufacturing process of the polycrystalline silicon thin film transistor, the source 7 and the drain electrode 8 are 400 to 450 in the process of forming and sintering an Al film by a sputtering method. Since heat treatment is performed at a temperature of 20 to 60 minutes at this time, hydrogen annealing can be performed at the same time, so that an additional step is unnecessary.

따라서, 본 발명에서는 p-Si전구막 형성시 반응실에 공급되는 가스를 조절하는 간단한 조작만으로 효과적으로 수소 어닐링할 수 있는 방법을 제공하고 있다. 아울러 p-Si 전구막으로 수소를 포함하지 않는 a-Si을 사용함으로써, 레이저 어닐링시 수소를 방출하기 위한 프리-어닐링 과정도 생략될 수 있다.Accordingly, the present invention provides a method capable of effectively hydrogen annealing with a simple operation of controlling the gas supplied to the reaction chamber when forming the p-Si precursor film. In addition, by using a-Si containing no hydrogen as the p-Si precursor film, the pre-annealing process for releasing hydrogen during laser annealing can be omitted.

또한, 본 발명에 의하여 별도의 수소 어닐링 공정 및 레이저 어닐링시의 프리-어닐링 공정이 생략됨으로써 공정의 단순화에 따른 양산성의 향상 및 원가절감, p-Si 활성층 전면에 걸친 고르고 효과적인 수소 어닐링으로 다결정 실리콘 박막트랜지스터의 특성 개선 등을 꾀할 수 있다.In addition, according to the present invention, a separate hydrogen annealing process and a pre-annealing process at the time of laser annealing are omitted, thereby improving productivity and cost reduction according to the simplification of the process, and evenly and effectively hydrogen annealing over the entire surface of the p-Si active layer. The characteristics of the transistor can be improved.

Claims (2)

비정질 실리콘을 결정화한 다결정 실리콘을 활성층으로 하는 박막트랜지스터를 제조하는데 있어서, 절연 기판상에 a-Si:H층을 형성하고, 그 위에 수소가 포함되어 있지 않은 a-Si를 형성하여 다결정 실리콘의 전구막으로서 비정질 실리콘 2층구조를 사용하는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.In manufacturing a thin film transistor including polycrystalline silicon crystallized in amorphous silicon as an active layer, a-Si: H layer is formed on an insulating substrate, and a-Si without hydrogen is formed thereon to form a precursor of polycrystalline silicon. A method of manufacturing a polycrystalline silicon thin film transistor, wherein an amorphous silicon two-layer structure is used as a film. 제1항에 있어서, 상기 a-Si:H는 수소 어닐링을 위한 수소 공급원으로 이용되는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.The method of claim 1, wherein the a-Si: H is used as a hydrogen source for hydrogen annealing.
KR1019920003351A 1992-02-29 1992-02-29 Method of fabricating poly silicon thin film transistor KR100209586B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920003351A KR100209586B1 (en) 1992-02-29 1992-02-29 Method of fabricating poly silicon thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920003351A KR100209586B1 (en) 1992-02-29 1992-02-29 Method of fabricating poly silicon thin film transistor

Publications (2)

Publication Number Publication Date
KR930018713A KR930018713A (en) 1993-09-22
KR100209586B1 true KR100209586B1 (en) 1999-07-15

Family

ID=19329805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003351A KR100209586B1 (en) 1992-02-29 1992-02-29 Method of fabricating poly silicon thin film transistor

Country Status (1)

Country Link
KR (1) KR100209586B1 (en)

Also Published As

Publication number Publication date
KR930018713A (en) 1993-09-22

Similar Documents

Publication Publication Date Title
US5858819A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US7368367B2 (en) Method for forming a semiconductor
US5595944A (en) Transistor and process for fabricating the same
JP2002151526A (en) Method of manufacturing field-effect transistor and electronic device
JPH01187814A (en) Manufacture of thin film semiconductor device
JPH09156916A (en) Apparatus for producing polycrystalline silicon and its operation
JP3781787B2 (en) Multipurpose substrate processing apparatus, operation method thereof, and manufacturing method of thin film integrated circuit
JP3924828B2 (en) Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
KR100209586B1 (en) Method of fabricating poly silicon thin film transistor
KR100305255B1 (en) Method for manufacturing a poly-crystal silicon thin film
JP3361670B2 (en) Semiconductor device and manufacturing method thereof
US6730368B1 (en) Method of preparing a poly-crystalline silicon film
JP3925085B2 (en) Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device
JP2759411B2 (en) Semiconductor device and manufacturing method thereof
JPH04340724A (en) Manufacture of thin film transistor
JP2811763B2 (en) Method for manufacturing insulated gate field effect transistor
JPH118195A (en) Manufacture of thin film transistor
KR100397876B1 (en) Thin film transistor and the method of fabricating the same
JP3467571B2 (en) Method for manufacturing thin film transistor
JP2001068682A (en) Manufacture of semiconductor device
JPH11103070A (en) Thin film transistor
JP2002237600A (en) Manufacturing method of thin-film transistor
JPH0845837A (en) Production process of polycrystalline semiconductor film
JP2001223361A (en) Method for manufacturing field-effect transistor
JPH05226367A (en) Manufacture of semiconductor element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee