KR100209263B1 - Chip carrier and its manufacturing method, semiconductor accessory using its chip carrier - Google Patents

Chip carrier and its manufacturing method, semiconductor accessory using its chip carrier Download PDF

Info

Publication number
KR100209263B1
KR100209263B1 KR1019960080047A KR19960080047A KR100209263B1 KR 100209263 B1 KR100209263 B1 KR 100209263B1 KR 1019960080047 A KR1019960080047 A KR 1019960080047A KR 19960080047 A KR19960080047 A KR 19960080047A KR 100209263 B1 KR100209263 B1 KR 100209263B1
Authority
KR
South Korea
Prior art keywords
metal plate
conductive film
chip carrier
predetermined pattern
insulating layer
Prior art date
Application number
KR1019960080047A
Other languages
Korean (ko)
Other versions
KR19980060684A (en
Inventor
김한규
류재철
Original Assignee
이해규
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성항공산업주식회사 filed Critical 이해규
Priority to KR1019960080047A priority Critical patent/KR100209263B1/en
Publication of KR19980060684A publication Critical patent/KR19980060684A/en
Application granted granted Critical
Publication of KR100209263B1 publication Critical patent/KR100209263B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

칩 캐리어 및 그 제조 방법을 개시한다. 이 칩 캐리어는 소정의 패턴으로 다수개의 홀이 형성된 금속판과, 상기 각 홀에 도포된 제1전도막과, 상기 금속판의 상부에 적층된 복수의 절연층과, 상기 최상부의 절연층에 소정의 패턴으로 형성된 제2도전막이 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막과 연결되는 도전층을 구비하여 된 것에 특징이 있다. 그 제조방법은 금속소재에 절연물질을 도포후 그위에 전도성잉크를 실크스크린프린틴방법으로 도포 패턴닝하는 것을 특징으로 한다. 이 칩 캐리어는 열 방출 효과, 공정의 간략화, 비용절감의 효과를 가지고있다.A chip carrier and a method of manufacturing the same are disclosed. The chip carrier includes a metal plate having a plurality of holes formed in a predetermined pattern, a first conductive film applied to each of the holes, a plurality of insulating layers stacked on the metal plate, and a predetermined pattern on the upper insulating layer. The second conductive film has a conductive layer connected to the first conductive film by passing the lower insulating layers in a predetermined pattern. The manufacturing method is characterized in that after coating the insulating material on the metal material and coating the conductive ink on the coating pattern by the silk screen printing method. This chip carrier has the effect of heat dissipation, process simplification and cost reduction.

Description

칩 캐리어 및 이 제조방법과 이 칩 캐리어를 이용한 반도체 부품Chip carrier and manufacturing method and semiconductor component using the chip carrier

본 발명은 칩 캐리어 및 이 제조방법과 이 칩 캐리어를 이용한 반도체 부품에 관한 것으로, 더 상세하게는 칩 캐리어의 재질이 개선되고 방열핀이 구비된 반도체 부품에 관한 것이다.The present invention relates to a chip carrier, a method for manufacturing the same, and a semiconductor component using the chip carrier. More particularly, the present invention relates to a semiconductor component having improved chip carrier materials and provided with heat dissipation fins.

최근 고집적화, 고속화시키는 소자의 반도체에는 전기도통으로 인한 열이 방출되므로, 대부분의 패키지(즉, 집적회로 등의 용기) 내부와 외부에 방열판을 부착시킨다.In recent years, since semiconductors of high-density and high-speed devices emit heat due to electrical conduction, heat sinks are attached inside and outside most packages (ie, containers such as integrated circuits).

특히 볼 그리드 어래이(ball grid array)나 200 핀(pin)이상의 패키지 경우 고출력 집적회로 칩으로부터 많은 열이 방출되므로, 열방출을 위하여 히크 싱크(heat sink)나 히트 슬러그(heat slug)등 열방출을 시킬 수 있는 금속 소재를 종래에는 부착시켰다.Especially in the case of a ball grid array or a package of 200 pins or more, a large amount of heat is emitted from the high-power integrated circuit chip. Therefore, heat dissipation such as heat sink or heat slug is used for heat dissipation. The metallic material which can be made was conventionally attached.

그러나, 각각의 부착하는 방법에서 다소 차이는 있다. 즉 볼 그리드 어래이 패키지(ball grid array package)인 경우는 집적회로 칩의 비활성층에 직접 부착하는 방법이라든지, 패키지 몰딩(molding)시 금속으로 뚜껑을 씌운다든지, 하부층에 금속판을 부착한다는지 등 여러가지 방법적인 차이를 두고 제작되고 있으며, 또한 고밀도 핀에 적용되는 히트 싱크인 경우는 리드 프레임의 패드(pad) 대신에 직접 히트 싱크를 부착하는 경우, 몰딩시 필요 부위에 히트 싱크를 부착하는 방법 등 여러가지의 기존 기술이 있었다.However, there are some differences in each method of attachment. In the case of a ball grid array package, there are various methods such as attaching directly to an inactive layer of an integrated circuit chip, capping a metal when molding a package, or attaching a metal plate to a lower layer. In the case of heat sinks applied to high density fins, if the heat sink is directly attached instead of the pad of the lead frame, the method of attaching the heat sink to the necessary part during molding There was an existing technology.

한편, 기존에 사용되었던 지지체의 재질로는 대부분이 엷은 판으로 겹쳐진 폴리머(polymer)를 사용하여 보드를 제작하였으므로 열방출에 문제가 있어 보드의 휘어짐과 칩의 갈라짐 등, 원활한 열방출이 되지 않기 때문에 소자들이 제기능을 못하는 현상이 발생되었다. 즉, 기존에 사용하는 수지인 경우 가공성은 편리하나 습기와 열에 있어서는 신뢰성을 만족시키지 못했다. 따라서, 열적 안정성을 위해서는 내열성 고분자를 사용해야 되는데, 이들은 매우 높은 비용의 소재일 뿐만아니라 세라믹이나 금속에 비해 만족할 만한 열적 안정성을 주지 못한다. 또한, 세라믹 칩 캐리어를 사용할 경우에 원소재의 비용이 비쌀뿐만 아니라 가공상의 어려움과 가공비가 많이 드는 문제점이 있었다. 또한, 그 제조방법에서는 에칭과정을 통하여 칩 캐리어를 제작함으로서 제작공수가 길고, 그 남은 약액의 폐수처리에 문제점을 가지고 있었다.On the other hand, as the material of the support body used in the past, the board is made of a polymer (mostly overlapped with a thin plate), so there is a problem of heat release, so it does not smooth heat release, such as bending of the board and cracking of the chip The device was not functioning properly. In other words, in the case of conventional resins, the processability is convenient, but it does not satisfy the reliability in moisture and heat. Therefore, heat resistance polymers must be used for thermal stability, which are not only very expensive materials but also do not provide satisfactory thermal stability compared to ceramics and metals. In addition, in the case of using a ceramic chip carrier, there is a problem in that the cost of raw materials is high, as well as processing difficulties and processing costs. In addition, the manufacturing method has a long manufacturing time by producing a chip carrier through the etching process, and has a problem in the waste water treatment of the remaining chemical liquid.

본 발명은 이러한 문제점을 해결하기 위하여 창출된 것으로서, 폴리머를 드로 사용할 경우, 발생되었던 보드의 휘어짐 및 열로 인한 각종 갈라짐을 방지할 수 있는 칩 캐리어 및 그 제조방법과 이 칩 캐리어를 이용한 반도체 부품을 제공함에 그 목적이 있다. 또한, 공정을 간단화하고 그로인한 비용절감의 효과가 있는 칩 캐리어 제조방법을 제공함에 그 목적이 있다. 그리고, 본 발명은 보드 자체의 열방출 뿐만 아니라 금속판에 방열핀을 부착함으로써 열방출을 가속화 시킬 수 있는 칩 캐리어를 이용한 반도체 부품을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and provides a chip carrier, a method of manufacturing the same, and a semiconductor component using the chip carrier, which can prevent various cracks caused by bending and heat of a board, which has been generated when a polymer is used as a draw. Has its purpose. It is also an object of the present invention to provide a chip carrier manufacturing method which simplifies the process and thereby reduces the cost. In addition, an object of the present invention is to provide a semiconductor component using a chip carrier capable of accelerating heat dissipation by attaching a heat dissipation fin to a metal plate as well as heat dissipation of the board itself.

도 1 내지 도 9는 본 발명에 따른 칩 캐리어의 제조공정을 나타내는 공정도이고,1 to 9 is a process chart showing a manufacturing process of a chip carrier according to the present invention,

도 10 내지 도 14는 본 발명에 따른 또 다른 실시예의 제조공정을 나타내는 공정도이며,10 to 14 is a process chart showing a manufacturing process of another embodiment according to the present invention,

도 15 내지 도 16은 방열핀이 구비된 본 발명에 따른 칩 캐리어를 이용한 반도체 부품을 나타낸 단면도이다.15 to 16 are cross-sectional views illustrating a semiconductor component using a chip carrier according to the present invention having heat dissipation fins.

도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of the drawings

11...절연층12...도전막11 insulating layer 12 conductive film

13...관통홀14...칩 캐리어13 Through hole 14 Chip carrier

15...내부홀20...반도체 부품15 ... inner hole 20 ... semiconductor parts

21...히트 싱크22...수지층21 Heat sink 22 Resin layer

23...집적회로칩10, 24...금속판23 Integrated circuit chip 10, 24 metal plate

25...솔더볼26...제1도전막25.Solder Ball 26 ... 1st Challenge

27...와이어 28...제2도전막27.Wire 28 ... 2nd conductive film

상기 목적을 달성하기 위하여 본 발명에 따른 칩 캐리어는, 소정의 패턴으로 다수개의 홀이 형성된 금속판과, 상기 각 홀에 도포된 제1도전막과, 상기 금속판의 상부에 적층된 복수의 절연층과, 상기 최상부의 절연층에 소정의 패턴으로 형성된 제2도전막이 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막과 연결되는 도전층을 구비하여 된 것에 그 특징이 있다.In order to achieve the above object, a chip carrier according to the present invention includes a metal plate having a plurality of holes formed in a predetermined pattern, a first conductive film applied to each hole, and a plurality of insulating layers stacked on the metal plate; And a second conductive film formed on the uppermost insulating layer in a predetermined pattern and having a conductive layer connected to the first conductive film by passing the lower insulating layers in a predetermined pattern.

상기 목적을 달성하기 위하여 본 발명에 따른 칩 캐리어의 제조방법은, 금속판에 복수의 홀을 형성하는 제1단계; 상기 홀의 내벽 및 상기 금속판의 외면에 감광성 절연물질을 도포하는 제2단계; 상기 감광성 절연물질의 상부에 소정패턴이 형성된 포토마스크를 위치한 후 노광시키는 제3단계; 상기 패턴이 형성된 감광성 절연물질을 사진현상하여 소정패턴의 절연층을 형성하는 제4단계; 상기 소정 패턴의 절연층이 형성된 금속판의 상면이 상기 관통공과 연통되는 내부홀을 갖는 소정 패턴의 제2도전막을 형성하는 제5단계; 상기 관통공에 전도성 잉크를 채워 제1도전막을 형성하는 6단계를 포함하여 이루어진 것에 그 특징이 있다.In order to achieve the above object, a method of manufacturing a chip carrier according to the present invention includes a first step of forming a plurality of holes in a metal plate; Applying a photosensitive insulating material to an inner wall of the hole and an outer surface of the metal plate; A third step of exposing the photomask having a predetermined pattern formed on the photosensitive insulating material and then exposing the photomask; A fourth step of forming an insulating layer having a predetermined pattern by photographing the photosensitive insulating material on which the pattern is formed; A fifth step of forming a second conductive film having a predetermined pattern having an inner hole in which an upper surface of the metal plate on which the insulating layer of the predetermined pattern is formed is communicated with the through hole; And a sixth step of forming a first conductive film by filling a conductive ink in the through hole.

상기 목적을 달성하기 위하여 본 발명에 따른 칩 캐리어를 이용한 반도체 부품은,소정의 패턴으로 다수개의 홀이 형성된 금속판과, 상기 각 홀에 도포된 제1도전막과, 살기 금속판의 상부에 적층된 복수의 절연층과, 상기 최상부의 절연층에 소정의 패턴으로 형성된 제2도전막이 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막과 연결되는 도전층을 구비하여 된 칩 캐리어와; 상기 칩 캐리어 상면에 형성된 제2도전막과 와이어본딩된 칩과; 상기 칩을 감싸는 수지층과; 상기 수지층 및 금속판과 접촉되어 설치된 히트 싱크;를 구비하여 된 것에 그 특징이 있다.In order to achieve the above object, a semiconductor component using a chip carrier according to the present invention includes a metal plate having a plurality of holes formed in a predetermined pattern, a first conductive film applied to each of the holes, and a plurality of stacked on the living metal plate. A chip carrier comprising an insulating layer of the first conductive layer and a second conductive layer formed on the uppermost insulating layer in a predetermined pattern and passing through the lower insulating layers in a predetermined pattern to be connected to the first conductive layer; A chip wire-bonded with a second conductive film formed on an upper surface of the chip carrier; A resin layer surrounding the chip; And a heat sink provided in contact with the resin layer and the metal plate.

또한 본 발명에 따른 칩 캐리어를 이용한 반도체 부품은, 중앙부위의 내부에 단차가 형성되며 그 가장자리에 소정의 패턴으로 형성된 다수개의 홀이 형성된 금속판과, 상기 각 홀에 도포된 제1도전막과, 상기 금속판의 단차부위와 중앙부위에 적층된 복수의 절연층과, 상기 최상부의 절연층에 소정의 패턴으로 형성된 제2도전막이 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막과 연결되는 도전층들을 구비하여 된 칩 캐리어와; 상기 칩캐리어의 단차부와 중앙부위에 형성된 상기 제2도전막과 와이어 본딩된 칩과; 상기 칩을 감싸는 수지층과; 상기 금속판과 접촉되어 설치된 히트 싱크;를 구비하여 된 것에 그 특징이 있다.In addition, the semiconductor component using the chip carrier according to the present invention, the step is formed in the inside of the central portion, the metal plate is formed with a plurality of holes formed in a predetermined pattern at the edge, the first conductive film applied to each hole, A plurality of insulating layers stacked on the stepped portion and the center portion of the metal plate, and a second conductive film formed in a predetermined pattern on the upper insulating layer passes through the lower insulating layers in a predetermined pattern to connect with the first conductive film. A chip carrier comprising conductive layers; A chip wire-bonded with the second conductive film formed on the stepped portion and the center portion of the chip carrier; A resin layer surrounding the chip; And a heat sink installed in contact with the metal plate.

본 발명의 특징적 구성에 의하면, 보드 자체의 열 방출 효과도 가질뿐아니라 금속판에 방열핀을 부착함으로서 열방출을 가속화 시킬 수 있을 뿐만 아니라 공정의 간단화, 그로 인한 비용절감의 이점이 있다.According to the characteristic constitution of the present invention, not only has the heat dissipation effect of the board itself, but also the heat dissipation fins attached to the metal plate can not only accelerate heat dissipation, but also simplify the process and thereby reduce costs.

이하 첨부된 도면을 참조하여 본 발명에 따른 칩 캐리어 및 그 제조방법과 이 칩 캐리어를 이용한 반도체 부품을 상세히 설명한다. 도 1 내지 도 9는 본 발명에 따른 칩 캐리어의 제조공정을 나타내는 공정도이고, 도 10 내지 도 14는 본 발명에 따른 또 다른 실시예의 제조공정을 나타내는 공정도이며, 도 15 내지 도 16은 방열핀이 구비된 본 발명에 따른 칩 캐리어를 이용한 반도체 부품을 도시한 도면이다.Hereinafter, a chip carrier, a method of manufacturing the same, and a semiconductor component using the chip carrier will be described in detail with reference to the accompanying drawings. 1 to 9 is a process chart showing a manufacturing process of a chip carrier according to the present invention, 10 to 14 is a process chart showing a manufacturing process of another embodiment according to the present invention, Figures 15 to 16 is provided with a heat radiation fin Figure 1 shows a semiconductor component using a chip carrier according to the present invention.

본 발명에 따른 칩 캐리어는 드릴링 작업을 통해 복수개의 관통홀(13)이 소정의 패턴으로 금속판(10)에 형성되고, 이 관통홀(13) 및 금속판(10)의 외면 전체에 절연물질을 도포하여 복수의 절연층(11)을 형성된다. 상기 관통홀(13) 내부에는 전도성잉크를 주입하여 제1도전막(26)이 만들어지고, 상기 금속판(10)의 일면에 형성된 절연층(11)의 상면에 포토마스크를 위치시켜 소정 패턴의 여백을 주며, 이 여백에 전도성 잉크가 주입되어 제2도전막(28)을 형성한다. 이때 절연층에 도전막(12)을 형성하는 것은 실크 스크린 프린팅 방법을 이용한다. 이 제2도전막(28)은 소정의 패턴으로 형성되며 하부의 절연층(11)들을 소정의 패턴으로 통과하여 상기 제1전도막(26)과 연결되도록 도전막(12)을 형성함으로서, 이 칩 캐리어는 만들어진다.In the chip carrier according to the present invention, a plurality of through holes 13 are formed in the metal plate 10 in a predetermined pattern through drilling, and an insulating material is applied to the entire outer surface of the through holes 13 and the metal plate 10. Thus, a plurality of insulating layers 11 are formed. A first conductive film 26 is formed by injecting a conductive ink into the through hole 13, and a photomask is placed on an upper surface of the insulating layer 11 formed on one surface of the metal plate 10 to form a margin of a predetermined pattern. Conductive ink is injected into the blank to form the second conductive film 28. In this case, the conductive film 12 is formed on the insulating layer by using a silk screen printing method. The second conductive film 28 is formed in a predetermined pattern and forms a conductive film 12 so as to be connected to the first conductive film 26 by passing the lower insulating layers 11 in a predetermined pattern. Chip carriers are made.

상기 금속판(10)의 상부에 형성된 절연층(11)의 여백에 실크 스크린 프린팅 방법으로 복수회 시행하여 상기 금속판(10)의 일면에 도전막(12)을 포함하는 절연층(11)이 다층으로 형성되고, 상기 금속판(10)의 타측면에도 실크 스크린 프린팅 방법으로 복수회 시행하여 다층이 형성되며, 양면에 다층이 형성된 상기 금속판(10)은 서로 대칭적인 것을 특징으로 한다.The insulating layer 11 including the conductive film 12 on one surface of the metal plate 10 is subjected to a plurality of times by a silk screen printing method on the margin of the insulating layer 11 formed on the metal plate 10. It is formed, and the other side of the metal plate 10 is also subjected to a plurality of times by a silk screen printing method to form a multi-layer, the metal plate 10 is formed on both sides is characterized in that the symmetrical with each other.

상세히 말하면, 상기 실크 스크린 프린팅 방법은 액상 전도성 잉크를 패턴닝할 때 주로 이용되는데 패턴닝한 실크 망사위에 전도성 잉크를 넣고 스퀴지로 가압 밀어내어 전도성 잉크는 패턴닝된 실크 스크린을 통과하고 패턴닝이 이루어진다.In detail, the silk screen printing method is mainly used for patterning liquid conductive ink. The conductive ink is placed on the patterned silk mesh and pushed out with a squeegee so that the conductive ink passes through the patterned silk screen and is patterned. .

상기 칩 캐리어는 반도체 패키지에 구비되어 이용될 수도 있고, 특히 기판의 하부에 볼을 접합시켜 입출력단자에 연결하므로써 사용되는 볼 그리드 어래이(ball grid array) 패키지, 칩을 직접 보드에 붙이는 칩 온 보드(chip on board) 패키지, 하나의 기판위에 여러개의 칩을 붙이는 멀티 칩 모듈(multi chip module) 패키지 등에 구비되어 이용된다The chip carrier may be provided and used in a semiconductor package, and in particular, a ball grid array package used by bonding a ball to a lower portion of a substrate and connecting an input / output terminal, and a chip on board that directly attaches a chip to the board ( chip on board package, multi chip module package for attaching several chips on one board

상기 볼 그리드 어래이 패키지, 칩 온 보드, 멀티 칩 모듈에 상기 칩 캐리어가 구비되어 상기 패키지에서 야기되는 열 방출의 문제점을 해결할 수 있다.The chip carrier is provided in the ball grid array package, the chip on board, and the multi chip module to solve the problem of heat dissipation caused by the package.

본 발명에 따른 칩 캐리어를 이용한 반도체 부품(20)은 도 15에 도시된 바와 같이 상기 칩 캐리어의 상면에 반도체 칩(23)이 제2도전막(28)과 와이어본딩되고, 이 칩(23)을 수지층(22)이 감싸게 된다. 이 수지층(22)과 금속판(24)에 히트 싱크(21)가 접촉되어 설치된다.In the semiconductor component 20 using the chip carrier according to the present invention, as shown in FIG. 15, a semiconductor chip 23 is wire-bonded with a second conductive film 28 on an upper surface of the chip carrier, and the chip 23 is formed. The resin layer 22 is wrapped. The heat sink 21 is provided in contact with the resin layer 22 and the metal plate 24.

상기 히트 싱크(21)는 상기 수지층(22)과 금속판(24)에 부착되어 곧 바로 열을 방출할 수 있어 열방출의 효과는 더욱 높아질 것이다. 히트 싱크의 재질은 상기 칩 캐리어의 금속판(24)과 같은 금속판이며, 상기 금속판보다 열전도율이 뛰어난 금속판이 되는 것이 바람직하다.The heat sink 21 may be attached to the resin layer 22 and the metal plate 24 to immediately dissipate heat, thereby increasing the effect of heat dissipation. The material of the heat sink is a metal plate such as the metal plate 24 of the chip carrier, and it is preferable that the heat sink is a metal plate having better thermal conductivity than the metal plate.

본 발명에 따른 칩 캐리어를 이용한 또하나의 반도체 부품(20)은 도 16에 도시된 바와 같이 칩 캐리어와, 집적회로 칩(23)과 상기 칩(23)을 감싸는 수지층(22)과, 상기 금속판(24)과 접촉되어 설치된 히트 싱크(21)로 대별된다. 상기 칩 캐리어는 금속판(24)의 중앙부위 내부에 단차가 형성되며 그 가장자리에 소정의 패턴으로 다수개의 홀이 형성된다. 각 홀에 전도성잉크를 주입하여 제1도전막(미도시)이 형성되고, 상기 금속판의 단차부위와 중앙부위에 복수의 절연층이 적층되며, 이 절연층의 최상부에 소정의 패턴으로 제2도전막(28)이 형성되어 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막(미도시)과 연결하여 도전층을 형성한다. 물론, 복수의 절연층에 도전막을 형성하는 것은 포토 이미지블 방법이나 실크 스크린 프린팅 방법을 이용하여 만들어지며, 상기 칩 캐리어의 금속판 일면 뿐만 아니라 타측면에도 절연층이 적층되어 상술한 방법으로 도전층이 형성되고 금속판의 양면이 대칭이 될 수 있다. 이렇게 만들어진 칩 캐리어의 단차부와 그 중앙부위에 형성된 상기 제2도전막과 칩이 와이어본딩되며 이 칩을 수지층이 감싸게 된다. 그리고 상기 금속판과 히트 싱크가 접촉되어 설치된다. 상기 히트 싱크는 상술한 실시예처럼 칩캐리어의 금속판 보다 열전도율이 좋은 금속판으로 된 것이 바람직하다.Another semiconductor component 20 using a chip carrier according to the present invention includes a chip carrier, an integrated circuit chip 23 and a resin layer 22 surrounding the chip 23, as shown in FIG. It is roughly divided into the heat sink 21 provided in contact with the metal plate 24. In the chip carrier, a step is formed inside a central portion of the metal plate 24, and a plurality of holes are formed in a predetermined pattern at an edge thereof. A first conductive film (not shown) is formed by injecting conductive ink into each hole, and a plurality of insulating layers are stacked on the stepped portion and the center portion of the metal plate, and the second conductive layer is formed in a predetermined pattern on the top of the insulating layer. A film 28 is formed to pass through the lower insulating layers in a predetermined pattern to connect with the first conductive film (not shown) to form a conductive layer. Of course, the conductive film is formed on the plurality of insulating layers by using a photo imageable method or a silk screen printing method, and the insulating layer is laminated not only on one side of the metal plate but also on the other side of the chip carrier. Formed and both sides of the metal plate may be symmetrical. The second conductive film and the chip formed on the stepped portion of the chip carrier and the center portion thereof are wire-bonded, and the resin layer surrounds the chip. The metal plate and the heat sink are installed in contact with each other. The heat sink is preferably made of a metal plate having better thermal conductivity than the metal plate of the chip carrier as in the above-described embodiment.

본 발명에 따른 칩 캐리어 제조방법은 다음과 같다.Chip carrier manufacturing method according to the present invention is as follows.

먼저 도 1에 도시된 바와 같이 금속판(10)이 마련되고, 이 금속판(10)에 드릴링 작업을 통해 관통홀(13)을 만들고 절연물질을 도포하여 절연층(11)을 형성한다.First, as shown in FIG. 1, a metal plate 10 is provided, and through the drilling operation, the metal plate 10 forms a through hole 13 and an insulating material is applied to form an insulating layer 11.

관통홀(13)에 절연층(11)이 형성된 금속판(10)에 도 2에 도시된 바와 같이 절연물질을 이용하여 금속판(10) 외면 전체를 도포하여 절연층(11)을 형성한다.As illustrated in FIG. 2, the entire outer surface of the metal plate 10 is coated on the metal plate 10 having the insulating layer 11 formed in the through hole 13 to form the insulating layer 11.

이 금속판 상면에 위치한 절연층 위로 도 3에 도시된 바와 같이 포토 마스크를 위치한 후 노광하여 감광물질에 패턴닝을 시킨다.The photomask is positioned on the insulating layer on the upper surface of the metal plate, and then exposed to light to pattern the photosensitive material.

이 패턴닝된 부분을 도 4에 도시된 바와 같이 현상하여 파낸다.This patterned portion is developed and excavated as shown in FIG.

이 패인 부위에 도 5에 도시된 바와 같이 실크 스크린 프린팅 방법을 이용하여 전도성잉크를 주입하여 도전막(12)을 형성한다.As shown in FIG. 5, conductive ink is injected into the indentation to form a conductive film 12.

도 6에 도시된 바와 같이 다시 절연층(11)을 도포한 다음 제3도에서 제5도의 과정을 반복시행하여 내부홀(15)을 형성한다.As shown in FIG. 6, the insulating layer 11 is applied again, and then the inner hole 15 is formed by repeating the process of FIG. 3 to FIG. 5.

다층인 경우는 도 7에 도시된 바와 같이 패턴닝 가공과, 내부홀(15) 가공을 반복하여 칩캐리어(14)의 각 층을 제작한다.In the case of a multi-layer, as shown in FIG. 7, the patterning process and the process of the inner hole 15 are repeated, and each layer of the chip carrier 14 is produced.

바람직하게는 도 8에 도시된 바와 같이 금속판(10)의 타측면에도 패턴닝 가공과 내부홀(15) 가공을 통해 내부 패턴이 제작된다.Preferably, as shown in FIG. 8, the inner pattern is manufactured on the other side of the metal plate 10 through patterning processing and processing of the inner hole 15.

상기 다층이 형성된 금속판(10)의 관통홀(13)에 도 9에 도시된 바와 같이 전도성잉크를 채워 각층간의 전기도통이 이루어진다.As illustrated in FIG. 9, the conductive ink is filled in the through hole 13 of the metal plate 10 in which the multilayer is formed.

도 10에서 도 14의 공정은 금속판(10)의 양면에 대칭적으로 만들기 위한 공정을 설명하는 도면이다.The process of FIG. 10 thru | or 14 is a figure explaining the process to make it symmetrical on both surfaces of the metal plate 10. FIG.

대칭적으로 패턴을 제작하기 위하여 도 10에 도시된 바와 같이 하부에 절연물질을 도포하여 절연층(11)을 형성한 다음 도 3에서 도 5의 과정을 반복하여 패턴을 제작한다.In order to fabricate the pattern symmetrically, as shown in FIG. 10, an insulating material is applied to the lower portion to form the insulating layer 11, and then the process of FIG. 3 to 5 is repeated to manufacture the pattern.

다시 금속판(10)의 상면에 도 11에 도시된 바와 같이 절연층(11)을 도포한 다음 도 3에서 도 5의 과정을 반복하여 내부홀(15)을 제작한다.Again, as shown in FIG. 11, the insulating layer 11 is applied to the upper surface of the metal plate 10, and the inner hole 15 is manufactured by repeating the process of FIG. 3 to FIG. 5.

다층인 경우 도 12에 도시된 바와 같이 패턴닝가공과 내부홀(15)가공을 반복하여 칩 캐리어(14)의 각 층을 제작한다.In the case of the multilayer, as shown in FIG. 12, the patterning process and the processing of the inner hole 15 are repeated to fabricate each layer of the chip carrier 14.

같은 방법으로 금속판(10)의 하부에도 패턴닝 가공 및 내부홀(15) 가공을 도 13에 도시된 바와 같이 반복하여 칩 캐리어(14)의 각 층을 제작한다.In the same manner, the patterning process and the inner hole 15 process are repeated on the lower part of the metal plate 10 as shown in FIG. 13 to produce each layer of the chip carrier 14.

마지막으로 도 14에 도시된 바와 같이 관통홀(13)에 전도성잉크를 채워 각층간의 전기도통을 시킨다.Finally, as shown in FIG. 14, the conductive ink is filled in the through hole 13 to allow electrical conduction between the layers.

상기 칩 캐리어(14)의 제조방법은 절연층(11)에 도전막(12)을 만드는 공정에서 포토 이미지블 방법을 이용하여 전도성잉크를 도포하여 이루어질 수 있다.The chip carrier 14 may be manufactured by coating a conductive ink using a photo-imageable method in a process of forming the conductive layer 12 on the insulating layer 11.

한편, 금속소재로 된 칩 캐리어(14)를 직접 사용하여 패키지를 제작하려면 기존의 에칭방법으로는 제작이 어렵다. 따라서, 본 발명에서는 실크 스크린 프린팅 방법을 이용하였다.On the other hand, to manufacture a package using the chip carrier 14 made of a metal material directly, it is difficult to manufacture by the conventional etching method. Therefore, in the present invention, the silk screen printing method was used.

본 발명에 따른 칩 캐리어를 이용한 반도체 부품의 작동은 다음과 같다. 도 15에 도시된 반도체 부품(20)을 설명하면, 칩(23)은 와이어본딩된 제2도전막(28)을 통해 전기도통이 되고 이 제2도전막(28)은 금속판(24)의 관통홀(도 13의 13)에 형성된 제1도전막(26)을 통해 금속판(24)의 밑면으로 전기를 도통시키고 전기도통을 통해 최단에 형성된 솔더볼(25,solder ball)은 소정의 기판에 연결되어 전기신호를 주고 받게 된다. 상기 칩(23)에서 발생되는 열은 금속판(24)과 수지층(22)에 접촉된 히트 싱크(21)를 통해 밖으로 방출된다. 도 16에 실시된 반도체 부품(20)은 도 15에 도시된 반도체 부품(20)과 구조면에서 다르나 작동은 같다.The operation of the semiconductor component using the chip carrier according to the present invention is as follows. Referring to the semiconductor component 20 shown in FIG. 15, the chip 23 is electrically conductive through the wire-bonded second conductive film 28, and the second conductive film 28 penetrates the metal plate 24. Through the first conductive film 26 formed in the hole (13 of FIG. 13), the electricity is conducted to the bottom surface of the metal plate 24, and the solder ball 25 formed at the shortest through the electrical conduction is connected to a predetermined substrate. Send and receive electrical signals. Heat generated in the chip 23 is discharged out through the heat sink 21 in contact with the metal plate 24 and the resin layer 22. The semiconductor component 20 illustrated in FIG. 16 differs in structure from the semiconductor component 20 illustrated in FIG. 15, but has the same operation.

상술한 바와 같이 금속을 사용한 칩 캐리어(제10도의 14)를 사용할 경우, 보드 자체의 재질이 금속이므로 자체의 열방출효과를 가지고 있다. 또한, 이 칩캐리어를 이용한 반도체 부품은 히트 싱크로서, 방열 핀과 방열 슬러그를 부착할 수 있어 열 방출을 가속화할 수 있다.As described above, when the chip carrier using the metal (14 in FIG. 10) is used, since the material of the board itself is metal, it has its own heat dissipation effect. In addition, the semiconductor component using this chip carrier is a heat sink, and the heat dissipation fin and the heat dissipation slug can be attached to accelerate heat dissipation.

그리고, 칩 캐리어 제조방법에서는 공정이 간단하며, 실크 스크린 프린팅 방법으로 칩 캐리어를 제조하므로 폐수가 생기지 않으므로 환경보호의 부가적인 이점이 있고, 소재의 가격 및 제작공수, 설비투자면에서도 비용을 줄일 수가 있어 제품의 비용절감의 효과를 얻을 수가 있다.In addition, the chip carrier manufacturing method is simple, and since the chip carrier is manufactured by the silk screen printing method, since there is no waste water, there is an additional advantage of environmental protection, and the cost can be reduced in terms of material price, manufacturing man-hour, and facility investment. Therefore, the cost of the product can be reduced.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구 범위의 기술적 사상에 의해 정해져야만 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (17)

소정의 패턴으로 다수개의 홀이 형성된 금속판과,A metal plate having a plurality of holes formed in a predetermined pattern; 상기 각 홀에 도포된 제1도전막과,A first conductive film applied to each of the holes, 상기 금속판의 상부에 적층된 복수의 절연층과,A plurality of insulating layers stacked on top of the metal plate, 상기 최상부의 절연층에 소정의 패턴으로 형성된 제2도전막이 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막과 연결되는 도전층을 구비하여 된 것을 특징으로 하는 칩 캐리어.And a second conductive film formed on the uppermost insulating layer in a predetermined pattern and having a conductive layer connected to the first conductive film by passing the lower insulating layers in a predetermined pattern. 제1항에 있어서,The method of claim 1, 상기 제2도전막과 이 도전막을 포함하는 절연층은 상기 금속판의 일면에 다층이 형성되는 것을 특징으로 하는 칩 캐리어.The second carrier film and the insulating layer including the conductive film is a chip carrier, characterized in that the multilayer is formed on one surface of the metal plate. 제2항에 있어서,The method of claim 2, 일면에 다층이 형성된 상기 금속판은 상기 금속판의 타측면에도 상기 제2도전막을 포함하는 절연층이 다층이 형성되는 것을 특징으로 하는 칩 캐리어.The metal plate having a multilayer formed on one surface is a chip carrier, characterized in that the insulating layer including the second conductive film is formed on the other side of the metal plate. 제3항에 있어서,The method of claim 3, 양면에 다층이 형성된 상기 금속판은 서로 대칭적인 것을 특징으로 하는 칩 캐리어.The metal plate has a multilayer formed on both sides is a chip carrier, characterized in that symmetrical with each other. 소정의 패턴으로 다수개의 홀이 형성된 금속판과,A metal plate having a plurality of holes formed in a predetermined pattern; 상기 각 홀에 도포된 제1도전막과,A first conductive film applied to each of the holes, 살기 금속판의 상부에 적층된 복수의 절연층과,A plurality of insulating layers laminated on the living metal plate, 상기 최상부의 절연층에 소정의 패턴으로 형성된 제2도전막이 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막과 연결되는 도전층을 구비하여 된 칩 캐리어와;A chip carrier having a second conductive film formed in a predetermined pattern on the uppermost insulating layer and having a conductive layer connected to the first conductive film by passing the lower insulating layers in a predetermined pattern; 상기 칩 캐리어 상면에 형성된 제2도전막과 와이어본딩된 칩과;A chip wire-bonded with a second conductive film formed on an upper surface of the chip carrier; 상기 칩을 감싸는 수지층과;A resin layer surrounding the chip; 상기 수지층 및 금속판과 접촉되어 설치된 히트 싱크;를 구비하여 된 것을 특징으로 하는 칩 캐리어를 이용한 반도체 부품.And a heat sink disposed in contact with the resin layer and the metal plate. 제5항에 있어서,The method of claim 5, 상기 칩 캐리어의 제2도전막과 이 도전막을 포함하는 절연층은 상기 금속판의 일면에 다층이 형성되는 것을 특징으로 칩 캐리어를 이용한 반도체 부품.The second conductive film of the chip carrier and the insulating layer including the conductive film is a multilayer component formed on one surface of the metal plate, the semiconductor component using a chip carrier. 제6항에 있어서,The method of claim 6, 일면에 다층이 형성된 상기 금속판은 상기 금속판의 타측면에도 상기 제2도전막을 포함하는 절연층이 다층이 형성되는 것을 특징으로 하는 칩 캐리어를 이용한 반도체 부품.The metal plate having a multilayer formed on one surface of the semiconductor component using a chip carrier, characterized in that the insulating layer including the second conductive film is formed on the other side of the metal plate. 제7항에 있어서,The method of claim 7, wherein 양면에 다층이 형성된 상기 금속판은 서로 대칭적인 것을 특징으로 하는 칩 캐리어를 이용한 반도체 부품.The metal plate having a multilayer formed on both sides is a semiconductor component using a chip carrier, characterized in that symmetrical with each other. 중앙부위의 내부에 단차가 형성되며 그 가장자리에 소정의 패턴으로 형성된 다수개의 홀이 형성된 금속판과,A metal plate having a plurality of holes formed in a predetermined pattern at an edge thereof and having a step formed inside the central portion thereof; 상기 각 홀에 도포된 제1도전막과,A first conductive film applied to each of the holes, 상기 금속판의 단차부위와 중앙부위에 적층된 복수의 절연층과,A plurality of insulating layers laminated on the stepped portions and the central portions of the metal plate, 상기 최상부의 절연층에 소정의 패턴으로 형성된 제2도전막이 하부의 절연층들을 소정의 패턴으로 통과하여 상기 제1도전막과 연결되는 도전층들을 구비하여 된 칩 캐리어와;A chip carrier having a second conductive film formed in a predetermined pattern on the uppermost insulating layer and having conductive layers connected to the first conductive film by passing a lower insulating layer in a predetermined pattern; 상기 칩캐리어의 단차부와 중앙부위에 형성된 상기 제2도전막과 와이어 본딩된 칩과,A chip wire-bonded with the second conductive film formed on the stepped portion and the center portion of the chip carrier, 상기 칩을 감싸는 수지층과;A resin layer surrounding the chip; 상기 금속판과 접촉되어 설치된 히트 싱크;를 구비하여 된 것을 특징으로 하는 칩 캐리어를 이용한 반도체 부품.And a heat sink installed in contact with the metal plate. 제9항에 있어서,The method of claim 9, 상기 칩 캐리어의 제2도전막과 이 도전막을 포함하는 절연층은 상기 금속판의 일면에 다층이 형성되는 것을 특징으로 칩 캐리어를 이용한 반도체 부품.The second conductive film of the chip carrier and the insulating layer including the conductive film is a multilayer component formed on one surface of the metal plate, the semiconductor component using a chip carrier. 제10항에 있어서,The method of claim 10, 일면에 다층이 형성된 상기 금속판은 상기 금속판의 타측면에도 상기 제2도전막을 포함하는 절연층이 다층이 형성되는 것을 특징으로 하는 칩 캐리어를 이용한 반도체 부품.The metal plate having a multilayer formed on one surface of the semiconductor component using a chip carrier, characterized in that the insulating layer including the second conductive film is formed on the other side of the metal plate. 제11항에 있어서,The method of claim 11, 양면에 다층이 형성된 상기 금속판은 서로 대칭적인 것을 특징으로 하는 칩 캐리어를 이용한 반도체 부품.The metal plate having a multilayer formed on both sides is a semiconductor component using a chip carrier, characterized in that symmetrical with each other. 금속판에 복수의 홀을 형성하는 제1단계;Forming a plurality of holes in the metal plate; 상기 홀의 내벽 및 상기 금속판의 외면에 감광성 절연물질을 도포하는 제2단계;Applying a photosensitive insulating material to an inner wall of the hole and an outer surface of the metal plate; 상기 감광성 절연물질의 상부에 소정패턴이 형성된 포토마스크를 위치한 후 노광시키는 제3단계;A third step of exposing the photomask having a predetermined pattern formed on the photosensitive insulating material and then exposing the photomask; 상기 패턴이 형성된 감광성 절연물질을 사진현상하여 소정패턴의 절연층을 형성하는 제4단계;A fourth step of forming an insulating layer having a predetermined pattern by photographing the photosensitive insulating material on which the pattern is formed; 상기 소정 패턴의 절연층이 형성된 금속판의 상면이 상기 관통공과 연통되는 내부홀을 갖는 소정 패턴의 제2도전막을 형성하는 제5단계;A fifth step of forming a second conductive film having a predetermined pattern having an inner hole in which an upper surface of the metal plate on which the insulating layer of the predetermined pattern is formed is communicated with the through hole; 상기 관통공에 전도성 잉크를 채워 제1도전막을 형성하는 6단계를 포함하는 것을 특징으로 하는 칩 캐리어 제조방법.And a sixth step of forming a first conductive film by filling a conductive ink in the through hole. 제13항에 있어서,The method of claim 13, 상기 금속판은 그 상면에 소정 패턴의 절연층이 형성되고 도전막이 형성되는 제5단계를 실크 스크린 프린팅 방법으로 복수회 시행하여 상기 금속판의 일면에 다층이 형성되는 것을 특징으로 하는 칩 캐리어 제조방법.The metal plate is a chip carrier manufacturing method, characterized in that the multi-layer is formed on one surface of the metal plate by performing a plurality of times by the silk screen printing method a fifth step in which the insulating layer of the predetermined pattern is formed on the upper surface and the conductive film is formed. 제14항에 있어서,The method of claim 14, 일면에 다층이 형성된 상기 금속판은 상기 금속판의 타측면에도 소정 패턴의 절연층을 형성하고 도전막이 형성되는 제5단계를 실크 스크린 프린팅 방법으로 복수회 시행하여 다층이 형성되는 것을 특징으로 하는 칩 캐리어 제조방법.The metal plate having a multi-layer formed on one surface of the chip carrier is characterized in that the multi-layer is formed by performing the fifth step of forming an insulating layer having a predetermined pattern on the other side of the metal plate and forming a conductive film a plurality of times by a silk screen printing method. Way. 제15항에 있어서The method of claim 15 양면에 다층이 형성된 상기 금속판은 서로 대칭적인 것을 특징으로 하는 칩 캐리어 제조방법.The metal plate has a multilayer formed on both sides is a chip carrier manufacturing method, characterized in that symmetrical with each other. 제13항 내지 제16항중 어느 한 항에 있어서,The method according to any one of claims 13 to 16, 상기 제2도전막과 이 도전막을 포함하는 절연층은 포토이미지블 방법을 이용하여 형성되는 것을 특징으로 하는 칩 캐리어 제조방법.And a second insulating film and an insulating layer including the conductive film are formed by using a photoimageable method.
KR1019960080047A 1996-12-31 1996-12-31 Chip carrier and its manufacturing method, semiconductor accessory using its chip carrier KR100209263B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080047A KR100209263B1 (en) 1996-12-31 1996-12-31 Chip carrier and its manufacturing method, semiconductor accessory using its chip carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080047A KR100209263B1 (en) 1996-12-31 1996-12-31 Chip carrier and its manufacturing method, semiconductor accessory using its chip carrier

Publications (2)

Publication Number Publication Date
KR19980060684A KR19980060684A (en) 1998-10-07
KR100209263B1 true KR100209263B1 (en) 1999-07-15

Family

ID=19493392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080047A KR100209263B1 (en) 1996-12-31 1996-12-31 Chip carrier and its manufacturing method, semiconductor accessory using its chip carrier

Country Status (1)

Country Link
KR (1) KR100209263B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010028006A2 (en) * 2008-09-03 2010-03-11 Usg Interiors, Inc. Electrically conductive element, system, and method of manufacturing
US8441156B2 (en) 2008-09-03 2013-05-14 T-Ink, Inc. Electrically conductive module
KR102078828B1 (en) 2019-03-22 2020-02-18 박미숙 Mulii function lighting
US11417559B2 (en) 2020-05-04 2022-08-16 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007918A (en) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd Method of manufacturing circuit device
JP4241756B2 (en) * 2005-05-13 2009-03-18 オムロン株式会社 Component mounting board structure
KR100751286B1 (en) * 2006-04-11 2007-08-23 삼성전기주식회사 Method for manufacturing semiconductor mounting substrate and semiconductor package
KR100783459B1 (en) * 2006-05-23 2007-12-07 삼성전기주식회사 PCB and method of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286845A (en) * 1985-10-14 1987-04-21 Matsushita Electric Works Ltd Manufacture of metal base chip carrier
JPH0897330A (en) * 1994-07-25 1996-04-12 Toppan Printing Co Ltd Chip carrier and manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286845A (en) * 1985-10-14 1987-04-21 Matsushita Electric Works Ltd Manufacture of metal base chip carrier
JPH0897330A (en) * 1994-07-25 1996-04-12 Toppan Printing Co Ltd Chip carrier and manufacture thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010028006A2 (en) * 2008-09-03 2010-03-11 Usg Interiors, Inc. Electrically conductive element, system, and method of manufacturing
WO2010028006A3 (en) * 2008-09-03 2010-07-01 Usg Interiors, Inc. Electrically conductive element, system, and method of manufacturing
US8441156B2 (en) 2008-09-03 2013-05-14 T-Ink, Inc. Electrically conductive module
US9208924B2 (en) 2008-09-03 2015-12-08 T+Ink, Inc. Electrically conductive element, system, and method of manufacturing
KR102078828B1 (en) 2019-03-22 2020-02-18 박미숙 Mulii function lighting
US11417559B2 (en) 2020-05-04 2022-08-16 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package

Also Published As

Publication number Publication date
KR19980060684A (en) 1998-10-07

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
RU2146067C1 (en) Organic chip holder for integrated circuits with wire connections
US7098533B2 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US20080006936A1 (en) Superfine-circuit semiconductor package structure
TWI487041B (en) Package carrier and manufacturing method thereof
US6753600B1 (en) Structure of a substrate for a high density semiconductor package
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
US20090294027A1 (en) Circuit board process
KR20060026130A (en) Printed circuit board mounted chip-package and method for fabricating printed circuit board
US7222419B2 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
US6221694B1 (en) Method of making a circuitized substrate with an aperture
KR100209263B1 (en) Chip carrier and its manufacturing method, semiconductor accessory using its chip carrier
KR19990083251A (en) Package for semiconductor chip having thin recess portion and thick plane portion and method for manufacturing the same
US6207354B1 (en) Method of making an organic chip carrier package
US6225028B1 (en) Method of making an enhanced organic chip carrier package
KR101186879B1 (en) Leadframe and method of manufacturig same
EP0183598A2 (en) A shielded integrated circuit package
KR100693168B1 (en) Manufacturing method of PCB and PCB thereby
TW486798B (en) Method for laser removal of black oxide and via filling
WO2022004178A1 (en) Interposer, circuit device, interposer manufacturing method, and circuit device manufacturing method
KR100426493B1 (en) Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee