KR100208709B1 - 글로벌 이동통신시스템의 긴급제어채널 검출회로 - Google Patents

Abstract

[청구범위에 기재된 발명이 속한 기술분야]

글로벌 이동통신시스템(GSM)에서 긴급제어채널인 FAC채널을 검출하는 회로에 관한 것이다

[발명이 해결하고자 하는 기술적 과제]

FAC채널을 신뢰성있고 정확하게 검출할 수 있는 긴급제어채널 검출회로를 제공한다.

[발명의 해결방법의 요지]

통화채널을 통해 수신되는 노말버스트를 이루는 비트들중에서 두 비트의 스틸비트를 매 TDMA 프레임마다 각각 순차적으로 쉬프트시켜 저장하고, 상기 저장된 스틸비트에 대한 다수결판정을 하며, 현재의 채널상태가 음성/데이터채널의 통화채널인 경우에 상기 다수결판정된 데이터의 논리 상태가 설정된 논리상태가 될 때 FAC채널인 것으로 검출한다.

[발명의 중요한 용도]

글로벌 이동통신시스템의 단말기의 수신부에 이용한다.

Description

글로벌 이동통신시스템의 긴급제어채널 검출회로

제1도는 일반적인 GSM의 프레임 및 노말 버스트 구성도.

제2도는 일반적인 GSM 단말기의 블록구성도.

제3도는 본 발명에 따른 FACCH 검출회로도.

본 발명은 글로벌 이동통신시스템(Global System for Mobile Communication: 이하 “GSM”이라 함)에 관한 것으로, 특히 GSM 단말기의 수신부에 있어서 긴급제어채널인 FAC(Fast Associated Control)채널(이하 “FACCH”라 함)을 검출하는 회로에 관한 것이다.

일반적으로 유럽형 디지털 셀룰라 통신시스템에서는 GSM을 표준규격으로 채택하고 있다. GSM의 프레임(frame)은 제1도로서 도시한 바와 같이 구성된다. 최상위 계층은 하이퍼프레임(hyperframe)이고, 하나의 하이퍼프레임은 2048개의 슈퍼프레임(superframe)으로 이루어진다. 하나의 슈퍼프레임은 51개의 (26-프레임) 멀티프레임(multiframe)으로 이루어지거나 (51-프레임) 멀티프레임으로 이루어진다. 상기 (26-프레임) 멀티프레임은 26개의 TDMA(Time Division Multiple Access)프레임으로 이루어지고, (51-프레임) 멀티프레임은 51개의 TDMA프레임으로 이루어진다. 이때 통상적으로 통화채널(traffic channel)은 (26-프레임) 멀티프레임에 의해 제공되고 제어채널(control channel)은 (51-프레임) 멀티프레임에 의해 제공된다. (26-프레임) 또는 (51-프레임)의 하나의 멀티프레임은 8개의 타임슬롯(time slot)으로 이루어진다. 하나의 타임슬롯은 156.25비트 기간을 가지는데, 각각의 타임슬롯에는 버스트(burst)가 할당된다. 상기 버스트는 전소되어지는 데이터단위로서 노말버스트(normal burst), 주파수정정버스트(frequency correction burst), 동기(synchronization)버스트, 액세스(access)버스트 등이 있다. 제1도에는 노말버스트의 예를 보였는데, 하나의 노말버스트는 순차적으로 3비트의 테일비트 TB와 58비트의 암호화비트와 26비트의 트레이닝 시퀀스(training sequence)와 58비트의 암호화비트와 3비트의 테일비트 TB와 8.25비트에 해당하는 기간동안 지속되는 가드기간(guard period) GP로 이루어진다. 테일비트 TB는 노말버스트 전후의 데이터에러를 방지하기 위해 삽입되어지는 여분의 비트이고, 암호화비트는 실제 데이터비트이며, 트레이닝 시퀀스는 동기패턴을 찾기 위한 비트이며, 가드기간 GP는 갭(gap)을 제공한다.

상기 제1도에서 트레이닝 시퀀스의 전후에 각각 인접한 비트에는 스틸비트(steal bit) SB1, SB2라 불리우는 정보가 삽입된다. 이에따라 하나의 노말버스트에 있어 암호화비트는 실제 두 구간에 걸쳐 각각 57비트씩 모두 144비트가 된다. 상기 스틸비트 SB1, SB2는 FACCH을 사용하기 위한 것으로, FACCH는 통화채널을 사용 중에 통화채널을 끊지 않으면서도 긴급히 처리하여야 할 제어데이터를 단말기로 전송하고자 할 경우 사용되는 채널이다. 예를 들어 기지국이 통화채널을 사용 중에 호전환(handover)과 같은 긴박한 상황이 발생함에 따라 단말기로 제어데이터를 전송하고자 할 경우, 현재 사용중인 통화채널을 끊지않고 통화채널상의 음성/데이터채널의 일부를 스틸하여 제어데이터를 전송하는데 사용한다. 이는 통화채널을 사용중에 제어데이터를 전송하기 위해 제어채널로 전환한다면 통화채널 접속이 끊어지기 때문에 통화채널 접속을 유지하면서도 제어데이터를 전송하기 위해 강구된 것이다. 그러므로 FACCH는 통화채널에 포함되며 그 정보는 음성/데이터채널의 일부를 스틸하여 삽입된다. 이와같이 음성/데이터채널의 일부가 FACCH 정보에 의해 유실된다해도 실제 통화품질에 고려할만큼의 영향을 미치지는 않는다. 상기 음성/데이터채널은 실제 음성 또는 데이터가 전송되는 통화채널을 말한다.

한편 상기와 같은 프레임 구성을 가지는 GSM에 있어 기지국(base station)과 통신을 하게 되는 GSM 단말기는 일반적으로 제2도와 같이 구성된다. 이제 제2도를 참조하여 본 발명을 이해하는데 유용한 GSM 단말기에 대해 살펴보면 다음과 같다.

먼저 송신부를 살펴보면, 송화기(20)로부터 입력되는 음성신호는 ADC(Analog to Digital Converter)(22)에 의해 디지털데이타로 변환되고 블록인코더(block encoder)(24)에서 CRC(Cyclic Redunancy Code) 비트와 테일비트가 추가된 후 비트 오더링(bit ordering)부(26)에 의해 비트의 전송순서가 뒤바뀐 다음에 컨벌루션(convolution) 인코더(28)에 인가된다. 이때 컴퓨터와 같은 주변장치로부터 입력되는 데이터는 데이터 인터페이스(64)를 통해 컨벌루션 인코더(28)에 직접 입력된다. 컨벌루션 인코더(28)에 의해 인코딩된 데이터는 인터리버(interleaver)(30)에 입력되어 전송로상에서의 버스트 에러(burst error)를 방지하기 위한 인터리빙된다. 인터리빙된 데이터는 암호화기(32)에 의해 암호화(ciphering)되고 버스트 빌더(burst builder)(34)에서 제1도와 같은 전송 규격에 따른 노말 버스트구조로 재편집된 후 GMSK(Gaussian Minimum Shift Keying)변조기(36)에 변조된다. 이와 같이 변조된 데이터는 DAC(Digital to Analog Converter)(38)에 의해 아나로그신호로 변환되어 RF(Radio Frequency) 송신기(40)를 거쳐 안테나(42)를 통해 기지국으로 무선 전송된다.

다음에 수신부를 살펴보면, 기지국으로부터 전송되어진 신호는 안테나(42)를 통해 RF수신기(44)에 수신되어 ADC(46)에 의해 디지털데이타로 변환된 후 GMSK복조 및 등화기(equalizer)(48)에서 복조된다. 이후 해독기(50)에서 암호화되기 이전의 데이터로 복원되고 디인터리버(deinterleaver)(52)에 의해 디인터리빙됨으로써 인터리빙 이전의 상태로 된 후 컨벌루션 디코더(54)에 인가된다. 컨벌루션 디코더(54)에 의해 비터비(Viterbi) 디코딩된 출력 중에서 데이터는 데이터 인터페이스(64)를 거쳐 주변장치로 전송되고, 음성데이터는 비트 디오더링(bit deordering)부(56)와 블록디코더(58)를 거쳐 DAC(60)에 의해 아나로그신호로 변환된 후 수화기(62)를 통해 음성으로 출력된다.

상기한 바와 같은 GSM 단말기의 수신부에서는 수신된 데이터를 등화한 후 전술한 바와 같은 제1도의 스틸비트 SB1, SB2를 확인함으로써 FACCH여부를 검출하고 그에 따라 디인터리빙과 비터비 디코딩 형태(scheme)를 결정한다. 이는 기지국의 송신부에서 FACCH일 경우와 음성/데이터채널일 경우에 인터리빙과 컨벌루션 인코딩이 서로 다른 형태로 이루어지기 때문이다. 이에 따라 GSM에 있어서 FACCH 검출은 아주 중요한 것으로, 만일 FACCH 검출이 잘못될 경우에는 전체의 시스템이 오동작을 일으키게 된다. 특히 FACCH 여부를 나타내는 스틸비트 SB1, SB2는 실제 디코딩되기 전의 등화기까지만 거친 데이터이므로 에러를 포함할 확률이 아주 높다. 따라서 스틸비트 SB1, SB2에 의해 FACCH을 신뢰성있고 정확하게 검출할 것이 요구되어 왔었다.

따라서 본 발명의 목적은 FACCH를 신뢰성있고 정확하게 검출할 수 있는 긴급제어채널 검출회로를 제공함에 있다.

본 발명의 다른 목적은 FACCH의 검출과 함께 부가적으로 시스템의 동작상태를 점검할 수 있는 긴급제어채널 검출회로를 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명은 통화채널을 통해 수신되는 노말버스트를 이루는 비트들중에서 두 비트의 스틸비트를 매 TDMA 프레임마다 각각 순차적으로 쉬프트시켜 저장하고, 상기 저장된 스틸비트에 대한 다수결판정을 하며, 현재의 채널상태가 음성/데이터채널의 통화채널인 경우에 상기 다수결판정된 데이터의 논리상태가 설정된 논리상태가 될 때 FACDH인 것으로 검출하는 것을 특징으로 한다. 이때 다수결판정된 데이터의 논리상태가 현재의 채널상태에 대응하지 않는 논리상태를 가질 경우 에러상태로 검출한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 구체적인 회로구성, 비트수, 논리 상태 등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

우선 전술한 제1도에 보인 바와 같은 스틸비트 SB1, SB2에 대하여 보다 상세히 살펴본다. 스틸비트 SB1, SB2는 전술한 바와 같이 현재의 채널에 대해 FACCH뿐만 아니라 SAC(Slow Associated Control)채널(이하 “SACCH”라 함), 제어채널, 음성/데이터채널 여부도 나타낸다. GSM에 있어서 통화채널에서는 제1도와 같은 (26-프레임) 멀티프레임구조를 사용하게 되는데, 13번째와 26번째의 TDMA 프레임은 음성 또는 데이터를 전송하지 않고 SACCH로 사용한다. 이때 스틸비트 SB1, SB2는 모두 논리 1을 전송하게 된다. 또한 모든 제어채널은 제1도와 같은 (51-프레임) 멀티프레임 구조를 사용하게 되는데, 이때도 스틸비트 SB1, SB2는 모두 논리 1을 전송하게 된다. 그리고 음성/데이터채널인 경우에는 스틸비트 SB1, SB2를 모두 논리 0으로 전송하게 된다. 이에 반하여 FACCH인 경우에는 8개의 TDMA프레임에 걸쳐 스틸비트 SB1,SB2를 연속적으로 미리 설정된 상태로 전송한다. 이때 처음의 4개의 연속적인 4개의 TDMA프레임동안에는 스틸비트 SB1 , SB2를 SB=1, SB2=0으로 전송하고 다음의 연속적인 4개의 TDMA프레임동안에는 스틸비트 SB1, SB2를 SB1=0, SB2=1로 전송한다. 예를 들어 최초 4개의 TDMA프레임이 음성/데이터채널이고 다음에 FACCH가 포함될 경우를 표로서 보이면 하기 표 1과 같다. 이때 FACCH의 데이터중 절반은 음성/데이터를 포함하게 된다.

이제 상기한 바와 같은 스틸비트 SB1, SB2에 의해 FACCH를 검출하는 본 발명에 따른 FACCH 검출회로를 보이면 제3도와 같다. 상기 제3도의 회로는 FACCH를 검출하는 것은 물론이고, 부가적으로 시스템의 동작상태도 점검한다. 제1레지스터(66)는 제1도와 같은 노말버스트를 이루는 비트들중에서 스틸비트 SB1를 매 TDMA 프레임마다 순차적으로 쉬프트시켜 저장한다. 상기 제1레지스터(66)는 전술한 제2도의 GMSK 복조 및 등화기 (48)에서 등화된 수신 데이터비트 RX_D중 스틸비트 SB1를 제1스틸클럭 RX_SCLK1에 의해 4비트까지 순차적으로 쉬프트시켜 각단계의 쉬프트된 4비트를 출력단자 QA ~ QD를 통해 병렬로 출력한다. 제2레지스터(68)는 제1도와 같은 노말버스트를 이루는 스틸비트 SB2를 매 TDMA 프레임마다 순차적으로 쉬프트시켜 저장한다. 상기 제2레지스터(68)는 전술한 제2도의 GMSK복조 및 등화기(48)에서 등화된 수신 데이터비트 RX_D중 스틸비트 SB2를 제2스틸클럭 RX_SCLK2에 의해 8비트까지 순차적으로 쉬프트시켜 각단계의 쉬프트된 비트들 중 먼저 입력된 4비트를 출력단자 QE ~ QH를 통해 병렬로 출력한다. 상기 제1, 제2스틸클럭 SCLK1, SCLK2는 매 TDMA 프레임의 노말버스트에 대해 각각 해당하는 스틸비트 SB1, SB2의 위치에서 액티브되는 클럭이다.

상기한 표 1을 예를 들어 제1, 제2레지스터(66, 68)의 출력상태를 살펴보면 다음과 같다. 상기 표 1에서 마지막번째인 12번째 TDMA 프레임 f11까지 수신된 상태라면, f8 ~ f11의 스틸비트 SB1가 모두 논리 1이므로 제1레지스터(66)의 출력단자 QA ~ QD에서는 논리 1111의 4비트가 병렬로 출력된다. 이때 제2레지스터(68)의 출력단자 QE ~QH에서는 f4~f7의 스틸비트 SB2가 모두 논리 1이므로 논리 1111의 4비트가 병렬로 출력된다.

상기와 같은 제1, 제2레지스터(66,68)의 출력은 다수결회로(70)에 인가된다. 상기 다수결회로(70)는 제1, 제2레지스터(66,68)에 저장된 스틸비트에 대한 다수결판정을 하여 다수결판정된 논리상태를 가지는 데이터를 출력한다. 즉, 제1, 제2레지스터(66,68)로부터 각각 4비트씩 출력되는 모두 8비트에 대한 다수결판정을 하는데, 논리 1인 비트의 갯수가 논리 0인 비트의 갯수보다 많으면 논리 1을 출력하고 그렇지 않으면 논리0을 출력한다.

상기한 다수결회로(70)의 출력은 FACCH 제어회로(72)에 인가된다. 그러면 FACCH 제어회로(72)는 현재의 채널상태가 음성/데이터채널의 통화채널인 경우에 다수결회로(70)의 출력데이터가 설정된 논리상태, 즉, 논리1가 될 때 FACCH인 것으로 검출하여 FACCH검출신호 RX_FACCH를 출력한다. 이때 FACCH 제어회로(72)는 제2도의 단말기를 전반적으로 제어하는 마이크로프로세서로부터 입력되는 신호 RX_SACCH와 RX_TCH에 의해 현재의 채널상태를 알게 된다. 상기 RX_SACCH는 SACCH를 나타내는 신호이고, 상기 RX-TCH는 통화채널을 나타내는 신호이다. 상기 채널상태에 따른 RX_SACCH와 RX_TCH와 전술한 바와 같은 스틸비트 SB1, SB2를 정리하여 보이면 하기 표 2와 같다.

그러므로 FACCH 제어회로(72)에서 FACCH를 검출할 때 제어채널, SACCH의 경우에는 FACCH를 검출할 필요가 없고 (26-프레임) 멀티프레임구조중에 오직 음성 또는 데이터가 사용될 경우에만 FACCH를 검출하면 된다.

또한 FACCH 제어회로(72)는 다수결회로(70)의 출력데이터와 상기 표 2와 같은 입력신호 RX_SACCH, RX_TCH와 비교함으로써 FACCH의 검출과 함께 부가적으로 시스템의 동작상태를 점검할 수 있게 된다. 이때 다수결회로(70)의 출력데이터의 논리상태가 현재의 채널상태에 대응하지 않는 논리상태를 가질 경우 에러상태로 검출하여 에러신호 ERROR를 출력한다. 예를 들어 제어채널일 경우에는 항상 스틸비트 SB1, SB2가 모두 논리 1이기 때문에 다수결회로(70)의 출력데이터는 논리 1이 되어야 하는데, 그렇지 않은 경우에는 에러신호 ERROR를 발생시켜 시스템이 오동작을 하고 있다는 것을 알려주게 되는 것이다.

그리고 다수결회로(70)에서 8비트의 데이터를 가지고 다수결판정으로 하게 됨에 따라 논리 1의 비트와 논리 0의 비트가 서로 같은 갯수가 나올 수 있는데, 이러한 경우 FACCH 제어회로(72)는 음성/데이터채널에 우선권을 주어 FACCH 검출신호 RX_FACCH를 발생하지 않는다.

한편 상기 표 1에서 TDMA 프레임 f4~f7 또는 f8~f11의 스틸비트 SB1, SB2만을 가지고 FACCH를 검출할 수도 있다. 그러나 스틸비트 SB1, SB2는 실제 디코딩되기 전의 등화기까지만 거친 데이터이므로 에러를 포함할 확률이 아주 높은 것을 감안하여 본 발명의 실시예에서는 FACCH을 신뢰성 있고 정확하게 검출하기 위해 상기한 바와 같이 8비트에 근거하여 검출한다.

상술한 바와 같이 본 발명은 FACCH를 신뢰성있고 정확하게 검출할 수 있을 뿐만아니라 부가적으로 시스템의 동작상태를 점검할 수 있는 잇점이 있다.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허 청구의 범위와 특허 청구의 범위의 균등한 것에 의해 정하여져야 한다.

Claims (5)

1. 글로벌 이동통신시스템에서 통화채널에 포함되는 긴급제어채널인 FAC채널을 검출하기 위한 회로에 있어서, 상기 통화채널을 통해 수신되는 노말버스트를 이루는 비트들 중에서 첫 번째 스틸비트를 매 TDMA 프레임마다 순차적으로 쉬프트시켜 저장하는 제1레지스터와, 상기 노말버스트를 이루는 비트들중에서 두 번째 스틸비트를 매 TDMA 프레임마다 순차적으로 쉬프트시켜 저장하는 제2레지스터와, 상기 제1, 제2레지스터에 저장된 스틸비트에 대한 다수결판정을 하여 다수결판정된 논리상태를 가지는 데이터를 출력하는 다수결수단과, 현재의 채널상태가 음성/데이터채널의 통화채널인 경우에는 상기 다수결수단의 출력데이터가 설정된 논리상태가 될 때 FAC채널인 것으로 검출하는 FAC채널 제어수단을 구비하는 것을 특징으로 하는 긴급제어채널 검출회로.
2. 제1항에 있어서, 상기 회로가 FAC채널 제어수단이, 상기 다수결수단의 출력데이터가 현재의 채널상태에 대응하지 않는 논리상태를 가질 경우 에러상태로 검출하는 것을 특징으로 하는 긴급제어채널 검출회로.
3. 글로벌 이동통신시스템에서 통화채널에 포함되는 긴급제어채널인 FAC채널을 검출하기 위한 회로에 있어서, 상기 통화채널을 통해 수신되는 노말버스트를 이루는 비트들중에서 첫 번째 스틸비트를 매 TDMA 프레임마다 순차적으로 쉬프트시켜 4비트까지 저장하는 제1레지스터와, 상기 노말버스트를 이루는 비트들중에서 두 번째 스틸비트를 매 TDMA 프레임마다 순차적으로 쉬프트시켜 8비트까지 저장하는 제2레지스터와, 상기 제1레지스터에 저장된 4비트의 스틸비트와 상기 제2레지스터에 저장된 비트들중 먼저 입력된 4비트에 대한 다수결판정을 하여 다수결판정된 논리상태를 가지는 데이터를 출력하는 다수결수단과, 현재의 채널상태가 음성/데이터채널의 통화채널인 경우에 상기 다수결수단의 출력데이터가 논리 1 비트의 갯수가 논리 0 비트의 갯수보다 더 많은 것을 나타내는 상태가 될때 FAC채널인 것으로 검출하는 FAC채널 제어수단을 구비하는 것을 특징으로 하는 긴급제어채널 검출회로.
4. 제3항에 있어서, 상기 FAC채널 제어수단이, 상기 다수결수단의 출력데이터가 논리 1 비트의 갯수와 논리 0 비트의 갯수가 같은 것을 나타내는 경우에는 FAC채널이 데이터/음성채널인 것으로 검출하는 것을 특징으로 하는 긴급제어채널 검출회로.
5. 제4항에 있어서, 상기 FAC채널 제어수단이, 상기 다수결수단의 출력데이터가 현재의 채널상태에 대응하지 않는 논리상태를 가질 경우 에러 상태로 검출하는 것을 특징으로 하는 긴급제어채널 검출회로.