KR100202019B1 - 시스템 부호화기에서의 피시알(pcr) 신호 발생 장치 - Google Patents

시스템 부호화기에서의 피시알(pcr) 신호 발생 장치 Download PDF

Info

Publication number
KR100202019B1
KR100202019B1 KR1019960054554A KR19960054554A KR100202019B1 KR 100202019 B1 KR100202019 B1 KR 100202019B1 KR 1019960054554 A KR1019960054554 A KR 1019960054554A KR 19960054554 A KR19960054554 A KR 19960054554A KR 100202019 B1 KR100202019 B1 KR 100202019B1
Authority
KR
South Korea
Prior art keywords
pcr
bit
value
signal
generated
Prior art date
Application number
KR1019960054554A
Other languages
English (en)
Other versions
KR19980036075A (ko
Inventor
김종일
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960054554A priority Critical patent/KR100202019B1/ko
Publication of KR19980036075A publication Critical patent/KR19980036075A/ko
Application granted granted Critical
Publication of KR100202019B1 publication Critical patent/KR100202019B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
    • H04N19/68—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience involving the insertion of resynchronisation markers into the bitstream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 시스템 부호화기에서 전송패킷에 삽입되어, 스트림 디코딩을 위한 기준시간으로써 참조되는 소정 비트길이의 PCR 신호를 발생하는 장치에 관한 것으로, 이를 위하여 본 발명은, 시스템 부호화기의 작동에 필요로 하는 기설정된 수십 MHz 의 시스템 클럭을 발생하는 시스템 클럭 발생수단; 외부로 부터의 리셋신호에 따라 초기화되며, 발생된 시스템 클럭에 따라 소정 길이의 비트 카운트를 1씩 증가시켜 소정 길이의 확장비트를 카운트하는 제 1 카운터; 제 1 카운터로 부터의 카운트값과 기설정된 소정비트의 기준값을 비교하며, 비교결과 입력된 카운트값과 기준값이 일치할 때 캐리신호를 발생함과 동시에 카운트된 소정비트의 PCR 확장(PCR_ext) 비트값을 발생하는 비교기; 외부로 부터의 리셋신호에 따라 초기화되며, 발생된 캐리신호를 카운트하여 소정비트의 PCR 기본(PCR_base) 비트값을 발생하는 제 2 카운터; 발생된 PCR 기본(PCR_base) 비트값을 발생된 시스템 클럭에 동기시켜 출력하는 제 1 로직수단; 및 시스템 부호화기로부터 PCR 요구신호가 입력될 때 발생된 시스템 클럭에 동기를 마추어, PCR 확장(PCR_ext) 비트값, 소정길이의 추가비트값 및 PCR 기본(PCR_base) 비트값을 논리 조합함으로써 기설정된 소정길이의 PCR 신호를 발생하는 제 2 로직수단을 포함한다.

Description

시스템 부호화기에서의 피시알(PCR) 신호 발생장치
본 발명은 시스템 부호화기에 관한 것으로, 더욱 상세하게는 MPEG-2 시스템 부호화기에서의 전송 스트림에서 프로그램에 대한 시간 기준값을 나타내는 프로그램 클럭 기준신호(Program Clock Reference; 이하 PCR 이라 약칭함)를 발생하는 데 적합한 시스템 부호화기에서의 피시알(PCR) 신호 발생장치에 관한 것이다.
공지된 바와같이, MPEG-2 전송 스트림은 MPEG 시스템 스트림의 일종인 것으로, MPEG 시스템에 대한 종래의 기술로는 현재 국제 표준으로 정해진 MPEG-2 IS(Internation Standard)에서 알려진 바와같으며, 이 MPEG-2의 공식명칭은 ITU-T Rec.H.222.0｜ISO/IEC 13818이다.
여기에서, MPEG-2 는 기술적으로 크게 세파트로 구분, 즉 제 1 파트의 시스템, 제 2 파트의 비디오 및 제 3 파트의 오디오로 나누어지며, 제 1 파트는 시스템 레이어 코딩(System Layer Coding)에 관한 전반적인 분야에 대한 권고안이다. 이때, 시스템 레이어 코딩(이하, 시스템 코딩)이란 MPEG-1이나 MPEG-2의 데이터 압축방법으로 압축된 오디오/비디오 스트림뿐만 아니라 필요에 따라 사용자 데이터(user data)등을 멀티플렉싱하여 전송 또는 저장에 적합하도록 포맷팅하는 기술에 관한 것이다.
이와같이 송신측의 시스템 부호화기에서 여러개의 비트 스트림을 입력받아 일련의 스트림으로 포맷팅하는 과정을 시스템 인코딩(System Encoder)이라 하고, 수신측의 시스템 복호화기에서 포맷팅된 것을 원래의 입력된 스트림의 형태로 풀어내는 과정을 시스템 디코팅(system decoder)이라 한다. 또한, 시스템 부호화기에서 비트 스티림을 포맷팅하는 규칙을 신택스(syntax)라 하며, 이 신택스를 만드는 과정에서 각 부분의 의미를 규정해 둔 것이 시맨틱스(semantics)라 한다.
따라서, MPEG 시스템 IS 에서는 포맷팅 규칙인 신택스, 시맨틱스를 규정하고 있으므로, 송신측의 시스템 부호화기에서의 인코딩시, 이러한 규칙에 따라 비트 스트림을 만들어야 하며, 또한 수신측의 시스템 복호화기는 이 규칙으로 만들어진 스트림을 디코딩할 수 있도록 구성되어야 한다.
이때, 시스템 부호화기에서의 인코딩은 단순히 각각의 오디오/비디오 스트림을 묶어 결합시키는 기능뿐만 아니라 수신측의 시스템 복호화기에서 스트림을 디코딩하는 과정에서 시스템 복호화기 내부의 버퍼제어 및 각 디코딩된 스트림들의 동기를 맞추어 재생하기 위한 몇가지의 파라메타가 삽입되는 과정을 포함한다.
이러한 시스템 부호화기에서의 인코딩 방법으로는 전송 스트림(Transport Stream) 인코딩과 프로그램 스트림(Program Stream) 인코딩의 두가지 형태가 있는데, 이때 전송 스트림 인코딩은 주로 전송을 위해 사용되고 프로그램 스트림은 주로 저장을 위해 사용되며, 본 발명은 특히 전송 스트림 인코딩에서의 PCR 신호 발생에 관련된다.
도 1은 MPEG-2 시스템에서 패킷화된 전송 스트림을 생성하는 시스템 스트림 발생장치의 개략적인 블록구성을 나타낸다. 동도면에 도시된 바와같이, 시스템 스트림 발생장치는 오디오 엔코더(102), 오디오 패킷타이저(104), 비디오 엔코더(106), 비디오 패킷타이저(108), PS 멀티플렉서(110) 및 TS 멀티플렉서(112)를 포함한다.
도 1을 참조하면, 오디오 및 비디오 엔코더(102,106)는 디지탈신호를 변환된 오디오 및 비디오 신호를 그 정보특성에 맞는 별개의 부호화 기법을 적용하여 소정의 압축율로 각각 엔코딩하는 것으로, 이러한 엔코더는 MPEG-1 또는 MPEG-2로 가정할 수도 있지만, MPEG-2 시스템 엔코딩은 MPEG 계열이 아닌 다른 엔코더로 엔코딩된 스트림을 배제하지 않으므로 H.261 비디오 엔코더나 CCITT G.721 오디오 엔코더, 혹은 특정하게 제한된 사용자들만을 위해 사용하는 독톡한 오디오/비디오 엔코더가 될 수도 있다.
이때, 이들 오디오 및 비디오 엔코더(11)(12)에서 엔코딩된 데이터를 엘리멘트리 스트림(elementary stream)이라 하는데, 이들 오디오 및 비디오 엘리멘트리 스트림들은 일차적으로 각각의 오디오 및 비디오 패킷타이저(104,108)를 통하여 각각 패킷타이징된다. 이러한 과정을 거친 데이터를 패킷화된 엘리멘트리 스트림(Packetized Elementary Stream:PES)이라 하며, 이 PES 패킷을 만드는 패킷타이저를 PES 패킷타이저라 한다.
따라서, 오디오 패킷타이저(104)와 비디오 패킷타이저(108)를 통해 각각 만들어진 각 오디오 PES 패킷 및 비디오 PES 패킷은 PS 멀티플렉서(110) 및 TS 멀티플렉서(112)로 각각 제공되며, 그 결과 PS 멀티플렉서(110)에서는 PS 스트림을, TS 멀티플렉서(112)에서는 TS 스트림을 각각 생성하여 출력하게 된다.
다시말해, 시스템 인코딩이란 결국, 엘리멘트리 스트림을 입력받아 PES 패킷타이징, 전송 스트림을 만드는 과정에 해당한다. 즉, 크게 나누어 시스템 코딩과정은 두가지의 기능을 수행한다고 볼 수 있는데, PES 패킷과 TS/PS 멀티플렉싱이다.
PES 패킷타이저는 엘리멘트리 스트림들을 PES 패킷으로 만들고, TS/PS 멀티플렉싱과정은 PES 패킷으로부터 TS/PS 패킷을 만드는 과정에 해당한다.
이와 같이, MPEG-2 시스템 권고안에서는 디코딩을 위하여 구현되는 스펙(spec)은 특별히 인코딩하는 과정을 따로 규정하지 않고 있으며, 필요에 따라 발생할 수 있는 여러 가지 응용시스템에 대한 별도한 규정 또한 없는 실정이다.
따라서, 엔코딩 시스템에서는 출력되는 스트림이 MPEG-2 스트림 IS에서 규정한 디코더 스펙에 맞는 정확한 스트림을 제공해 주면되는 것인데, 이러한 엔코딩 과정에서 엔코더를 구성하는 방법과 효율적인 디코더를 만드는 기술등은 현재 표준화되어 있지 않다.
한편, 상술한 바와같이 TS/PS을 생성할 때 전송패킷에는 전송 스트림에서 프로그램(오디오 및 비디오 스트림들이 멀티플렉싱되어 디코더에서 상호간의 동기가 맞도록 디코딩할 수 있는 스트림)에 대한 시간 기준값을 나타내는 PCR 값이 생성되어 삽입되며, 이러한 PCR 은 오디오/비디오 스타트 코드에 관계없이 수m 초(예를들면, 0.1초) 이내에 시스템 디코더로 재전송되어야 하는 데, 시스템 디코더에서는 이와같이 수신되는 PCR에 의거하여 모든 클럭을 안정화시킨 후에 실질적인 엘리멘트리 스트림을 디코딩하게 된다.
따라서, 상기한 점을 고려할 때 디코더 시스템에서의 안정된 디코딩을 위해서는 시스템 클럭과 동기를 보다 고정밀하게 맞출수 있는 PCR 발생장치의 출현이 절실하게 요망된다고 볼 수 있다.
본 발명은 상기한 점에 착안하여 안출한 것으로, PCR 신호 발생에 시스템 클럭을 이용함으로써 엔코딩된 엘리멘트리 스트림의 디코딩 시간지연을 최소화할 수 있는 시스템 부호화기에서의 PCR 신호 발생장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 소정의 압축율로 코딩된 오디오 및 비디오 데이터를 소정길이의 패킷단위로 패킷타이징하여 전송패킷을 생성하고, 생성된 각 전송패킷에 삽입되어 스트림 디코딩을 위한 기준시간으로써 참조되는 소정 비트길이의 PCR 신호를 발생하는 장치에 있어서, 시스템 부호화기의 작동에 필요로 하는 기설정된 수십 MHz 의 시스템 클럭을 발생하는 시스템 클럭 발생수단; 외부로 부터의 리셋신호에 따라 초기화되며, 상기 시스템 클럭 발생수단으로 부터의 시스템 클럭에 따라 소정 길이의 비트 카운트를 1씩 증가시켜 소정 길이의 확장비트를 카운트하는 제 1 카운터; 상기 제 1 카운터로 부터의 카운트값과 기설정된 소정비트의 기준값을 비교하며, 비교결과 상기 입력된 카운트값과 상기 기준값이 일치할 때 캐리신호를 발생함과 동시에 카운트된 소정비트의 PCR 확장(PCR_ext) 비트값을 발생하는 비교기; 외부로 부터의 리셋신호에 따라 초기화되며, 상기 발생된 캐리신호를 카운트하여 소정비트의 PCR 기본(PCR_base) 비트값을 발생하는 제 2 카운터; 상기 발생된 소정비트의 PCR 기본(PCR_base) 비트값을 상기 발생된 수십 MHz 의 시스템 클럭에 동기시켜 출력하는 제 1 로직수단; 및 상기 시스템 부호화기로부터 PCR 요구신호가 입력될 때 상기 발생된 시스템 클럭에 동기를 마추어, 상기 비교기로 부터의 PCR 확장(PCR_ext) 비트값, 소정길이의 추가비트값 및 상기 제 1 로직수단으로 부터의 PCR 기본(PCR_base) 비트값을 논리 조합함으로써 기설정된 소정길이의 PCR 신호를 발생하는 제 2 로직수단시스템 부호화기에서의 PCR 신호 발생장치를 제공한다.
도 1은 MPEG-2 시스템에서 패킷화된 전송 스트림을 생성하는 시스템 스트림 발생장치의 개략적인 블록구성도
도 2는 본 발명에 따른 PCR 신호 발생장치를 적용하는 데 적합한 시스템 부호화기의 블록구성도
도 3은 본 발명의 바람직한 실시예에 따른 시스템 부호화기에서의 피시알(PCR) 신호 발생장치의 블록구성도
도 4는 전송 스트림과 PCR, 클럭 및 타임과의 관계를 도시한 타이밍차트
＜도면의 주요부분에 대한 부호의 설명＞
202,208 : A/D 컨버터204 : 오디오 엔코더
206,212 : 버퍼210 : 비디오 엔코더
214 : 시스템 엔코더218 : PCR 발생기
220 : 클럭 분주기
302 : 시스템 클럭 발생기304 : 제 1 카운터
306 : 비교기308 : 제 2 카운터
310 : 제 1 조합 로직312 : 제 2 조합 로직
본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야의 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 2는 본 발명에 따른 PCR 신호 발생장치를 적용하는 데 적합한 시스템 부호화기의 블록구성도를 나타낸다.
동도면에 도시된 바와같이, 시스템 부호화기는 두 개의 아날로그/디지탈(A/D) 컨버터(202,208), 오디오 엔코더(204), 두 개의 버퍼(206,212), 비디오 엔코더(210), 시스템 엔코더(214), 시스템 클럭 발생기(216), PCR 발생기(218) 및 클럭 분주기(220)를 포함한다.
도 2를 참조하면, 오디오 엔코더(204) 및 비디오 엔코더(210)는 앞에서 이미 설명한 도 1과 대비해 볼 때 실질적으로 도 1의 오디오 엔코더(102) 및 비디오 엔코더(106)에 대응하는 부분이고, 시스템 엔코더(214), 시스템 클럭 발생기(216), PCR 발생기(218) 및 클럭 분주기(220)는 도 1의 전송 스트림 발생 블록, 즉 오디오 패킷타이저(104), 비디오 패킷타이저(108) 및 TS 멀티플렉서(112)에 대응하는 부분이다.
먼저, A/D 컨버터(202)는 입력되는 오디오신호를 디지탈신호로 변환하는 것으로, 후술되는 클럭 분주기(220)로부터 제공되는 샘플링 클럭(fs a)에 따른 샘플링 주파수에 의거하여 아날로그 오디오신호를 디지탈신호로 변환하며, 이와같이 변환된 디지탈 오디오신호는 오디오 엔코더(204)를 통해 후술되는 클럭 분주기(220)로 부터의 오디오 프레임 싱크(sync a)를 참조하면서 소정의 압축율로 엔코딩되며, 이러한 오디오 엔코더(204)에서의 엘리멘트리 스트림 출력은 버퍼(206)에 저장된다.
마찬가지로, A/D 컨버터(208)는 입력되는 비디오신호를 디지탈신호로 변환하는 것으로, 후술되는 클럭 분주기(220)로부터 제공되는 샘플링 클럭(fs v)에 따른 샘플링 주파수에 의거하여 아날로그 비디오신호를 디지탈신호로 변환하며, 이와같이 변환된 디지탈 비디오신호는 비디오 엔코더(204)를 통해 후술되는 클럭 분주기(220)로 부터의 비디오 프레임 싱크(sync v)를 참조하면서 소정의 압축율로 엔코딩되며, 이러한 비디오 엔코더(210)에서의 엘리멘트리 스트림 출력은 버퍼(212)에 저장된다.
여기에서, 두 개의 버퍼(206,212)는 패킷타이징을 통해 오디오신호 및 비디오신호에 대한 전송 스트림(TS)을 생성할 때 엘리멘트리 스트림간의 동기를 맞추기 위해 사용된다.
다음에, 시스템 엔코더(214)에서는 일정한 시기가 되면 필요에 따라 전송 스트림상에 본 발명에 따라 후술하는 PCR 발생장치를 통해 생성된 PCR을 삽입(즉, 전송패킷의 헤더부분에 삽입)하는 데, 이것은 수신측의 디코더에서 엔코딩된 스트림을 디코딩하기 위해서는 기준시간이 있어야 하는 데 바로 이 값을 PCR 데이터 포맷의 형태로 전송, 즉 시스템 엔코더(214)에서는 본 발명에 따라 생성된 PCR 이 삽입된 전송 스트림을 도시 생략된 전송채널로 출력한다.
한편, 점선블록내의 시스템 클럭 발생기(216)는 27MHz 의 안정된 시스템 클럭을 발생하여 후술하는 PCR 발생기(218) 및 클럭 분주기(220)로 제공하는 데, 이때 발생되는 시스템 클럭 주파수는 다음의 수식 1의 조건을 충족해야한다.
[수식 1]
27 MHz-810 Hz ≤ 시스템_클럭_주파수≤ 27MHz + 810 Hz
시스템_클럭_주파수의 시간변화율≤75×10-3Hz/sec
상기한 수식 1의 의미를 보면, 시스템 클럭 주파수는 27MHz에서 +,- 810 Hz의 오차를 허용하는데, 이는 27MHz를 기준으로 +,-0.003%의 범위에 해당된다. 또한, 이 오차의 범위에서 동작을 한다 할지라도 클럭의 변화가 급격하게 생기면 안되는데 이를 후술되는 수식 2에서 규정하고 있다. 이것은 1 초에 0.075Hz의 변화까지를 허용하는 것으로서 1 초에 27MHz의 클럭 주파수로 동작한다면, 360M 클럭에 한 클럭이 어긋남을 의미한다. 종합적으로 정리하면 수식 1의 규정은 시스템 클럭의 동작 주파수범위와 동작 주파수의 변화율을 규정한 것이다.
다른한편, 점선블록내의 PCR 발생기(218)는 실질적으로 본 발명에 직접 관련되는 블록인 것으로, 전술한 시스템 엔코더(214)로부터 PCR 요구신호가 있을 때 상술한 시스템 클럭 발생기(216)에서 제공되는 27MHz의 시스템 클럭에 의거하여 MPEG 시스템에서 규정하는 48비트의 PCR 필드 데이터를 발생하여 시스템 엔코더(214)로 제공한다.
이때, MPEG 시스템에서 규정하는 PCR은 전송 스트림에서 프로그램에 대한 기준 시간값을 나타내는 것으로, 이 기준값은 후술되는 수식 2와 같이 계산된다. 여기에서, 프로그램은 동일한 기준시간을 갖는 프로그램 엘리멘트리(엘리멘트리 스트림)들의 집합으로서 일반적으로 오디오 스트림, 비디오 스트림들이 멀티플렉싱되어 디코더에서 상호간의 동기가 맞도록 디코딩할 수 있는 스트림을 의미한다.
[수식 2]
PCR_base(i)=(시스템_클럭_주파수× t(i) DIV300)% 233
PCR_ext(i)= (PCR_base(i)×t(i) DIV1) % 300
PCR (i)= PCR_base(i) × 300 + PCR_ext(i)
(DIV 는 정수 나누기의 연산으로 나머지를 0 으로 만드는 트런케이션(truncation) 연산이며, % 는 모듈러(modulo) 연산으로 나머지를 취하는 연산이다.)
상기한 수식 2에서 i 는 i 번째 바이트를 의미하고 t(i)는 i 번째 바이트가 시스템 타켓 디코더에 입력되는 시간으로서 이 시간값을 식(A)의 제한 조건을 만족하는 시스템_클럭_주파수로 샘플링하여 만든다. 여기에서, 시스템 타켓 디코더라 함은 MPEG 시스템에서 가상적인 디코더 모델을 의미하는데, 이는 시스템 규격을 정하는 과정에서 개념적인 모델을 기준으로 기술하기 위함이다.
이러한 과정에서 PCR은 90KHz 단위(시스템_클럭_주파수/300)로 표현되는 33비트 길이의 PCR_base와 27MHz 단위(시스템_클럭_주파수)로 표현되는 9비트의 PCR_ext로 구성된다.
또한, PCR(i)에서의 i는 PCR_base 데이터의 마지막 바이트를 의미하며, 이러한 상기 PCR(i)는 PCR_base 데이터의 마지막 바이트가 시스템 타켓 디코더에 입력되는 시간을 시스템_클럭_주파수로 나타낸 것이다.
그리고, MPEG에서 규정하는 PCR 데이터의 포맷은 48비트로서 다음과 같이 3 개의 필드로 구성된다.
program_clock_reference_base33 비트
reserved6 비트
program_clock_reference_extension9 비트
상기와 같이 PCR 데이터는 6 바이트로 구성되는 데, 6 비트의 reserved 데이터는 의미없는 값이고, program_clock_ reference_base 는 MPEG-1에서의 시스템 클럭을 표현하는 SCR(System Clock Reference)과 동일한 포맷을 갖도록 한다. MPEG-2 시스템에서 이와같은 구성은 MPEG-1과의 호환성을 이루기 위함이다.
다른한편, 본 발명에 따라 생성되어 전송패킷의 헤더부분에 삽입되는 PCR을 만드는 과정에서 시간이 시스템 클럭 주파수로 샘플링되므로 각 샘플간의 시간은 샘플링 주파수의 역수에 해당한다. 여기에서 샘플링된 시간값이 42비트로 표현되므로 42비트로 표현된 한 단위의 정수값이 의미하는 것은 곧 샘플링 간격에 해당하고, 42비트는 동작범위를 결정하므로 PCR로서 표현할 수 있는 시간의 범위는 0초에서 *최대값(42비트로 표현된 PCR에서 취할 수 있는 최대정수)초이다. 그러나, PCR이 0값에서 최대값에 도달할 경우 다시 0으로 되는 모듈러의 연산이 되므로 이 시간의 최대값은 크게 의식하지 않아도 될 것이다.
전술한 수식 2로부터 알 수 있는 바와같이, PCR 값은 주파수*시간으로 계산되므로 결과값은 단위가 없는 상수가 되는 데, 주파수는 시스템 클럭 주파수이고 시간은 1번째 바이트에 해당하는 시간 t(i)를 의미한다.
또한, 전술한 수식 2에서 t(i), 즉 i번째 바이트에 해당하는 시간이란 0번째 바이트의 시간이 0일 때(즉, t(0)=0), i번째 바이트에 해당하는 시간을 나타내는 데, 전송율(transport_rate)(전송 스트림의 전송율)이 byte/sec 단위로 표현된 값이라면 (1/transport_rate)초에 해당한다. 이들에 대한 일반적인 관계를 보여주는 타이밍차트가 도 4에 도시되어 있는 데, 도 4에서 전송 스트림 부분과 시간 부분을 참조하면 이 관계를 보다 명확하게 알 수 있을 것이다.
도 4를 참조하면, 전송 스트림의 한 클럭길이는 (1바이트)초에 해당하는 시간인데, 이것은 1/transport_rate sec 에 해당한다. 이때, 전송 스트림에서 PCR(a)와 PCR(b)는 앞에서 이미 언급한 바와같이 PCR의 값이 PCR_base 와 PCR_ext, PCE_reserved 로 구성되어 있고, PCR(a)는 a번째 바이트인 PCR(a)의 PCR_base 데이터 부분(PCR_base_field)의 마지막번째 바이트가 시스템 타겟 디코더에 입력되는 시간인 t(a)를 PCR로 표현한 것이다. 마찬가지로, PCR(b)도 동일한 개념으로 생각할 수 있다. 또한, PCR 로 표현하는 과정은 90KHz 단위로 나타낼 수 있는 PCR_base 와 90KHz 로 나타내고 남은 시간을 27MHz로 표현하는 PCR_ext 로 구성된다.
따라서, 전송 스트림의 a번째 바이트에 해당하는 시간(t(a))과 b번째 바이트에 해당하는 시간(t(b))의 차이는 (b-a)/transport_rate 가 되며, 이것은 도 4에 도시된 바와같이 PCR_base 에 해당하는 부분인 PCR_base*300 과 그 나머지인 PCR_ext 부분으로 나누어 생각할 수 있다. 결과적으로, t(a) + (b-a)/transport_rate 가 되는 것이다.
한편, 전술한 수식 2에서 PCR 값은 PCR_base 와 PCR_ext 로 각각 따로 계산되는데, PCR_base 는 system_clock_frequncy/300 의 단위로 표현되는 값이고, PCR_ext 는 PCR_base 로 표시하고 남은 시간값을 system_clock_frequncy(27MHz)의 단위로 표현되는 값이다. 따라서, PCR 값을 시스템 클럭 주파수의 단위로 계산하면 PCR_base*300 + PCR_ext 이다. 이와같이 PCR을 나누어서 계산하는 이유는 MPEG-1(ISO/IEC 11172) 시스템에서 MPEG-2 의 PCR 과 같은 기능을 하는 SCR(System Clock Reference)이 MPEG-2 시스템 클럭 주파수의 1/300 에 해당하는 90KHz 로 계산되므로 이 MPEG-1 시스템과의 호환성을 주기 위함이다.
즉, MPEG-2 의 전송 스트림으로 MPEG-2 비디오 엘리멘트리 스트림과 MPEG-2 오디오 엘리멘트리 스트림을 전송하고 수신기에서 MPEG-1 시스템 디코더, MPEG-1 비디오/오디오 디코더를 이용하여 프로그램을 디코딩할 때 MPEG-1 시스템 디코더는 MPEG-2 전송 스트림에서 PCR 부분의 PCR_base 부분만을 보고 마치 MPEG-1 의 SCR 로 간주하여 처리하는 것이다.
또한, MPEG-2 의 오디오/비디오 엘리멘트리 스트림은 각각이 MPEG-1 오디오/비디오 스트림과 호환성이 있으므로 MPEG-2 스트림을 MPEG-1 디코더로 디코딩할 수 있다. 따라서, 시스템 클럭 주파수를 27MHz 의 고정된 값이라 하면 이의 1/300 에 해당하는 주파수는 90KHz 인데 이에 해당하는 클럭의 관계는 도 4의 하단부분에 상세하게 도시되어 있다.
따라서, 상술한 바와같은 과정은 전술한 수식 2에서 system_clock_frequncy*t(i)를 300 으로 나누어 정수값만을 취한 후(DIV300 연산) 이를 233의 모듈러 연산을 수행하여 바이너리 33 비트로 표현한 것이 PCR_base 이고, PCR_ext 는 system_clock_frequncy*t(i)의 값에서 정수값을 취한 후(DIV 1연산) 모듈러 300 의 연산을 수행하여 이를 9 비트로 표현한 것이다. 결과적으로, PCR 은 이들을 합한 PCR_base*300 + PCR_ext 의 값으로 계산된다.
상술한 바와같이 시스템 클럭을 이용하는 PCR 발생기(218)를 통해 MPEG 시스템에서 규정하고 있는 PCR 신호를 생성하는 구체적인 동작과정에 대해서는 첨부된 도 3을 참조하여 후에 상세하게 기술될 것이다.
도 2를 다시 참조하면, 클럭 분주기(220)는 전술한 시스템 클럭 발생기(216)로부터 제공되는 27MHz 의 시스템 클럭을 분주하여 오디오 및 비디오용 샘플링 클럭(fs_a, fs_v)과 오디오 및 비디오 프레임 싱크(sync_a, sync_v)를 각각 발생하며, 발생된 오디오 및 비디오용 샘플링 클럭(fs_a, fs_v)은 전술한 A/D 컨버터 202 및 208 로 각각 제공되고, 발생된 오디오 및 비디오 프레임 싱크(sync_a, sync_v)는 오디오 엔코더(204) 및 비디오 엔코더(210)로 각각 제공된다.
다음에, 상술한 바와같은 구성을 갖는 시스템 부호화기에 적용 가능한 본 발명에 따른 PCR 신호 발생장치에 대하여 상세하게 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 시스템 부호화기에서의 피시알(PCR) 신호 발생장치의 블록구성도를 나타낸다.
동도면에 도시된 바와같이, 본 발명의 PCR 신호 발생장치는 시스템 클럭 발생기(302), 제 1 카운터(304), 비교기(306), 제 2 카운터(308), 제 1 조합 로직(310) 및 제 2 조합 로직(312)을 포함한다. 여기에서, 시스템 클럭 발생기(302)는 도 2에 도시된 시스템 클럭 발생기(216)에 해당하는 것으로, 실질적으로 동일한 기능을 수행, 즉 본 발명에 따라 생성하고자 하는 PCR 신호를 만드는 데 이용되는 27MHz 의 시스템 클럭을 발생한다.
도 3을 참조하면, 먼저 도 2에 도시된 시스템 엔코더(214)의 동작이 개시되면 외부로 부터의 리셋신호에 의해 제 1 및 제 2 카운터(304,308)는 모두 0 으로 세팅된다. 즉, 외부로부터 제공되는 리셋신호는 도 2에 도시된 시스템 엔코더(214)의 동작개시를 알리는 신호가 된다.
또한, 본 발명에서는 제 1 카운터(304)로서 모듈러 300 9 비트 카운터를 이용하고, 제 2 카운터(308)로서 33 비트 카운터를 이용하는데, 이것은 PCR_base 클럭(90KHz)과 PCR_ext(27MHz) 클럭간의 동기를 마추기 위해서이다.
한편, 제 1 카운터(304)는 0 에서 시작하여 299 의 값이 되면 다음 클럭에 다시 0 으로 세트하는 데, 전술한 시스템 클럭 발생기(302)에서 제공되는 27MHz 의 시스템 클럭을 카운트하며, 여기에서 카운트된 출력값, 즉 9 비트 단위의 PCR_ext 에 관련되어 카운트된 출력값은 매 시스템 클럭마다 비교기(306)로 제공한다.
다음에, 비교기(306)에서는 상기한 제 1 카운터(304)로부터 제공되는 출력값을 제 2 조합 로직(312)으로 출력함과 동시에 299 에 대한 9 비트 바이너리값(기준값)과 제 1 카운터(304)로부터 제공되는 입력값을 비교하며, 비교결과 기설정된 기준값(100101011)과 제 1 카운터(304)로 부터의 입력값이 같아지는 시점에서 캐리신호를 발생하여 하나의 펄스를 제 2 카운터(308)에 제공한다. 이때, 비교기(306)에서 제 2 조합 로직(312)으로 제공되는 출력값은 PCR 신호의 확장(PCR_ext) 부분에 비트값이다.
한편, 제 2 카운터(308)는, 상술한 제 1 카운터(304)와 마찬가지로 외부로 부터의 리셋신호에 의해 초기화되며, 상술한 비교기(306)로부터 캐리가 입력될 때마다 카운트값을 1씩 증가시키며, 여기에서 카운트되는 값, 즉 캐리신호에 따라 9 비트의 PCR_ext 의 갯수를 계수한 카운트값(33 비트 단위의 PCR_base 관련 비트값)은 제 1 조합 로직(310)으로 제공되며, 제 1 조합 로직(310)에서는 제 2 카운터(308)의 출력값을 전술한 시스템 클럭 발생기(302)에서 제공되는 시스템 클럭에 동기를 마추어 다음단의 제 2 조합 로직(312)으로 출력한다.
다른한편, 제 2 조합 로직(312)에서는 전술한 비교기(306)로부터 제공되는 9 비트 단위의 PCR_ext 관련 카운트값, 6 비트 단위의 추가비트(reserved bits) 및 상술한 제 1 조합 로직(308)으로부터 제공되는 33 비트 단위의 PCR_base 관련 카운트값을 조합하며 전술한 시스템 클럭 발생기(302)로 부터의 시스템 클럭과 동기를 마추어 48 비트의 새로운 PCR 값을 생성하여 저장한다. 이때, 이전에 생성된 PCR 값은 버려지는 데 이러한 동작은 매 시스템 클럭마다 시스템 클럭에 동기되어 수행된다.
따라서, 상술한 바와같은 과정을 통해 제 2 조합 로직(312)에서는 PCR 값(48 비트의 필드 데이터)들을 생성하며, 여기에서 생성된 PCR 값은 도 2의 시스템 엔코더(214)로부터 PCR 요구신호가 수신될 때 시스템 엔코더(214)로 보내지고, 시스템 엔코더(214)에서는 수신측 디코더에서의 스트림 디코딩을 위한 기준시간으로써 참조되는 본 발명에 따라 생성된 해당 PCR 신호를 전송 스트림에 기록, 즉 전송패킷의 헤더부분에 삽입하게 된다.
이상 설명한 바와같이 본 발명에 따르면, 시스템 부호화기에서의 PCR 신호 발생에 시스템 클럭을 이용함으로써, 시스템 복호화기에서 엔코딩된 엘리멘트리 스트림을 디코딩할 때 그 디코딩 시간지연을 최소화할 수 있다.

Claims (3)

  1. 소정의 압축율로 코딩된 오디오 및 비디오 데이터를 소정길이의 패킷단위로 패킷타이징하여 전송패킷을 생성하고, 생성된 각 전송패킷에 삽입되어 스트림 디코딩을 위한 기준시간으로써 참조되는 소정 비트길이의 PCR 신호를 발생하는 장치에 있어서,
    시스템 부호화기의 작동에 필요로 하는 기설정된 수십 MHz 의 시스템 클럭을 발생하는 시스템 클럭 발생수단;
    외부로 부터의 리셋신호에 따라 초기화되며, 상기 시스템 클럭 발생수단으로 부터의 시스템 클럭에 따라 소정 길이의 비트 카운트를 1씩 증가시켜 소정 길이의 확장비트를 카운트하는 제 1 카운터;
    상기 제 1 카운터로 부터의 카운트값과 기설정된 소정비트의 기준값을 비교하며, 비교결과 상기 입력된 카운트값과 상기 기준값이 일치할 때 캐리신호를 발생함과 동시에 카운트된 소정비트의 PCR 확장(PCR_ext) 비트값을 발생하는 비교기;
    외부로 부터의 리셋신호에 따라 초기화되며, 상기 발생된 캐리신호를 카운트하여 소정비트의 PCR 기본(PCR_base) 비트값을 발생하는 제 2 카운터;
    상기 발생된 소정비트의 PCR 기본(PCR_base) 비트값을 상기 발생된 수십 MHz 의 시스템 클럭에 동기시켜 출력하는 제 1 로직수단; 및
    상기 시스템 부호화기로부터 PCR 요구신호가 입력될 때 상기 발생된 시스템 클럭에 동기를 마추어, 상기 비교기로 부터의 PCR 확장(PCR_ext) 비트값, 소정길이의 추가비트값 및 상기 제 1 로직수단으로 부터의 PCR 기본(PCR_base) 비트값을 논리 조합함으로써 기설정된 소정길이의 PCR 신호를 발생하는 제 2 로직수단
    시스템 부호화기에서의 PCR 신호 발생장치.
  2. 제 1 항에 있어서, 상기 시스템 클럭은, 그 주파수 크기가 27MHz 일 때 다음의 조건을 만족하는 범주를 갖는 것을 특징으로 하는 시스템 부호화기에서의 PCR 신호 발생장치.
    27 MHz-810 Hz ≤ 시스템_클럭_주파수≤ 27MHz + 810 Hz
    시스템_클럭_주파수의 시간변화율≤75×10-3Hz/sec
  3. 제 1 항 또는 제 2 항에 있어서, 상기 PCR 신호는, 33 비트 단위의 PCR 기본(PCR_base) 비트값, 6 비트 단위의 추가비트값 및 9 비트 단위의 PCR 확장(PCR_ext) 비트값으로 구성된 것을 특징으로 하는 시스템 부호화기에서의 PCR 신호 발생장치.
KR1019960054554A 1996-11-15 1996-11-15 시스템 부호화기에서의 피시알(pcr) 신호 발생 장치 KR100202019B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960054554A KR100202019B1 (ko) 1996-11-15 1996-11-15 시스템 부호화기에서의 피시알(pcr) 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960054554A KR100202019B1 (ko) 1996-11-15 1996-11-15 시스템 부호화기에서의 피시알(pcr) 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR19980036075A KR19980036075A (ko) 1998-08-05
KR100202019B1 true KR100202019B1 (ko) 1999-06-15

Family

ID=19482113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054554A KR100202019B1 (ko) 1996-11-15 1996-11-15 시스템 부호화기에서의 피시알(pcr) 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR100202019B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773358B1 (ko) 2006-11-17 2007-11-05 삼성전자주식회사 유체 노즐을 갖는 진공펌프 및 배기 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773358B1 (ko) 2006-11-17 2007-11-05 삼성전자주식회사 유체 노즐을 갖는 진공펌프 및 배기 시스템

Also Published As

Publication number Publication date
KR19980036075A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
JP4668515B2 (ja) マルチメディアコンテンツに同期化されたメタデータ伝送装置及び方法
US8351514B2 (en) Method, protocol, and apparatus for transporting advanced video coding content
Rangan et al. Continuity and synchronization in MPEG
CN1976448B (zh) 用于音频和视频传输的方法和系统
JP4812171B2 (ja) データ受信方法およびデータ受信装置
KR100306686B1 (ko) 리얼타임오디오패킷레이어인코더
JP2000174819A (ja) 信号フォ―マット、エンコ―ダ、デコ―ダ及び信号送信装置
JP4339524B2 (ja) データ伝送方法、データ伝送装置、データ受信方法、データ受信装置、データ記録方法およびデータ記録装置
WO2001039505A2 (en) Method and apparatus of transmitting and receiving variable bit rate streams
US7346054B2 (en) Method and system for co-relating transport packets on different channels using a cyclic redundancy check (CRC)
US7415014B2 (en) Method and system for co-relating transport packets on different channels using a packet prioritization scheme
JP4387064B2 (ja) データ伝送方法およびデータ伝送装置
JP4436573B2 (ja) データ伝送方法およびデータ伝送装置
KR100390138B1 (ko) 등시성데이터의전송방법,등시성데이터의복원방법및장치,정보데이터를복원하기위한디코더
KR100202019B1 (ko) 시스템 부호화기에서의 피시알(pcr) 신호 발생 장치
KR0181082B1 (ko) 엠펙 시스템의 피티에스 부호화장치
KR0181081B1 (ko) 시스템 복호화기의 이에스씨알 재생장치
JPH11298893A (ja) トランスポートストリーム同期回路
KR0181084B1 (ko) 엠펙 시스템의 디티에스 부호화장치
US20080123732A1 (en) Method and system for configuring decoding based on detecting transport stream input rate
KR0181083B1 (ko) 엠펙 시스템의 피시알 부호화장치
KR0181080B1 (ko) 엠펙 시스템의 이에스씨알 부호화장치
JP2005027006A (ja) データ伝送装置
JPH1051769A (ja) 同期データ生成装置およびその方法
JPH09284732A (ja) 音声・映像データ生成装置およびその方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee