KR100195271B1

KR100195271B1 - Address generation method and apparatus for display data ram

Info

Publication number: KR100195271B1
Application number: KR1019950059515A
Authority: KR
Inventors: 박태광
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1995-12-27
Filing date: 1995-12-27
Publication date: 1999-06-15
Also published as: KR970049407A

Abstract

본 발명은 디스플레이 데이터 램의 어드레스 발생방법 및 장치에 관한 것으로서, 어드레스 발생방법은 입력어드레스를 래치하는 단계; 램 데이터를 읽거나 쓸 때 어드레스를 증가시키는 단계; 램의 소정 어드레스의 데이터를 읽고 다시 데이터를 수정해야 하는 경우, 현재의 어드레스를 래치하고, 램 데이터를 읽을 때는 현재 어드레스를 출력하고, 램 데이터를 쓸 때는 현재의 어드레스를 다음 어드레스로 증가시키는 단계; 및 다시 일반적인 램의 읽기 또는 쓰기 동작을 하는 경우 상기 래치된 현재 어드레스를 출력하는 단계를 포함함을 특징으로 하고, 어드레스 발생장치는 수정읽기 제어수단; 및 어드레스 카운터수단을 포함함을 특징으로 한다.The present invention relates to a method and an apparatus for generating an address of a display data RAM, the method comprising: latching an input address; Incrementing an address when reading or writing RAM data; When reading data of a predetermined address of RAM and modifying data again, latching a current address, outputting a current address when reading RAM data, and increasing the current address to the next address when writing RAM data; And outputting the latched current address when a general RAM read or write operation is performed, and the address generator includes: read / write control means; And an address counter means.

본 발명에 의하면, 커서 깜박거림과 같이 특정 디스플레이 영역에 데이터를 계속 쓰고자 할 때 유용하게 사용할 수도 있다.According to the present invention, it can be usefully used to continuously write data in a specific display area, such as a blinking cursor.

Description

Method and apparatus for generating address of display data RAM

제1도는 일반적인 도트 메트릭스용 LCD모듈 구동용 드라이버 및 콘트롤러의 DDRAM 주변 블록도를 도시한 것이다.FIG. 1 is a block diagram illustrating a DDRAM peripheral of a driver and a controller for driving a general dot matrix LCD module.

제2도는 Y 어드레스 카운터 블록의 구성도를 도시한 것이다.2 is a block diagram of the Y address counter block.

제3도는 Y 어드레스 카운터의 각 입출력 신호의 타이밍 관계를 도시한 것이다.3 shows the timing relationship of each input / output signal of the Y address counter.

제4도는 본 발명의 어드레스 신호 발생 방법을 흐름도로 도시한 것이다.4 is a flowchart illustrating a method of generating an address signal according to the present invention.

본 발명은 어드레스 발생 방법 및 장치에 관한 것으로서, 특히 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 디스플레이 데이터 램의 어드레스 발생방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for generating an address, and more particularly, to a method and apparatus for generating an address of a display data RAM in which data of a predetermined address in a display data RAM is read and the data of the address must be modified again.

일반적으로 도트(dot) 매트릭스(matrix)용 액정디스플레이(LCD) 모듈을 구동하기 위한 드라이버(Driver) 및 콘트롤러(Controller)는 내부에 디스플레이될 데이터를 저장하기 위한 디스플레이 데이터 램(이하 DDRAM이라 함)을 가지고 있으며, 여기서 데이터를 쓰거나(write), 여기로부터 데이터를 읽어서(read) 디스플레이 데이터의 처리를 하게 된다. 이 때 기존과 같은 읽기/쓰기(READ/WRITE) 방식에서는 상기 DDRAM의 어드레스를 지정하는 카운터(이하 Y 어드레스 카운터라 함)가 램(RAM)의 데이터를 읽거나 쓰고 난 다음 자동적으로 1씩 증가하여 다음 어드레스를 가리키게 하였다. 이 방식은 매번 Y 어드레스를 지정하여야 하는 불편을 없애기 위한 것이다.Generally, a driver and a controller for driving a liquid crystal display (LCD) module for a dot matrix have a display data RAM (hereinafter referred to as DDRAM) for storing data to be displayed therein. This is done by writing data or reading data from it to process the display data. At this time, in the conventional READ / WRITE method, the counter specifying the DDRAM address (hereinafter referred to as the Y address counter) is automatically increased by 1 after reading or writing RAM data. Point to the next address. This method eliminates the inconvenience of having to specify the Y address each time.

그러나 상기 DDRAM의 데이터를 처리하다 보면 DDRAM 내의 동일한 저장공간(동일 어드레스)의 데이터를 읽고 다시 동일 어드레스의 데이터를 수정해야 하는 경우가 발생한다. 이를 수정읽기모드(Modified Read Mode)라 명명하면, 시스템이 상기 수정읽기모드로 지정이 되면 어드레스의 DDRAM 데이터를 읽은(Read) 후 다시 그 자리의 DDRAM 데이터를 수정하고자 할 경우, 1 증가한 Y 어드레스를 다시금 원래의 Y 어드레스로 지정해야 하는 번거로움이 있다.However, when processing the data of the DDRAM, it is necessary to read the data of the same storage space (same address) in the DDRAM and modify the data of the same address again. When this is called Modified Read Mode, when the system is designated as the Modified Read Mode, if the DDRAM data of the address is to be read and the DDRAM data of the place is to be modified again, the Y address is increased by one. Again, the hassle has to be set to the original Y address.

따라서 본 발명은 상술한 문제점을 해결하기 위해, 시스템이 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 경우의 디스플레이 데이터 램의 어드레스 발생방법을 제공함에 제1목적이 있다.Accordingly, an object of the present invention is to provide a method of generating an address of a display data RAM when a system needs to read data of a predetermined address in a display data RAM and modify data of the address again in order to solve the above-described problem. .

그리고 본 발명은 시스템이 상기 수정읽기모드로 지정될 때 Y 어드레스를 다시 원래의 위치로 지정하지 않고도 그대로 데이터를 쓸 수 있게 하여 커서(Cursor) 위치(현재의 DDRAM 어드레스의 위치)에서의 데이터 수정을 손쉽게 할 수 있는 액정 구동장치의 디스플레이 데이터 램의 어드레스 발생 방법 및 장치를 제공함에 제2목적이 있다.In addition, the present invention enables data modification at the cursor position (the current DDRAM address position) by allowing the data to be written as it is without specifying the Y address again as the original position when the system is designated as the read mode. It is a second object of the present invention to provide a method and apparatus for easily generating an address of a display data RAM of a liquid crystal driving apparatus.

상기의 제1목적을 달성하기 위한, 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 디스플레이 데이터 램의 어드레스 발생방법은In order to achieve the first object, an address generation method of a display data RAM which requires reading data of a predetermined address in a display data RAM and modifying data of the address again.

입력어드레스를 래치하는 단계;Latching an input address;

상기 디스플레이 데이터 램을 읽을 때는 상기 래치된 입력 어드레스를 그대로 출력하는 단계; 및Outputting the latched input address as it is when reading the display data RAM; And

상기 디스플레이 데이터 램을 쓸 때는 상기 래치된 입력 어드레스를 다음 어드레스로 증가시키는 단계를 포함함을 특징으로 한다.And increasing the latched input address to the next address when writing the display data RAM.

한편 상기의 제2목적을 달성하기 위한, 디스플레이 데이터 램의 어드레스 발생방법은On the other hand, the address generating method of the display data RAM to achieve the above second object

입력 어드레스를 래치하는 제1단계;Latching an input address;

상기 디스플레이 데이터 램의 데이터를 읽거나 쓸 때 상기 래치된 입력 어드레스를 다음 어드레스로 증가시키는 제2단계;Incrementing the latched input address to a next address when reading or writing data of the display data RAM;

상기 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 경우, 현재의 어드레스를 래치하고, 상기 디스플레이 데이터 램의 데이터를 읽을 때는 현재의 어드레스를 출력하고, 상기 디스플레이 데이터 램의 데이터를 쓸 때는 현재의 어드레스를 다음 어드레스로 증가시켜 출력하는 제3단계; 및When reading data of a predetermined address in the display data RAM and modifying data of the address again, latching a current address, outputting a current address when reading data of the display data RAM, A third step of increasing the current address to the next address and writing the data; And

상기 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 경우에서 다시 일반적인 램의 읽기 또는 쓰기 동작을 하는 경우에는 상기 제3단계에서 래치된 현재 어드레스를 출력하는 제4단계를 포함함을 특징으로 한다.A fourth step of outputting the current address latched in the third step when reading or writing a general RAM again when data of a predetermined address in the display data RAM needs to be modified and data of the address is further modified. It is characterized by including.

그리고 상기의 제2의 목적을 달성하기 위한, 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 경우를 수정읽기 모드라고 하고, 일반적인 읽기 또는 쓰기를 하는 경우를 일반읽기/쓰기 모드라고 할 때 상기 디스플레이 데이터 램의 어드레스 발생장치는In order to achieve the above-mentioned second object, a case in which the data of the predetermined address in the display data RAM needs to be read and the data of the address must be modified again is called a modified read mode. In the write mode, the address generator of the display data RAM is

상기 수정읽기 모드가 아니고 일반읽기/쓰기 모드일 경우에는 상기 램을 읽을 때 인에이블되는 램읽기 신호(RAM_RD_EN) 및 상기 램을 쓸 때 인에이블 되는 램쓰기신호(RAM_WR_EN)가 인에이블될 때마다 클럭신호(CNT_CK)를 발생하고,When the RAM read signal RAM_RD_EN is enabled when the RAM is read and the RAM write signal RAM_WR_EN is enabled when the RAM is written, in the general read / write mode instead of the modified read mode, the clock is enabled. Generates a signal CNT_CK,

상기 수정읽기 모드가 되는 경우 상기 보통읽기신호(RAM_RD_EN)가 인에이블될 때는 상기 클럭신호(CNT_CK)를 발생하지 않고 있다가 상기 램쓰기 신호(RAM_WR_EN)가 인에이블 될 때마다 클럭신호(CNT_CK)를 발생하며,In the modified read mode, when the normal read signal RAM_RD_EN is enabled, the clock signal CNT_CK is not generated, but the clock signal CNT_CK is generated whenever the RAM write signal RAM_WR_EN is enabled. Occurs,

다시 일반읽기/쓰기 모드로 되면 상기 수정읽기 모드로 세팅될 때 저장해 두었던 어드레스를 출력시키기 위해 하나의 펄스를 출력하는 수정읽기 제어수단; 및Correction read control means for outputting one pulse to output the address stored when the normal read / write mode is set again in the normal read / write mode; And

상기 디스플레이 데이터 램의 어드레스를 지정하는 어드레스 신호를 받아 초기값으로 설정하고, 상기 수정읽기 모드가 되면 그 때의 어드레스를 저장해 놓은 후, 현재의 어드레스를 상기 수정읽기 제어부의 출력신호(CNT_CK)가 클러킹(clocking)될 때 마다 현재 어드레스를 다음 어드레스로 증가시키다가 상기 수정읽기 모드가 끝나는 시점에 상기 저장해 놓은 어드레스를 출력하는 어드레스 카운터수단을 포함함을 특징으로 한다.Receives an address signal specifying the address of the display data RAM, sets it to an initial value, stores the address at that time when the correction read mode is entered, and then clocks an output signal CNT_CK of the correction read control unit with a current address. and an address counter means for incrementing the current address to the next address every time it is clocked and outputting the stored address at the end of the modified read mode.

이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 제1도는 일반적인 도트 메트릭스용 LCD모듈 구동용 드라이버 및 콘트롤러의 DDRAM 주변 블록도를 도시하고 있다. 상기 제1도에서 보는 바와 같이 DDRAM 주변 블록은 DDRAM과 DDRAM의 각 어드레스를 억세스하기 위한 Y 어드레스 디코더부분(110)과 Y 어드레스 입력을 받고 카운팅하기 위한 Y 어드레스 카운터부분(100)으로 입력측이 구성되고, 출력측에는 DDRAM(120)에서 출력되는 데이터를 임시 저장하기 위한 디스플레이 데이터 래치부분(130) 그리고 최종으로 LCD 모듈을 구동하기 위한 전압을 제공해주는 세그먼트 드라이버 부분(140)등으로 구성된다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows a block diagram of the DDRAM peripheral of the driver and controller for driving a general dot matrix LCD module. As shown in FIG. 1, the block surrounding the DDRAM includes an Y address decoder section 110 for accessing each address of the DDRAM and the DDRAM, and a Y address counter section 100 for receiving and counting the Y address input. The output side includes a display data latch portion 130 for temporarily storing data output from the DDRAM 120 and a segment driver portion 140 for providing a voltage for driving the LCD module.

제2도는 상기 Y 어드레스 카운터 블록(100)의 구성도를 도시한 것이다. Y 어드레스 카운터 블록(100)은 내부적으로 수정읽기 모드나 혹은 일반 READ/WRITE 모드에서 입력되는 어드레스로 그 초기 값이 지정되고, 각 READ/WRITE 동작시에 조건에 따라 현재의 어드레스가 한 비트씩 증가하기 위한 카운터 서브블록(102)와 수정읽기 모드를 제어하는 서브 블록(104)으로 구성된다. 입력 단자로는 Y 어드레스의 초기값이 입력되기 위한 ADDR_IN 버스, 상기 입력된 Y 어드레스를 래치하는 클럭인 SET_YADDR 신호, 수정읽기 모드를 인에이블(enable) 하기 위한 MDR신호, 램의 읽기 클럭으로 입력되는 RAM_RD_EN 신호, 램의 쓰기 클럭으로 입력되는 RAM_WR_EN 신호, 그리고 카운팅 클럭이나 각 클럭의 동기를 맞추기 위한 CLK 신호등으로 되어 있다. 내부 신호로 고려할 부분은 실제 카운터를 진행시키기 위한 CNT_CK신호가 있고 출력으로는 카운팅된 결과가 출력되는 Y_OUT 버스가 있다.2 is a block diagram of the Y address counter block 100. The Y address counter block 100 is internally designated as an address input in the read / write mode or the general READ / WRITE mode, and the current address is increased by one bit according to the condition during each READ / WRITE operation. And a sub block 104 for controlling the read mode. The input terminal is input to an ADDR_IN bus for inputting an initial value of a Y address, a SET_YADDR signal for latching the input Y address, an MDR signal for enabling a modified read mode, and a RAM read clock. The RAM_RD_EN signal, the RAM_WR_EN signal input to the RAM write clock, and the CLK signal for synchronizing the counting clock and each clock. The internal signal to consider is the CNT_CK signal to actually advance the counter and the Y_OUT bus to output the counted result.

제3도는 상기 Y 어드레스 카운터(100)의 각 입출력 신호의 타이밍 관계를 보여준다. 그리고 제4도는 본 발명의 어드레스 신호 발생 방법을 흐름도로 도시한 것이다. 상기 제3도 및 제4도를 통해 본 발명을 설명하면 다음과 같다. 여기에서는 모든 클럭의 플링엣지(falling edge)에 각 회로가 동작한다고 가정한다. 먼저 ADDR_IN 버스로 Y 어드레스의 초기값이 입력되면 SET_ADDR 신호가 입력 데이터의 래치 클럭으로 동작하여 그 플링엣지시에 입력 데이터가 래치된다.(400단계) 이 때 CNT_CK 신호도 함께 동기하여 어드레스 값이 입력되었음을 알린다. MDR 입력이 로(low) 상태일 경우에는 일반 Read/Write 동작으로 설정되어 RAM_RD_EN 이나 RAM_WR_EN 신호 입력시 즉 READ/WRITE 동작시 CNT_CK를 함께 동작시켜 카운터를 동기시킨다. 따라서 이 때에는 매 READ/WRITE 마다 Y_OUT 값은 1씩 더해지게 된다.(410단계) 즉 Y_OUT 버스 값이 n+1, n+2, n+3, n+4, n+5로 증가한다.3 is a timing relationship of each input / output signal of the Y address counter 100. 4 is a flowchart illustrating a method of generating an address signal according to the present invention. The present invention will be described with reference to FIGS. 3 and 4 as follows. It is assumed here that each circuit operates on the falling edges of all clocks. First, when the initial value of the Y address is input to the ADDR_IN bus, the SET_ADDR signal operates as a latch clock of the input data, and the input data is latched at the fling edge (step 400). Notify When MDR input is low, it is set as normal Read / Write operation and synchronizes counter by operating CNT_CK together when RAM_RD_EN or RAM_WR_EN signal input, ie READ / WRITE operation. Therefore, at this time, the Y_OUT value is added by 1 every READ / WRITE (step 410). That is, the Y_OUT bus value is increased to n + 1, n + 2, n + 3, n + 4, and n + 5.

한편 MDR 입력이 하이(high)로 되면 수정읽기 모드로 동작하는 데, 이 경우에는 먼저 현재 어드레스를 래치한다.(420단계) 그리고 RAM_RD_EN 신호가 변화하여도 CNT_CK는 로(low)상태를 유지하여 카운터를 디스에이블(disable)시킨다. 따라서 Y_OUT 으로 출력되는 어드레스 값은 이전값(여기서는 n+6)을 유지하게 된다.(430단계) 하지만 RAM_WR_EN 신호가 입력되면(변화하면) CNT_CK는 동기신호를 발생하여 카운터를 다시 동작시킨다. 즉 이 때에는 Y_OUT 출력값은 n+7, n+8, n+9 등과 같이 점차 증가하게 되는 것이다. (440단계)On the other hand, when the MDR input goes high, it operates in the read mode. In this case, the current address is latched first (step 420). Even if the RAM_RD_EN signal is changed, the CNT_CK remains low and the counter Disables. Therefore, the address value outputted to Y_OUT is maintained at the previous value (here n + 6) (step 430). However, when the RAM_WR_EN signal is input (if changed), CNT_CK generates a synchronization signal to operate the counter again. In other words, the Y_OUT output value gradually increases as n + 7, n + 8, n + 9, and so on. (440 steps)

마지막으로 MDR 입력이 로(low)로 되면 CNT_CK 신호는 하나의 펄스를 발생시키게 되고 이 경우에는 수정읽기 모드로 세팅되는 순간에 저장해 두었던 어드레스 값을 다시 래치하게 된다. 이 경우에는 Y_OUT 버스는 n+6으로 복귀한다.(450단계)Finally, when the MDR input goes low, the CNT_CK signal generates a pulse, which in this case re-latchs the address value that was stored at the moment it was set to the read mode. In this case, the Y_OUT bus returns to n + 6 (step 450).

상술한 바와 같이 본 발명에 의하면, 커서 깜박거림(cursor blinkling)과 같이 특정 디스 플레이 영역에 데이터를 계속 쓰고자 할 때 유용하게 사용할 수 있다. 즉 LCD 모듈상에서 디스플레이 되는 현재 위치의 램 데이터(커서 위치)를 다른 여분의 동작없이 곧 바로 수정할 수 있고, 수정이 끝나면 다시 원래의 위치로 되돌아 오므로 그대로 이전의 작업에 복귀할 수 있다.As described above, according to the present invention, it can be usefully used to continuously write data in a specific display area, such as cursor blinking. That is, the RAM data (cursor position) of the current position displayed on the LCD module can be immediately modified without any extra operation, and when the modification is completed, it returns to the original position and can return to the previous operation as it is.

또한 기존의 회로상에서 간단한 수정을 통해 현재 위치(커서 위치)에서의 데이터 수정을 할 수 있다.It is also possible to modify data at the current position (cursor position) with simple modifications on existing circuits.

Claims

CLAIMS 1. A method of generating an address of a display data RAM that requires reading data of a predetermined address in a display data RAM and modifying data of the address again, comprising: a first step of latching an input address; Determining whether the operation mode of the display data RAM is a read mode; A third step of latching a current address if the operation mode is the modified read mode in the second step; Outputting the latched current address and returning to the second step when reading data of the display data RAM after the third step; After writing the data of the display data RAM after the third step, returning to the second step after outputting a next address; A fourth step of determining whether the operation mode is released from the modified read mode if the operation mode is not the modified read mode in the second step; If the operation mode is released from the modified read mode in the fourth step, outputting the latched current address and returning to the second step; If the operation mode is not released from the modified read mode in the fourth step, it is determined whether the operation mode is a read or write mode, and if the read or write mode is output, the next address is output and then the process returns to the second step. And generating the address of the display data RAM.

When the data of a predetermined address in the display data RAM needs to be read again and the data of the address needs to be corrected, the modified read mode is called a read / write mode, and when a normal diary or write is called a normal read / write mode, an address of the display data RAM is generated. In the device, in the normal read / write mode instead of the modified read mode, a clock signal CNT_CK is generated whenever the RAM read signal RAM_RD_EN and the RAM write signal RAM_WR_EN are enabled. In the read mode, the clock signal CNT_CK is not generated when the RAM read signal RAM_RD_EN is enabled, but a clock signal CNT_CK is generated whenever the RAM write signal RAM_WR_EN is enabled. When the normal read / write mode is entered again, to output the address that was latched when the read mode was set. Modified read control means for outputting a pulse my; And receiving an address signal specifying an address of the display data RAM to set an initial value, latching the set address in the read / write mode, and the latched current whenever the clock signal CNT_CK is clocked. And address counter means for incrementing an address to a next address and outputting the latched address at the end of the read / write mode.