KR100192978B1 - Semiconductor device and method of fabricating the same - Google Patents
Semiconductor device and method of fabricating the same Download PDFInfo
- Publication number
- KR100192978B1 KR100192978B1 KR1019960031321A KR19960031321A KR100192978B1 KR 100192978 B1 KR100192978 B1 KR 100192978B1 KR 1019960031321 A KR1019960031321 A KR 1019960031321A KR 19960031321 A KR19960031321 A KR 19960031321A KR 100192978 B1 KR100192978 B1 KR 100192978B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- conductivity type
- film
- region
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000010894 electron beam technology Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 21
- 230000007547 defect Effects 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims 2
- 238000011084 recovery Methods 0.000 abstract description 9
- 230000006378 damage Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 230000001939 inductive effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 31
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Abstract
소정 영역에 반도체 격자 결함이 형성되고 이러한 격자 결함이 소수 캐리어 트랩 준위를 형성하여 소수 캐리어의 수명을 제어함으로써 소프트 리커버리 특성을 갖는 반도체 장치 및 그 제조 방법이 개시되어 있다.A semiconductor device having a soft recovery characteristic and a method of manufacturing the same are disclosed by forming a semiconductor lattice defect in a predetermined region and forming the minority carrier trap level to control the lifetime of the minority carrier.
본 발명은 반도체 기판 상에 애노드 영역을 형성하는 단계; 상기 고농도 제 2 도전형 애노드 영역의 상부에 제 1 금속막을 침적하는 단계; 상기 제 1 금속막을 선택적으로 식각하여 애노드 전극을 형성하는 단계; 상기 결과물의 전면 상에 보호막을 형성하는 단계; 상기 보호막 위에 소정의 두께로 제 2 금속막을 침적하는 단계; 상기 제 2 금속막을 선택적으로 식각하여 상기 애노드 전극 상에 형성된 상기 보호막을 노출시키는 단계; 및 상기 제 2 금속막을 마스크로 사용하여 고 에너지의 전자선을 조사하여 상기 애노드 영역으로부터 하방의 반도체 기판까지 격자 결함 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention includes forming an anode region on a semiconductor substrate; Depositing a first metal film on the high concentration second conductivity type anode region; Selectively etching the first metal film to form an anode electrode; Forming a protective film on the entire surface of the resultant product; Depositing a second metal film to a predetermined thickness on the passivation film; Selectively etching the second metal film to expose the protective film formed on the anode electrode; And forming a lattice defect region from the anode region to a lower semiconductor substrate by irradiating a high energy electron beam using the second metal film as a mask.
따라서, 본 발명은 반도체 장치의 소프트 리커버리 특성을 유도함으로써 전압의 급격한 변화를 감소시켜 소자의 잡음 및 파괴를 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of reducing the sudden change in voltage by inducing the soft recovery characteristics of the semiconductor device to prevent noise and destruction of the device to improve the reliability of the device.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 반도체 장치의 특성 개선을 위해 반도체 장치가 형성된 웨이퍼 상에 소정의 조사 영역을 설정하여 선택적으로 전자선을 조사하여 소정 영역에 소수 캐리어 트랩을 형성한 반도체 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same. In particular, in order to improve characteristics of a semiconductor device, a predetermined irradiation area is set on a wafer on which a semiconductor device is formed, and selectively irradiated with an electron beam to form a minority carrier trap in a predetermined area. A semiconductor device and a method of manufacturing the same.
스위칭 소자로 사용되는 반도체 장치는 그 동작을 오프(off)시킨 후에도 소수 캐리어가 소멸될 때까지 일정시간 동안 역전류가 흘러 잡음을 발생시키며 전력 소비를 증가시키게 되는데, 이러한 문제점을 해결하기 위하여 반도체 기판에 소수 캐리어 트랩을 형성하여 소수 캐리어의 수명을 감소시키는 방법이 사용된다.A semiconductor device used as a switching element has a reverse current flowing for a predetermined time until the minority carrier disappears even after the operation is turned off, generating noise and increasing power consumption. A method is used to form a minority carrier trap in to reduce the lifetime of minority carriers.
소수 캐리어 트랩을 형성하는 방법으로는 금(Au), 백금(Pt) 등의 중금속을 반도체 기판에 주입하여 트랩 준위를 형성하는 방법과 반도체 기판에 고 에너지의 이온 빔이나 전자선을 조사하여 반도체 기판의 결정 구조에 결함을 발생시켜 트랩 사이트를 형성하는 방법이 있다.As a method of forming a minority carrier trap, a method of forming a trap level by injecting heavy metals such as gold (Au) and platinum (Pt) into a semiconductor substrate, and irradiating a high energy ion beam or electron beam to the semiconductor substrate, There is a method of forming a trap site by causing a defect in a crystal structure.
종래의 전자선 조사 공정은 소정의 기능을 수행하는 소자가 형성된 웨이퍼의 전 영역에 고 에너지의 전자선을 조사하여 웨이퍼의 전 영역에 소수 캐리어 트랩 준위를 형성하게 되는데, 이러한 방법으로 제조된 반도체 장치는 불필요한 영역에도 트랩 준위가 형성되어 그 특성이 저하되는 문제가 있다.In the conventional electron beam irradiation process, a high energy electron beam is irradiated to the entire region of the wafer on which a device that performs a predetermined function is formed to form a minority carrier trap level in the entire region of the wafer. The trap level is also formed in the region, and there is a problem that its characteristics are deteriorated.
도 1 을 참조하면, n+형의 반도체 기판(10)에 n-층(12)을 형성하고 필드산화막(14)을 성장시킨 후 사진 및 식각공정을 수행하여 p+ 영역이 형성될 영역을 개방한 다음, p형 불순물 확산 공정을 수행하여 p+ 층(16)을 형성하고 알루미늄막(18)을 증착한 후 사진 및 식각공정을 수행하여 다이오드로 구성된 반도체 장치를 형성한다.Referring to FIG. 1, an n− layer 12 is formed on an n + type semiconductor substrate 10, a field oxide layer 14 is grown, and a photo and etching process is performed to open a region where a p + region is to be formed. , a p-type impurity diffusion process is performed to form a p + layer 16, an aluminum film 18 is deposited, and a photo-etching process is performed to form a semiconductor device including a diode.
이후 소수 캐리어의 수명을 제어하기 위한 전자선 조사공정이 수행되는데, 종래의 전자선 조사 방법에 의하면 반도체 기판의 전면에 고 에너지의 전자선을 조사하기 때문에, 도 1 에 도시된 바와 같이, 반도체 기판의 전 영역에 트랩 사이트 영역(20)이 형성된다.Thereafter, an electron beam irradiation process for controlling the lifetime of the minority carriers is performed. According to the conventional electron beam irradiation method, since a high energy electron beam is irradiated to the entire surface of the semiconductor substrate, as shown in FIG. The trap site area 20 is formed in the.
상기와 같이 제조된 반도체 장치는 스위칭 속도가 크게 증가하게 되나 소수 캐리어의 급격한 소멸로 인하여 스냅 리커버리 특성이 유발되고 역전류가 증가하여 시간당 전류변화량에 의해 발생하는 잡음(noise)은 기생 인덕턴스와 다이오드에서 발생하는 전류의 급격한 변화에 의하여 전압의 급겨한 변화를 유발하여 다른 소자들의 동작 영역에도 영향을 미쳐 전체 시스템에 심한 잡음은 물론 소자를 파괴시키는 문제점이 있었다.In the semiconductor device fabricated as described above, the switching speed is greatly increased, but due to the rapid disappearance of minority carriers, the snap recovery characteristic is induced and the reverse current increases, so that the noise caused by the amount of current change per hour is increased in the parasitic inductance and diode. Sudden change in current causes a sudden change in voltage, affecting the operating range of other devices, causing severe noise in the entire system as well as destroying the device.
본 발명의 목적은 스위칭 오프시의 리커버리 특성을 개선하여 급격한 역전류가 흐르는 것을 방지할 수 있는 구조를 갖는 반도체 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a structure capable of preventing a rapid reverse current from flowing by improving a recovery characteristic at the time of switching off.
본 발명의 다른 목적은 소자의 리커버리 특성을 개선하기 위하여 반도체 장치의 소정 영역에 격자 결함을 유발시키는 반도체 장치의 제조 방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor device that causes lattice defects in a predetermined region of a semiconductor device in order to improve recovery characteristics of the device.
상기 목적을 달성하기 위한 본 발명의 반도체 장치는 고농도 제 1 도전형의 반도체 기판; 상기 반도체 기판 상에 형성된 저농도 제 1 도전형 반도체층; 상기 저농도 제 1 도전형 반도체층의 소정 영역에 고농도의 제 2 도전형 불순물을 첨가시켜 형성된 고농도 제 2 도전형 애노드 영역; 및 상기 애노드 영역의 표면으로부터 하방의 상기 반도체 기판까지 상기 애노드 영역을 통한 전자선 조사에 의해 형성된 격자 결함 영역을 구비한 것을 특징으로 한다.A semiconductor device of the present invention for achieving the above object is a semiconductor substrate of a high concentration first conductivity type; A low concentration first conductivity type semiconductor layer formed on the semiconductor substrate; A high concentration second conductivity type anode region formed by adding a high concentration second conductivity type impurity to a predetermined region of the low concentration first conductivity type semiconductor layer; And a lattice defect region formed by electron beam irradiation through the anode region from the surface of the anode region to the semiconductor substrate below.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치 제조 방법은 고농도 제 1 도전형의 반도체 기판 상에 저농도 제 1 도전형 반도체층을 형성하는 단계; 상기 저농도 제 1 도전형 반도체층의 상부에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 저농도 제 1 도전형 반도체층의 소정 영역을 노출시키는 단계; 상기 저농도 제 1 도전형 반도체층의 상기 노출된 소정 영역에 고농도의 제 2 도전형 불순물을 첨가하여 고농도 제 2 도전형 애노드 영역을 형성하는 단계; 상기 절연막과 상기 고농도 제 2 도전형 애노드 영역의 상부에 제 1 금속막을 침적하는 단계; 상기 제 1 금속막을 선택적으로 식각하여 애노드 전극을 형성하는 단계; 상기 결과물의 전면 상에 보호막을 형성하는 단계; 상기 보호막 위에 소정의 두께로 제 2 금속막을 침적하는 단계; 상기 제 2 금속막을 선택적으로 식각하여 상기 애노드 전극 상에 형성된 상기 보호막을 노출시키는 단계; 및 상기 제 2 금속막을 마스크로 사용하여 고 에너지의 전자선을 조사하여 상기 애노드 영역으로부터 하방의 반도체 기판까지 격자 결함 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including forming a low concentration first conductivity type semiconductor layer on a high concentration first conductivity type semiconductor substrate; Forming an insulating film on the low concentration first conductive semiconductor layer; Selectively etching the insulating film to expose a predetermined region of the low concentration first conductivity type semiconductor layer; Forming a high concentration second conductivity type anode region by adding a high concentration second conductivity type impurity to the exposed predetermined region of the low concentration first conductivity type semiconductor layer; Depositing a first metal film on top of the insulating film and the high concentration second conductive anode region; Selectively etching the first metal film to form an anode electrode; Forming a protective film on the entire surface of the resultant product; Depositing a second metal film to a predetermined thickness on the passivation film; Selectively etching the second metal film to expose the protective film formed on the anode electrode; And forming a lattice defect region from the anode region to a lower semiconductor substrate by irradiating a high energy electron beam using the second metal film as a mask.
상기 본 발명의 반도체 장치 제조 방법에 있어서, 상기 제 1 금속막을 증착한 후 전극 패턴을 형성하는 식각 단계 없이 상기 제 1 금속막 위에 상기 보호막과 상기 제 2 금속막을 연속 형성하고 상기 제 2 금속막 식각 공정을 진행하여 상기 고농도 제 2 도전형 층의 상부 영역의 상기 보호막을 노출시킨 후 고 에너지 전자선 조사 공정을 실시하고 상기 제 2 금속막과 상기 보호막을 제거한 후 통상의 사진 및 식각 공정으로 상기 제 1 금속막을 식각하여 애노드 전극을 형성할 수도 있다.In the method of manufacturing a semiconductor device of the present invention, the protective layer and the second metal layer are continuously formed on the first metal layer without the etching step of depositing the first metal layer and forming an electrode pattern, and then etching the second metal layer. Process to expose the passivation layer in the upper region of the high concentration second conductive layer, perform a high energy electron beam irradiation process, remove the second metal layer and the passivation layer, and then remove the second metal layer and the passivation layer using the first photo-etching process. The anode may be formed by etching the metal film.
상기 고 에너지 전자선 조사 공정시 상기 제 1 금속막과 제 2 금속막이 전자선 조사가 불필요한 영역에 대한 마스크 역할을 한다.In the high energy electron beam irradiation process, the first metal film and the second metal film serve as masks for regions where electron beam irradiation is unnecessary.
상기 본 발명의 반도체 장치 제조 방법에 있어서 전자선에 대한 마스크 역할을 하는 상기 제 2 금속막은 소정 두께의 구리(Cu)막을 도포하고 식각하여 마스크 패턴을 형성한 후 전기 도금 방식으로 상기 구리막 위에 추가적으로 두꺼운 구리막을 형성하여 이루어지는 것이 바람직하다.In the method of manufacturing a semiconductor device of the present invention, the second metal layer serving as a mask for the electron beam is formed by applying and etching a copper (Cu) film having a predetermined thickness to form a mask pattern, and then additionally thicker on the copper film by electroplating. It is preferable to form a copper film.
도 1 은 반도체 장치의 전면에 전자선을 조사하는 종래의 반도체 제조 방법으로 제조된 반도체 장치를 나타내는 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view showing a semiconductor device manufactured by a conventional semiconductor manufacturing method of irradiating an electron beam onto a front surface of a semiconductor device.
도 2 내지 도 6 은 반도체 장치의 소정 영역에 선택적으로 전자선을 조사하는 본 발명의 반도체 제조 방법의 제 1 실시예를 설명하기 위한 단면도.2 to 6 are cross-sectional views for explaining the first embodiment of the semiconductor manufacturing method of the present invention for selectively irradiating an electron beam to a predetermined region of the semiconductor device.
도 7 내지 도 8 은 본 발명의 제 2 실시예를 설명하기 위한 단면도.7 to 8 are cross-sectional views for explaining a second embodiment of the present invention.
도 9 는 종래의 반도체 제조 방법과 본 발명의 반도체 제조 방법에 따라 각각 제조된 다이오드의 리커버리 특성을 비교한 그래프.9 is a graph comparing recovery characteristics of diodes manufactured according to a conventional semiconductor manufacturing method and a semiconductor manufacturing method of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10,30 : N+ 기판 12,32 : N-층10,30: N + substrate 12,32: N-layer
14,34:필드산화막 16,36 : P+층14,34 : Field oxide film 16,36: P + layer
18,38 : 알루미늄막 20 : 격자 결함 영역18,38 aluminum film 20 lattice defect area
40 : 실리콘질화막 42,44 : 구리막40 silicon nitride film 42,44 copper film
이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings showing a specific embodiment of the present invention will be described in detail.
도 2 를 참조하면, N+ 형의 단결정 실리콘 기판(30)의 상부에 N- 형의 단결정 실리콘에피층(epitaxial layer)을 성장시켜 N- 층(32)을 형성한 후 상기 N- 층(32)을 열산화시켜 상기 N- 층의 상부에 약 15,000 Å 두께의 필드 산화막(34)을 형성하고 통상의 사진 및 식각 공정을 실시하여, 도 2 에 도시된 바와 같이, P+ 층이 형성될 영역을 개방하고 P형의 불순물 이온을 주입하여 N- 층의 상부 영역에 P+ 층(36)을 형성하여 PN 접합을 형성한다.Referring to FIG. 2, an N-type single crystal silicon epitaxial layer is grown on an N + type single crystal silicon substrate 30 to form an N- layer 32 and then the N- layer 32. Is thermally oxidized to form a field oxide film 34 having a thickness of about 15,000 에 on top of the N- layer, and a conventional photo and etching process is performed to open a region where a P + layer is to be formed, as shown in FIG. P-type impurity ions are implanted to form a P + layer 36 in the upper region of the N− layer to form a PN junction.
상기 PN 접합이 형성된 상기 실리콘 기판(30) 상에 약 40,000 Å 정도의 두께로 알루미늄막(38)을 증착시키고 통상의 사진 및 식각 공정을 실시하여, 도 3 에 도시된 바와 같이, 애노드 전극을 형성한 후 실리콘 질화막(40)을 도포하여 보호막을 형성한다.An aluminum film 38 is deposited on the silicon substrate 30 having the PN junction formed thereon with a thickness of about 40,000 mm 3, and a conventional photo and etching process is performed to form an anode electrode, as shown in FIG. 3. After that, a silicon nitride film 40 is coated to form a protective film.
상기 실리콘 질화막(40) 위에 저온 스퍼터링 방식으로 구리(Cu)막(42)을 증착하고 통상의 사진 및 식각 공정을 실시하여, 도 4 에 도시된 바와 같이, 상기 애노드 전극의 상부 영역을 개방하여 상기 실리콘 질화막(40)을 노출시킨다.By depositing a copper (Cu) film 42 on the silicon nitride film 40 by a low temperature sputtering method and performing a conventional photographic and etching process, as shown in Figure 4, by opening the upper region of the anode electrode The silicon nitride film 40 is exposed.
전기 도금 방식으로 상기 구리막 표면에 두꺼운 구리막(44)을 형성하여, 도 5 에 도시된 바와 같이,충분한 두께의 구리막(44)으로 이루어진 전자선 마스크를 형성하고 고 에너지의 전자선을 상기 반도체 기판 표면에 조사하여, 도 6 에 도시된 바와 같이, 상기 애노드 전극의 하부 영역에만 실리콘 격자결함 영역(A)을 형성하고 상기 전자선 마스크로 사용된 구리막(44)과 상기 실리콘 질화막(40)을 제거하여 반도체 장치를 완성한다.By forming a thick copper film 44 on the surface of the copper film by an electroplating method, as shown in FIG. 5, an electron beam mask made of a copper film 44 of sufficient thickness is formed and a high energy electron beam is applied to the semiconductor substrate. 6, the silicon lattice defect region A is formed only in the lower region of the anode electrode, and the copper film 44 and the silicon nitride film 40 used as the electron beam mask are removed. To complete the semiconductor device.
본 발명의 반도체 장치 제조 방법의 제 2 실시예를 나타내는 도 7 내지 도 8 을 참조하면, 상기 제 1 실시예에서 설명된 바와 같이, 애노드 전극으로 사용될 알루미늄막(38)을 도포한 후 그 위에 실리콘 질화막(40)을 도포하여 상기 알루미늄막(38)을 보호하고 구리막(42)을 도포한 후 통상의 사진 및 식각 공정으로 상기 구리막을 식각하여 도 7 에 도시된 바와 같은 구조를 형성하고 고 에너지의 전자선을 조사하여 반도체 기판의 소정 영역에 격자 결함 영역(A)을 형성하게 되는데, 상기 알루미늄막(38)은, 제 1 실시예와 달리, 반도체 기판 상의 전 영역에 존재하기 때문에 전자선 조사를 필요로 하지 않는 영역을 고 에너지의 전자선으로부터 더욱 효과적으로 마스킹하게 된다.7 to 8 showing a second embodiment of the method of manufacturing a semiconductor device of the present invention, as described in the first embodiment, the aluminum film 38 to be used as the anode electrode is coated thereon and then silicon is deposited thereon. The nitride film 40 is applied to protect the aluminum film 38 and the copper film 42 is coated, and then the copper film is etched by a conventional photo and etching process to form a structure as shown in FIG. The lattice defect region A is formed in a predetermined region of the semiconductor substrate by irradiating an electron beam. However, unlike the first embodiment, since the aluminum film 38 exists in all regions on the semiconductor substrate, electron beam irradiation is required. The areas not to be masked are more effectively masked from the electron beam of high energy.
이후, 상기 구리막(42)과 상기 실리콘 질화막(40)을 제거한 후 통상의 사진 및 식각 공정으로 애노드 전극을 형성하여 도 8 과 같은 반도체 장치를 완성한다.Subsequently, after removing the copper layer 42 and the silicon nitride layer 40, an anode electrode is formed by a general photograph and an etching process to complete a semiconductor device as illustrated in FIG. 8.
상기와 같은 반도체 장치의 제조 방법에 의하면 전자선 마스크로 사용되는 구리막의 두께를 조절하여 전자선을 투과량을 제어함으로써 반도체 기판에 형성되는 소수 캐리어의 트랩 준위의 농도를 제어할 수 있으며 이에 따라 반도체 장치의 동작시 소수 캐리어의 수명을 정량적으로 제어하는 것이 가능하게 된다.According to the method of manufacturing a semiconductor device as described above, by controlling the thickness of the copper film used as the electron beam mask to control the transmission amount of the electron beam, the concentration of the trap level of the minority carriers formed on the semiconductor substrate can be controlled, thereby operating the semiconductor device. It is possible to quantitatively control the lifetime of the time minority carriers.
또한, 필드 산화막 영역(34)을 전자선으로부터 보호하여 결정 구조의 손상에 의한 내압 변동을 방지하게 된다.In addition, the field oxide film region 34 is protected from the electron beam to prevent the breakdown voltage due to damage to the crystal structure.
상기와 같이 소수 캐리어 트랩 준위가 소정 영역에만 형성된 반도체 장치의 스위칭 특성은, 도 9 에서 B 로 표시되는 스냅 리커버리 특성과 달리, A 로 표시되는 소프트 리커버리 특성을 나타내며, 시간에 따른 전류량의 변화율을 감소시켜 소자 간의 기생 인덕턴스와의 작용을 통해 시간에 따른 전압의 변화율을 감소시킨다.As described above, the switching characteristic of the semiconductor device in which the minority carrier trap level is formed only in a predetermined region exhibits the soft recovery characteristic represented by A, unlike the snap recovery characteristic represented by B in FIG. 9, and reduces the rate of change of the amount of current over time. This reduces the rate of change of voltage over time through the action of parasitic inductance between devices.
따라서, 본 발명은 반도체 장치의 소프트 리커버리 특성을 유도함으로써 전압의 급격한 변화를 감소시켜 소자의 잡음 및 파괴를 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of reducing the sudden change in voltage by inducing the soft recovery characteristics of the semiconductor device to prevent noise and destruction of the device to improve the reliability of the device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031321A KR100192978B1 (en) | 1996-07-29 | 1996-07-29 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031321A KR100192978B1 (en) | 1996-07-29 | 1996-07-29 | Semiconductor device and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980011926A KR980011926A (en) | 1998-04-30 |
| KR100192978B1 true KR100192978B1 (en) | 1999-06-15 |
Family
ID=19468012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960031321A KR100192978B1 (en) | 1996-07-29 | 1996-07-29 | Semiconductor device and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192978B1 (en) |
-
1996
- 1996-07-29 KR KR1019960031321A patent/KR100192978B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980011926A (en) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0022388B1 (en) | Method of making a vertical dmos type field effect transistor | |
| US8637872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6281548B1 (en) | Power semiconductor device using semi-insulating polycrystalline silicon | |
| JPH05251709A (en) | Mos-fet for power having source-base short-circuitting part and producing method therefor | |
| US6583485B2 (en) | Schottky diode | |
| JPH0621099A (en) | Manufacture of gaas mesfet | |
| JPH08330576A (en) | N-type higfet and method | |
| US4202003A (en) | MESFET Semiconductor device and method of making | |
| US4474623A (en) | Method of passivating a semiconductor body | |
| JP5367332B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100192978B1 (en) | Semiconductor device and method of fabricating the same | |
| FR2511194A1 (en) | FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURE | |
| JP2005135972A (en) | Manufacturing method of semiconductor device | |
| US5401682A (en) | Method of fabricating high voltage junction termination extension structure for a semiconductor integrated circuit device | |
| US6229181B1 (en) | Semiconductor device and method of forming a semiconductor structure to provide electrostatic discharge protection | |
| US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
| US4201997A (en) | MESFET semiconductor device and method of making | |
| US6040219A (en) | Method of fabricating power semiconductor device using semi-insulating polycrystalline silicon (SIPOS) film | |
| JPS6020568A (en) | Semiconductor device | |
| JP3255698B2 (en) | High stability Zener diode | |
| JPS5842631B2 (en) | Method for manufacturing junction gate field effect transistor | |
| JPH05136084A (en) | Method for forming metallization on surface of semiconductor device | |
| EP0252173A1 (en) | Vertical field effect transistor | |
| KR20040086084A (en) | Semiconductor device and manufacturing method thereof | |
| JPH08236791A (en) | Schottky barrier semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| N231 | Notification of change of applicant | ||
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160118 Year of fee payment: 18 |
|
| EXPY | Expiration of term |