KR100192415B1

KR100192415B1 - Variable coder/decoder

Info

Publication number: KR100192415B1
Application number: KR1019960079282A
Authority: KR
Inventors: 김영목
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1999-06-15
Also published as: KR19980059935A

Abstract

가변장 부호 복호화 장치에 관한 것으로 압축된 비트스트림의 기준 스타트 코드를 검출하여 이 코드부터 입력되는 비트스트림과 어드레스 및 기준 스타트 검출신호를 출력하는 초기화부와, 상기 초기화부에서 출력된 비트스트림을 해당 어드레스에 저장하는 비트스트림 저장부와, 상기 초기화부에서 출력된 기준 스타트 검출신호가 입력될때 초기화부에서 출력되는 어드레스를 저장하는 기준 스타트 코드 위치 저장부와, 상기 비트스트림 저장부의 저장된 비트스트림을 일정량 리드하고, 에러 발생시 상기 기준 스타트 코드 위치 저장부의 다음 스타트 신호의 어드레스를 리드 하도록 제어하는 복호 제어부와, 상기 비트스트림 저장부에서 출력된 비트스트림의 가변장 부호를 디코딩하고, 에러발생시 복호제어부에서 리드된 다음 스타트 신호의 어드레스부터 비트스트림을 디코딩하는 가변 길이 디코더부로 구성되어 정상적인 복호동작의 재개까지 소비되는 시간차를 줄일 수 있고, 유효한 비트스트림의 손실도 최소화 할 수 있다.A variable length code decoding apparatus comprising: an initialization unit for detecting a reference start code of a compressed bitstream and outputting a bitstream inputted from the code and an address and a reference start detection signal; and a bitstream output from the initialization unit. A bit stream storage unit for storing at an address, a reference start code position storage unit for storing an address output from the initialization unit when a reference start detection signal outputted from the initialization unit is input, and a predetermined amount of the stored bitstream of the bitstream storage unit A decoding control section for controlling reading the address of the next start signal of the reference start code position storing section when an error occurs, and decoding a variable length code of the bitstream output from the bitstream storing section, and reading the decoding section at the decoding control section when an error occurs. Of the next start signal From the switch can be a bit stream to reduce the time difference to be consumed up to the resumption of normal decoding operation is composed of a variable length decoder for decoding, it is possible to minimize the loss of the valid bitstream.

Description

Variable length code decoding device

본 발명은 엠펙(MPEG)과 같은 압축방식 신호의 복호화 장치에 관한 것으로 특히, 가변장 부호 복호화 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a decoding apparatus for a compressed signal such as MPEG, and more particularly, to a variable length decoding apparatus.

일반적인 가변 길이 부호화(Variable Length Coding)란 정보원에 포함된 각 부호의 발생빈도에 의해 빈도가 많은 것은 짧은 길이의 부호로, 빈도가 적은 것은 긴 길이의 부호로 표시하는 부호화 방법으로 모든 부호에 같은 길이를 할당하는 것에 비해 부호길이의 평균치를 줄일 수 있다. 대표적인 가변 길이 부호로는 허프만 부호가 있다.General Variable Length Coding is an encoding method in which a frequency is represented by a short length code and a frequency is short by a long length code according to the frequency of occurrence of each code included in the information source. The average length of the code length can be reduced compared to assigning. A typical variable length code is the Huffman code.

이런 가변 길이 부호화 방법은 데이터를 압축하는데 있어서 효율이 좋은 반면 어떤 기준 스타트 코드를 알아야만 그 코드부터 순서대로 복호할 수 있다. 또한, 대부분의 코드길이가 계속 변하므로 앞의 코드가 제대로 복호되어야만 그 다음 코드도 제대로 복호할 수 있다.While this variable length coding method is efficient in compressing data, it is necessary to know a certain start code to decode the code in order. Also, since most code lengths are constantly changing, the previous code must be decoded properly before the next code can be decoded properly.

이하, 종래기술에 따른 가변장 부호 복호화 장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a variable length code decoding apparatus according to the prior art will be described with reference to the accompanying drawings.

제1도는 종래기술에 따른 가변장 부호 복호화 장치의 구성을 설명하기 위한 블록도로써, 압축된 비트스트림을 입력받아 기준 스타트 코드를 검출하면 이 코드부터 입력되는 비트스트림과 해당 어드레스와 라이트 신호 및 복호 스타트 신호를 출력하는 초기화부(11)와, 초기화부(11)에서 출력된 어드레스에 비트스트림을 저장하는 비트스트림 저장부(12)와, 초기화부(11)의 스타트 신호가 입력되면 리드신호를 출력하여 비트스트림 저장부(12)의 일정 비트스트림을 리드하고, 에러발생시 에러발생 신호를 출력하는 복호 제어부(13)와, 복호 제어부(13)의 리드신호에 의해 비트스트림 저장부(12)에서 출력된 비트스트림의 가변장 부호를 디코딩하고, 에러발생시 에러검출신호를 출력하는 VLD(Variable Length Decoder)(14)와, VLD(14)에서 디코딩된 신호를 입력받아 줄 길이 복호화를 수행하여 DCT(Discrete Cosine Transform) 계수를 출력하는 RLD(Run-Length Decoder)(15)와, VLD(14)에서 디코딩된 신호를 입력받아 움직임 벡터를 검출하는 움직임 벡터 검출부(16)와, VLD(14)에서 디코딩된 신호를 입력받아 기타 제어신호를 출력하는 기타 부가신호 발생부(17)로 구성된다.FIG. 1 is a block diagram illustrating the structure of a variable length code decoding apparatus according to the prior art. When a compressed start stream is received and a reference start code is detected, the bit stream inputted from the code, the corresponding address, the write signal, and the decoding are decoded. When the start signal of the initialization unit 11 for outputting the start signal, the bitstream storage unit 12 for storing the bitstream at the address output from the initialization unit 11, and the start signal of the initialization unit 11 are inputted, A decoding control unit 13 for outputting and reading a predetermined bitstream of the bitstream storage unit 12 and outputting an error generation signal when an error occurs, and the bitstream storage unit 12 by the read signal of the decoding control unit 13. A VLD (Variable Length Decoder) 14 which decodes the variable length code of the output bitstream and outputs an error detection signal when an error occurs, and a line length receiving the decoded signal from the VLD 14. A Run-Length Decoder (RLD) 15 for performing Discretization and outputting a Discrete Cosine Transform (DCT) coefficient, a motion vector detector 16 for receiving a signal decoded by the VLD 14 and detecting a motion vector; It is composed of a guitar additional signal generator 17 for receiving a signal decoded by the VLD (14) and outputs a guitar control signal.

이와 같이 구성된 종래기술에 따른 가변장 부호 복호화 장치의 동작을 간단히 설명하면 다음과 같다.The operation of the variable length code decoding apparatus according to the prior art configured as described above will be described briefly as follows.

먼저, 초기화부(11)는 압축된 비트스트림을 입력받아 기준 스타트 코드를 검출하고, 이 코드부터 입력되는 비트스트림을 비트스트림 저장부(12)에 저장한다. 비트스트림 저장부(12)에 일정량의 비트스트림이 저장이 되어 실제 가변장 부호의 복호화를 수행할 수 있게 되면 복호 제어부(13)는 복호 스타트 신호를 초기화부(11)에 출력한다. 그러면 복호 제어부(13)는 비트스트림 저장부(12)에 리드신호를 출력하고, VLD(14)는 일정비트로 비트스트림을 리드하여 순서대로 가변장 부호를 복호하기 시작한다.First, the initialization unit 11 receives the compressed bitstream, detects a reference start code, and stores the bitstream input from the code in the bitstream storage unit 12. When a certain amount of bitstream is stored in the bitstream storage unit 12 so that the actual variable length code can be decoded, the decoding control unit 13 outputs a decoding start signal to the initialization unit 11. The decoding control unit 13 then outputs a read signal to the bitstream storage unit 12, and the VLD 14 reads the bitstream with a predetermined bit and starts decoding the variable length code in order.

VLD(14)에서 디코딩된 신호를 이용하여 RLD(Run-Length Decoder)(15)는 줄 길이 복호화를 수행하여 DCT(Discrete Cosine Transform) 계수를 출력하고, 움직임 벡터 검출부(16)는 움직임 벡터를 검출하고, 기타 부가신호 발생부(17)는 기타 제어신호를 출력한다. 그런데 VLD(14)에서 가변장 부호의 복호를 수행하면서 비트스트림 상의 에러가 검출되면 복호 제어부(13)는 VLD(14)에 복호화를 계속 할 수 없음을 알려 복호를 중단시키고, 초기화부(11)에도 에러 발생신호를 출력하여 새로운 스타트 코드부터 다시 비트스트림 저장부(1)에 저장한 후 디코딩을 수행하도록 한다.Using the signal decoded by the VLD 14, the run-length decoder (RLD) 15 performs line length decoding to output a discrete cosine transform (DCT) coefficient, and the motion vector detector 16 detects a motion vector. The other additional signal generator 17 outputs other control signals. On the other hand, if the VLD 14 detects an error on the bitstream while decoding the variable length code, the decoding control unit 13 notifies the VLD 14 that the decoding cannot continue, and stops the decoding, and the initialization unit 11 In addition, an error occurrence signal is output, and a new start code is stored in the bitstream storage unit 1 and then decoded.

종래기술에 따른 가변장 부호 복호화 장치에서 가변길이 디코딩 수행시 에러가 발생되면 초기화부는 새로운 기준 스타트 코드부터 다시 저장부에 저장하여 일정량이 될때까지 정상적인 복호를 수행할 수 없는 문제점이 발생된다. 또한, 복호화중 에러가 검출되면 이미 저장부에 저장되어 있던 비트스트림의 기준 스타트 코드를 알지 못하므로 저장되어 있던 모든 비트스트림은 모두 무시하게 되어 시간차가 커지는 문제점이 발생된다.If an error occurs when performing variable length decoding in the variable length code decoding apparatus according to the prior art, the initialization unit may store the new reference start code again in the storage unit, and thus may not perform normal decoding until a predetermined amount is obtained. In addition, when an error is detected during decoding, since the reference start code of the bitstream already stored in the storage unit is not known, all the stored bitstreams are ignored, resulting in a large time difference.

본 발명은 이와같은 종래기술의 문제점을 해결하기 위한 것으로 에러 검출시에서 비트스트림 저장부에 저장된 비트스트림의 기준 스타트 코드위치를 알 수 있도록하여 데이터의 중간손실을 줄일 수 있는 가변장 부호 복호화 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and a variable length code decoding apparatus capable of reducing the intermediate loss of data by knowing the reference start code position of the bitstream stored in the bitstream storage unit at the time of error detection. The purpose is to provide.

제1도는 종래기술에 따른 가변장 부호 복호화 장치의 구성을 설명하기 위한 블록도.1 is a block diagram for explaining the configuration of a variable length code decoding apparatus according to the prior art.

제2도는 본 발명에 따른 가변장 부호 복호화 장치의 구성을 설명하기 위한 블록도.2 is a block diagram for explaining a configuration of a variable length code decoding apparatus according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 초기화부 22 : 비트스트림 저장부21: initialization unit 22: bitstream storage unit

23 : 기준 스타트 코드 위치 저장부 24 : 복호 제어부23: reference start code position storage unit 24: decoding control unit

25 : VLD 26 : RLD25: VLD 26: RLD

27 : 움직임 벡터 검출부 28 : 기타 부가신호 발생부27: motion vector detector 28: other additional signal generator

본 발명에 따른 가변장 부호 복호화 장치의 기준 스타트 코드의 위치 저장부는 초기화부에서 출력된 기준 스타트 검출신호가 입력될 때 해당 어드레스를 저장하여 에러검출시 다음 스타트 코드의 위치를 출력함에 특징이 있다.The position storage unit of the reference start code of the variable length code decoding apparatus according to the present invention is characterized in that when the reference start detection signal output from the initialization unit is input, the address storage unit outputs the address of the next start code when an error is detected.

이하, 본 발명에 따른 가변장 부호 복호화 장치를 첨부된 도면을 참조하여 설명한다.Hereinafter, a variable length code decoding apparatus according to the present invention will be described with reference to the accompanying drawings.

제2도는 본 발명에 따른 가변장 부호 복호화 장치의 구성을 설명하기 위한 블록도로써, 압축된 비트스트림을 입력받아 기준 스타트 코드를 검출하면 이 코드부터 입력되는 비트스트림과 해당 어드레스와 라이트 신호 및 기준 스타트 검출신호와 복호 스타트 신호를 출력하는 초기화부(21)와, 초기화부(21)에서 출력된 어드레스에 비트스트림을 저장하는 비트스트림 저장부(22)와, 초기화부(21)에서 출력된 기준 스타트 검출신호가 입력될 때 해당 어드레스를 저장하는 기준 스타트 코드의 위치 저장부(23)와, 비트스트림 저장부(22)의 일정 비트스트림을 리드하는 리드신호를 출력하고, 에러발생시 기준 스타트 코드 위치 저장부(23)로 다음 스타트 코드의 어드레스를 리드하도록 신호를 출력하며 더 이상 스타트 코드가 없을시 에러신호를 발생하는 복호 제어부(24)와, 복호 제어부(24)의 리드신호에 의해 비트스트림 저장부(22)에서 출력된 비트스트림의 가변장 부호를 디코딩하고, 에러발생시 에러검출신호를 복호제어부(24)에 출력하는 VLD(25)와, VLD(25)에서 디코딩된 신호를 입력받아 줄길이 복호화를 수행하여 DCT 계수를 출력하는 RLD(26)와, VLD(25)에서 디코딩된 신호를 입력받아 움직임 벡터를 검출하는 움직임 벡터 검출부(27)와, VLD(25)에서 디코딩된 신호를 입력받아 기타 제어신호를 출력하는 기타 부가신호 발생부(28)로 구성된다.2 is a block diagram illustrating a configuration of a variable length code decoding apparatus according to an embodiment of the present invention. When a compressed start stream is received and a reference start code is detected, the bit stream inputted from this code, a corresponding address, a write signal, and a reference are shown. An initialization unit 21 for outputting a start detection signal and a decoding start signal, a bitstream storage unit 22 for storing a bitstream at an address output from the initialization unit 21, and a reference output from the initialization unit 21 When the start detection signal is input, the position storage unit 23 of the reference start code storing the corresponding address and a read signal for reading a predetermined bitstream of the bitstream storage unit 22 are output, and the reference start code position when an error occurs. Decoding control for outputting a signal to read the address of the next start code to the storage unit 23 and generating an error signal when there is no more start code (24) and a VLD for decoding the variable length code of the bitstream output from the bitstream storage section 22 by the read signal of the decoding control section 24, and outputting an error detection signal to the decoding control section 24 when an error occurs. (25), a RLD (26) outputting a DCT coefficient by performing line length decoding upon receiving the decoded signal from the VLD (25), and a motion detecting the motion vector by receiving the decoded signal from the VLD (25). The vector detector 27 and the additional signal generator 28 which receives the signal decoded by the VLD 25 and outputs the other control signal.

이와 같이 구성된 본 발명에 따른 가변장 부호 복호화 장치의 동작을 상세히 설명한다.The operation of the variable length code decoding apparatus according to the present invention configured as described above will be described in detail.

먼저, 비트스트림이 초기화부(21)에 입력되면 초기화부(21)는 기준 스타트 코드를 검출하여 그 코드부터 비트스트림 저장부(22)에 저장한다. 동시에 초기화부(21)에서 비트스트림중 기준 스타트 코드가 검출될때마다 그 코드가 비트스트림 저장부(22)의 어느 어드레스에 저장되었는지를 기준 스타트 코드 저장부(23)에 저장시켜 놓는다.First, when the bitstream is input to the initialization unit 21, the initialization unit 21 detects a reference start code and stores the reference start code in the bitstream storage unit 22 from the code. At the same time, whenever the reference start code of the bitstream is detected in the initialization section 21, the address of the bitstream storage section 22 is stored in the reference start code storage section 23.

이런 동작을 계속 수행하면서 초기화부(21)를 통해 비트스트림 저장부(22)에 저장된 비트스트림이 일정량 저장되면 복호시작 신호를 복호 제어부(24)로 출력한다. 그러면 복호 제어부(24)는 비트스트림 저장부(22)에서 일정 비트수로 비트스트림을 리드하여 VLD(25)가 실제 가변장 부호 복호를 시작한다. 그러면서 기준 스타트 코드를 만날때마다 기준 스타트 코드 위치 저장부(23)상의 위치정보도 계속 갱신시켜 출력한다. VLD(25)가 가변장 부호 복호를 수행하면서 비트스트림 상에 에러가 검출되면 이를 복호 제어부(24)에 알리고, 복호 제어부(24)는 현재 진행중인 VLD(25)의 복호동작을 중지시키고 다음 기준 스타트 코드가 비트스트림 저장부(22)의 어느 지점에 위치 했는지를 기준 스타트 코드 저장부(23)를 리드하여 알아낸다. 그 후 기준 스타트 코드 저장부(23)에서 리드된 위치부터 비트스트림 저장부(22)의 비트스트림을 리드하여 다시 VLD(25)의 복호동작을 계속한다. 그리고, 이 과정에서 더 이상의 스타트 코드가 저장되어 있지않아 복호를 계속할 수 없으면 초기화부(21)에 에러 발생신호를 보내 전체 복호과정을 처음 시작처럼 다시 시작하게 한다.If the bitstream stored in the bitstream storage unit 22 is stored in the bitstream storage unit 22 through the initialization unit 21, the decoding start signal is output to the decoding control unit 24. The decoding control unit 24 then reads the bitstream in a certain number of bits from the bitstream storage unit 22 so that the VLD 25 starts actual variable length code decoding. In addition, whenever the reference start code is met, the position information on the reference start code position storage 23 is continuously updated and output. If the VLD 25 performs variable length code decoding and detects an error on the bitstream, the VLD 25 notifies the decoding control unit 24, and the decoding control unit 24 stops the decoding operation of the VLD 25 currently in progress and starts the next reference start. Where the code is located in the bitstream storage section 22, the reference start code storage section 23 reads out. Thereafter, the bitstream of the bitstream storage unit 22 is read from the position read from the reference start code storage unit 23, and the decoding operation of the VLD 25 is continued again. In this process, if no start code is stored and decoding can not be continued, an error generation signal is sent to the initialization unit 21 to restart the entire decoding process as if the initial start.

본 발명에 따른 가변장 부호 복호화 장치는 비트스트림상에 에러가 존재하여도 기준 스타트 코드 위치 저장부를 이용하므로 정상적인 복호동작의 재개까지 소비되는 시간차를 줄일 수 있고, 유효한 비트스트림의 손실도 최소화 할 수 있다.Since the variable length code decoding apparatus according to the present invention uses the reference start code position storage unit even when an error exists in the bitstream, the time difference consumed until the normal decoding operation is resumed and the loss of the effective bitstream can be minimized. have.

Claims

An initialization unit which detects a reference start code of the compressed bitstream and outputs a bitstream and an address and a reference start detection signal inputted from the code, and a bitstream storage unit which stores the bitstream output from the initialization unit at a corresponding address. And a reference start code position storing unit for storing an address outputted from the initializing unit when a reference start detection signal outputted from the initializing unit is input, and a predetermined amount of stored bitstreams of the bitstream storing unit, and reading the reference value when an error occurs. A decoding control section for controlling to read the address of the next start signal of the start code position storage section, and a variable length code of the bitstream output from the bitstream storage section, and when an error occurs, from the address of the next start signal read from the decoding control section. Variable to decode bitstream A variable length characterized by a variable-length code decoding apparatus adapted for decoding a decoder portion.