KR100192376B1 - Fabrication method of liquid crystal display device - Google Patents

Fabrication method of liquid crystal display device Download PDF

Info

Publication number
KR100192376B1
KR100192376B1 KR1019960016127A KR19960016127A KR100192376B1 KR 100192376 B1 KR100192376 B1 KR 100192376B1 KR 1019960016127 A KR1019960016127 A KR 1019960016127A KR 19960016127 A KR19960016127 A KR 19960016127A KR 100192376 B1 KR100192376 B1 KR 100192376B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
conductive layer
insulating film
gate
Prior art date
Application number
KR1019960016127A
Other languages
Korean (ko)
Other versions
KR970076032A (en
Inventor
김홍규
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960016127A priority Critical patent/KR100192376B1/en
Publication of KR970076032A publication Critical patent/KR970076032A/en
Application granted granted Critical
Publication of KR100192376B1 publication Critical patent/KR100192376B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Abstract

본 발명은 액정표시장치에 관한 것으로써, 도체라인인 게이트 라인과 데이타 라인이 단선이 되는 경우가 빈번히 발생하는 문제점을 해결하기 위하여 안출한 것으로 투명절연기판에 반도체 층을 형성하는 단계와, 반도체층상에 불순물 이온을 주입하고 게이트 절연막을 형성하는 단계와, 게이트 절연막상에 제 1 도전층과 제 2 도전층을 형성하는 단계와, 제 1 도전층과 제 2 도전층을 마스크로 하여 반도체 층에 소오스/드레인 영역을 형성하는 단계와, 전면에 제 1 층간 절연막을 형성한 후 소오스 영역상에 제 1 콘택홀을 형성하는 단계와, 제 1 콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제 2 층간 절연막을 형성한 후 제 2 콘택홀을 형성하는 단계와, 제 2 콘택홀상에 화소전극을 형성하고 전면에 보호막을 증착하는 단계와, 메탈라인이 지나지 않는 게이트 라인상의 일부분에 제 3 콘택홀을 형성하는 단계와, 제 3 콘택홀에 블랙 매트릭스 물질을 증착하여 패터닝 하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치는 게이트 라인과 데이타 라인을 이중구조로 하여 단선이 되는 것을 방지하는 효과가 있다.The present invention relates to a liquid crystal display device, and to solve the problem of frequent occurrence of disconnection between a gate line and a data line, which are conductor lines, forming a semiconductor layer on a transparent insulating substrate, and Implanting impurity ions into the gate insulating film, forming a first conductive layer and a second conductive layer on the gate insulating film, and using the first conductive layer and the second conductive layer as masks to form a source in the semiconductor layer. / Forming a drain region, forming a first contact hole in the source region after forming the first interlayer insulating film on the front surface, forming a metal electrode on the first contact hole, and a second on the front surface Forming a second contact hole after forming the interlayer insulating film, forming a pixel electrode on the second contact hole, depositing a protective film on the entire surface, and not passing the metal line And forming a third contact hole in a portion of the gate line, and depositing and patterning a black matrix material in the third contact hole, wherein the liquid crystal display device has a double structure of a gate line and a data line. There is an effect of preventing the disconnection.

Description

액정표시장치의 제조방법Manufacturing method of liquid crystal display device

제1도는 일반적인 액정표시장치의 회로구성도.1 is a circuit diagram of a general liquid crystal display device.

제2도는 종래의 액정표시장치의 화소(Pixel)부의 레이아웃도.2 is a layout diagram of a pixel unit of a conventional liquid crystal display.

제3도 (a) 내지 (i)는 제2도의 A-A'선에 따른 제조공정순서 단면도.3 (a) to 3 (i) are cross-sectional views of a manufacturing process sequence taken along the line AA ′ of FIG. 2.

제4도는 본 발명의 제 1 실시예에 따른 액정표시장치의 화소부의 레이아웃도.4 is a layout diagram of a pixel portion of a liquid crystal display according to a first embodiment of the present invention.

제5도 (a) 내지 (g) 및 (i')은 제4도의 A-A'선에 따른 제조공정순서 단면도.5 (a) to (g) and (i ') are cross-sectional views of the manufacturing process sequence taken along line A-A' of FIG.

(h) 내지 (i)는 제4도의 B-B'선에 따른 제조공정순서 단면도.(h)-(i) is sectional drawing of the manufacturing process sequence along the B-B 'line | wire of FIG.

제6도는 본 발명의 제 2 실시예에 따른 액정표시장치의 화소부의 레이아웃도.6 is a layout diagram of a pixel portion of a liquid crystal display according to a second embodiment of the present invention.

제7도 (a) 내지 (g) 및 (i')은 제6도의 A-A'선에 따른 제조공정순서 단면도.7 (a) to (g) and (i ') are sectional views of the manufacturing process of FIG. 6 along line A-A'.

(h) 내지 (i)는 제6도의 B-B'선에 따른 제조공정순서 단면도.(h)-(i) is sectional drawing of the manufacturing process sequence along the B-B 'line | wire of FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

40 : 투명절연기판 41 : 반도체층40: transparent insulating substrate 41: semiconductor layer

42 : 포토레지스트 43 : 게이트 절연막42 photoresist 43 gate insulating film

44 : 제1도전층 44' : 제2도전층44: first conductive layer 44 ': second conductive layer

45 : 제1층간 절연막 46 : 제1콘택홀45: first interlayer insulating film 46: first contact hole

47 : 메탈 전극 48 : 제2층간 절연막47 metal electrode 48 second interlayer insulating film

49 : 제2콘택홀 50 : 화소전극49: second contact hole 50: pixel electrode

51 : 보호막 52 : 블랙 매트릭스51: shield 52: black matrix

53 : 제3콘택홀53: third contact hole

본 발명은 액정표시장치에 관한 것으로, 특히 도체라인을 이중구조로 형성하는 액정표시장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a manufacturing method of a liquid crystal display device in which a conductor line is formed in a double structure.

일반적으로 액정표시장치는 제1도에 도시한 바와 같이 박막트랜지스터(TFT)의 게이트에 게이트 라인이 연결되고, 소오스에 데이타 라인이 연결되며 공통전극을 갖는 스토리지 커패시터와 액정 크리스탈 커패시터가 병렬로 연결되어 상기 박막트랜지스터의 드레인에 연결되어 있는 구조가 복수개 있다.In general, as shown in FIG. 1, a liquid crystal display includes a gate line connected to a gate of a TFT, a data line connected to a source, and a storage capacitor having a common electrode and a liquid crystal crystal capacitor connected in parallel. There are a plurality of structures connected to the drain of the thin film transistor.

이와 같이 구성된 액정표시장치는 게이트에 신호전압이 인가되면 박막트랜지스터가 턴온상태가 되며 이 시간동안에 화상에 관한 정보를 가진 데이타 전압이 박막트랜지스터를 통과하여 액정에 인가되어서 액정표시장치가 구동된다.In the liquid crystal display device configured as described above, when a signal voltage is applied to a gate, the thin film transistor is turned on. During this time, a data voltage having information about an image is applied to the liquid crystal through the thin film transistor to drive the liquid crystal display device.

이때 커패시터인 액정에 층전된 총전하량은 게이트가 턴 오프되어 다음 신호가 들어올 때까지 유지된다.At this time, the total charge accumulated in the liquid crystal, which is a capacitor, is maintained until the gate is turned off and the next signal comes in.

이하, 첨부된 도면을 참고하여 종래의 액정표시장치에 대하여 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

제2도는 종래의 액정표시장치의 화소(Pixel)부의 레이아웃도이고, 제3도 (a) 내지 (i)는 제2도의 A-A'선에 따른 제조공정 단면도이다.FIG. 2 is a layout view of a pixel part of a conventional liquid crystal display, and FIGS. 3A to 3I are cross-sectional views of a manufacturing process taken along line AA ′ of FIG. 2.

먼저, 유리나 수정(Quartz) 등의 투명절연기판(1)상에 제3도 (a)에서와 같이 다결정 실리콘을 증착하여 반도체층(2)을 형성한다.First, the semiconductor layer 2 is formed by depositing polycrystalline silicon on a transparent insulating substrate 1 such as glass or quartz, as shown in FIG.

이어 제3도 (b)에서와 같이, 상기 투명절연기판(1)의 전면(全面)에 포토레지스트(3)를 증착한후 스토리지 커패시터(Storage Capacitor)의 하부전극을 형성하기 위하여 일정영역의 포토레지스트(3)가 제거되도록 패터닝 한다.Subsequently, as shown in FIG. 3B, after the photoresist 3 is deposited on the entire surface of the transparent insulating substrate 1, a photo of a predetermined region is formed to form a lower electrode of the storage capacitor. The resist 3 is patterned to be removed.

그리고 상기 포토레지스트(3)를 마스크로 하여 P 또는 B 이온을 주입한다.P or B ions are implanted using the photoresist 3 as a mask.

여기서 화소구동용 TFT로 N채널 디바이스를 사용할 경우 P(Phosphorus)를, p채널 디바이스를 사용할 경우 B(Boron)을 이온주입시킨다In this case, P (Phosphorus) is implanted when the N-channel device is used as the pixel driving TFT, and B (Boron) is implanted when the p-channel device is used.

이어, 제3도 (c)에서와 같이, 상기 공정에서 마스크로 이용되었던 포토레지스트(3)를 제거하고, 상기 반도체층(2)상에 게이트 절연을 위한 게이트 절연막(4)을 형성한다.Subsequently, as shown in FIG. 3C, the photoresist 3 used as a mask in the process is removed, and a gate insulating film 4 for gate insulation is formed on the semiconductor layer 2.

그리고 상기 게이트 절연막(4)상에 게이트 전극형성 물질을 중착하고 채널영역과 스토리지 커패시터가 형성될 부분에만 남도록 패터닝 하여, 게이트 전극라인(5)과 스토리지 커패시터의 상부전극(5')을 정의한다.The gate electrode forming material is deposited on the gate insulating layer 4 and patterned so as to remain only in a portion where the channel region and the storage capacitor are to be formed, thereby defining the gate electrode line 5 and the upper electrode 5 'of the storage capacitor.

그리고 제3도 (d)에서와 같이, 상기 게이트 전극(5)과 상기 스토리지 커패시터의 상부 전극(5')을 마스크로 하여 P(Phosphorus) 또는 B(Boron) 이온을 주입하고 열처리 공정으로 상기 주입되어진 불순물을 활성화시켜 박막트랜지스터(TFT)의 소오스/드레인 영역을 정의한다.And as shown in (d) of FIG. 3, P (Phosphorus) or B (Boron) ions are implanted using the gate electrode 5 and the upper electrode 5 'of the storage capacitor as a mask, and the implantation is performed by a heat treatment process. Activated impurities are defined to define the source / drain regions of the TFT.

이어, 제3도 (e)에서와 같이 투명절연기판(1)의 전면에 층간절연을 위한 제 1 층간 절연막(6)을 증착한 후 데이타 버스라인으로 이용될 메탈전극을 형성하기 위하여 소오스 영역상의 게이트 절연막(4)과 제 1 층간 절연막(6)을 식각하여 제 1 콘택홀(7)을 형성한다.Subsequently, as shown in FIG. 3E, the first interlayer insulating film 6 for interlayer insulation is deposited on the front surface of the transparent insulating substrate 1, and then on the source region to form a metal electrode to be used as a data bus line. The gate insulating film 4 and the first interlayer insulating film 6 are etched to form a first contact hole 7.

그리고 제3도 (f)에서와 같이, 상기 제 1 콘택홀(7)상에 금속(8)을 증착하고 패터닝 한다.As shown in FIG. 3 (f), the metal 8 is deposited and patterned on the first contact hole 7.

이어, 제3도 (g)에서와 같이, 투명절연기판(1)의 전면에 제 2 층간 절연막(9)을 형성하고 화소전극을 형성하기 위하여 드레인 영역상의 게이트 절연막(4)과 제 1, 제 2 층간 절연막(6)(9)을 식각하여 제 2 콘택홀(10)을 형성한다.Subsequently, as shown in FIG. 3G, in order to form the second interlayer insulating film 9 on the front surface of the transparent insulating substrate 1 and to form the pixel electrode, the gate insulating film 4 and the first and first gates on the drain region are formed. The second interlayer insulating film 6 and 9 is etched to form a second contact hole 10.

그리고 제3도 (h)에서와 같이, 상기 제 2 콘택흘(10)과 화소영역상에 ITO(Indium Tin Oxide) 등의 투명물질을 증착하고 패터닝하여 화소전극(11)을 형성하고 전면에 보호막(12)을 형성한다.As shown in FIG. 3 (h), a transparent material such as indium tin oxide (ITO) is deposited and patterned on the second contact stream 10 and the pixel region to form a pixel electrode 11 and a protective film on the entire surface. (12) is formed.

이어, 제3도 (i)에서와 같이, 박막트랜지스터(TFT) 영역으로 통과하는 빛을 차단시키기 위하여 블랙 매트릭스 물질(13)을 증착한 후 패터닝 하여 액정표시장치 하부 패널을 완성하게 된다.Subsequently, as shown in FIG. 3 (i), the black matrix material 13 is deposited and patterned to block light passing through the TFT region, thereby completing the liquid crystal display lower panel.

그러나 상기와 같은 종래의 액정표시장치에 있어서 가열되었던 금속이 공정이 진행되어 짐에 따라 냉각이 되면 수축되는 성질에 의해 도체라인인 메탈라인(데이타 라인이라고도 함)과 게이트 라인이 단선되는 경우가 빈번히 발생하여 수율이 저하되는 문제점이 있다.However, in the conventional liquid crystal display device as described above, the metal line (also referred to as data line) and the gate line are frequently disconnected due to the shrinking property of the heated metal as the process proceeds. There is a problem that the yield is reduced.

본 발명은 상기와 같은 종래의 액정표시장치의 문제점을 해결하기 위하여 안출한 것으로써, 도체라인인 데이타 라인과 게이트 라인을 각각 이중구조로 하여 전극라인의 단선을 방지하기 위한 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the conventional liquid crystal display device, a method of manufacturing a liquid crystal display device for preventing the disconnection of the electrode line by the double structure of the data line and the gate line as a conductor line, respectively. The purpose is to provide.

상기 목적을 달성하기 위한 본 발명의 액정표시장치의 특징은 투명절연기판에 반도체층을 형성하는 단계와, 상기 반도체층상에 불순물 이온을 주입하고 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 제 1 도전층과 제 2 도전층을 형성하는 단계와, 상기 제 1 도전층과 상기 제 2 도전층을 마스크로 하여 상기 반도체 층에 소오스/드레인 영역을 형성하는 단계와, 상기 구조의 전면에 제 1 층간 절연막을 형성한 후 소오스 영역 상에 제 1 콘택홀을 형성하는 단계와, 상기 제 1 콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제 2 층간 절연막을 형성한 후 제 2 콘택홀을 형성하는 단계와, 상기 제 2 콘택홀상에 화소전극을 형성하고 전면에 보호막을 증착하는 단계와, 메탈라인이 지나지 않는 게이트 라인상의 일부분에 제 3 콘택홀을 형성하는 단계와, 상기 제 3 콘택홀에 블랙 매트릭스 물질을 증착하여 패터닝 하는 단계를 포함하여 이루어짐에 있다.A liquid crystal display device of the present invention for achieving the above object is characterized by the steps of forming a semiconductor layer on a transparent insulating substrate, implanting impurity ions on the semiconductor layer and forming a gate insulating film, Forming a first conductive layer and a second conductive layer, forming a source / drain region in the semiconductor layer using the first conductive layer and the second conductive layer as a mask, and forming a first conductive layer on the entire surface of the structure Forming a first contact hole on the source region after forming the interlayer insulating film, forming a metal electrode on the first contact hole, and forming a second contact hole after forming a second interlayer insulating film on the front surface Forming a pixel electrode on the second contact hole, depositing a passivation layer on the entire surface, and forming a third contact hole on a portion of the gate line through which the metal line does not pass. Is in the yirueojim comprises a system and comprising the steps of: patterning by depositing a black matrix material for the third contact hole.

본 발명에 따른 액정표시장치의 제조방법의 특징은 투명절연기판에 반도체 층을 형성하는 단계와, 상기 반도체층상에 불순물 이온을 주입하고 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 제 1 도전층과 제 2 도전층을 형성하는 단계와, 상기 제 1 도전층과 상기 제 2 도전층을 마스크로 하여 상기 반도체 층에 소오스/드레인 영역을 형성하는 단계와, 상기 구조의 전면에 제 1 층간 절연막을 형성한 후 소오스 영역상에 제 1 콘택홀을 형성하는 단계와, 상기 제 1 콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제 2 층간 절연막을 형성한 후 제 2 콘택홀을 형성하는 단계와, 상기 제 2 콘택홀상에 화소 전극을 형성하고 전면에 보호막을 증착하는 단계와, 게이트 라인이 지나지 않는 메탈라인상의 일부분에 제 3 콘택홀을 형성하는 단계와, 상기 제 3 콘택홀에 블랙 매트릭스 물질을 증착하여 패터닝 하는 단계를 포함하여 이루어짐에 있다.A method of manufacturing a liquid crystal display device according to the present invention includes the steps of forming a semiconductor layer on a transparent insulating substrate, implanting impurity ions on the semiconductor layer and forming a gate insulating film, and forming a first conductive film on the gate insulating film. Forming a layer and a second conductive layer, forming a source / drain region in the semiconductor layer using the first conductive layer and the second conductive layer as a mask, and a first interlayer insulating film on the entire surface of the structure. Forming a first contact hole on the source region after forming the first electrode, forming a metal electrode on the first contact hole, and forming a second contact hole after forming a second interlayer insulating film on the front surface Forming a pixel electrode on the second contact hole and depositing a passivation layer on the front surface; forming a third contact hole on a portion of the metal line through which the gate line does not pass; Claim is in yirueojim by comprising the step of depositing and patterning the black matrix material in the third contact hole.

이하, 첨부도면을 참고하여 본 발명의 액정표시장치의 제조방법에 대하여 상세히 설명하면 다음과 같다.Hereinafter, a manufacturing method of the liquid crystal display device of the present invention will be described in detail with reference to the accompanying drawings.

우선, 본 발명의 액정표시장치의 회로구성도는 제1도와 동일하며 제4도는 본 발명의 제 1 실시예에 따른 액정표시장치의 레이아웃도이다.First, the circuit configuration diagram of the liquid crystal display device of the present invention is the same as that of FIG. 1, and FIG. 4 is a layout diagram of the liquid crystal display device according to the first embodiment of the present invention.

제5도는 제4도의 공정단면도로써 (a) 내지 (g) 및 (i)는 제4도의 A-A' 단면도이고, (h) 내지 (i)는 제4도의 B-B' 단면도이다.5 is a cross-sectional view of the process of FIG. 4, wherein (a) to (g) and (i) are sectional views taken along line A-A 'of FIG. 4, and (h) to (i) are sectional views taken along line B-B' in FIG.

먼저 제5도 (a)에서와 같이, 유리 또는 수정(Quartz)과 같은 투명절연기판(40)상에 반도체층(41)을 형성하고 섬(Island) 형태로 패터닝 한다.First, as shown in FIG. 5A, a semiconductor layer 41 is formed on a transparent insulating substrate 40 such as glass or quartz and patterned in an island form.

이어, 제5도 (b)에서와 같이, 상기 투명절연기판(40)의 전면에 포토레지스트(42)를 증착한 후 스토리지 커패시터(Storage Capacitor)의 하부전극을 형성하기 위하여 일정영역의 포토레지스트(42)가 제거되도록 패터닝 한다.Subsequently, as shown in FIG. 5B, after the photoresist 42 is deposited on the front surface of the transparent insulating substrate 40, a photoresist of a predetermined region is formed to form a lower electrode of the storage capacitor. 42) to be removed.

그리고 상기 포토레지스트(42)를 마스크로 하여 P(Phosphorus) 또는 B(Boron) 등의 불순물을 이온주입 한다.The photoresist 42 is used as a mask for implanting impurities such as P (Phosphorus) or B (Boron).

이어, 제5도 (c)에서와 같이, 상기 공정에서 마스크로 이용되었던 포토레지스트(42)를 제거하고, 상기 반도체층(41)상에 게이트 절연을 위한 게이트 절연막(43)을 형성한다.Subsequently, as shown in FIG. 5C, the photoresist 42 used as a mask in the process is removed, and a gate insulating film 43 for gate insulation is formed on the semiconductor layer 41.

그리고 상기 게이트 절연막(43)상에 게이트 전극 형성물질을 증착하여 제 1 도전층(44)과 제 2 도전층(44')을 정의한 후 상기 반도체층(41)상에 소오스/드레인 영역을 정의하기 위하여 불순물(P 또는 B)을 이온주입 시킨 후 열처리 하여 주입된 불순물을 활성화시킨다.And defining a first conductive layer 44 and a second conductive layer 44 ′ by depositing a gate electrode forming material on the gate insulating layer 43, and then defining source / drain regions on the semiconductor layer 41. In order to ion implant the impurities (P or B) and heat treatment to activate the implanted impurities.

여기서 제 1 도전층은 게이트 전극이고, 제 2 도전층은 스토리지 커패시터의 상부전극으로써 공통전극으로 사용된다.The first conductive layer is a gate electrode, and the second conductive layer is used as a common electrode as an upper electrode of the storage capacitor.

이어 제5도 (d)에서와 같이, 투명절연기판(40)의 전면에 층간절연을 위한 제 1 층간 절연막(45)을 증착한 후 데이타 버스라인으로 이용될 메탈전극을 형성하기 위하여 소오스 영역상의 게이트 절연막(43) 및 제 1 층간 절연막(45)을 식각하여 제 1 콘택홀(46)을 형성한다.Subsequently, as shown in FIG. 5 (d), the first interlayer insulating film 45 for interlayer insulation is deposited on the front surface of the transparent insulating substrate 40, and then on the source region to form a metal electrode to be used as a data bus line. The gate insulating layer 43 and the first interlayer insulating layer 45 are etched to form a first contact hole 46.

그리고 제5도 (e)에서와 같이, 상기 제 1 콘택홀(46)상에 메탈(47)을 증착하고 소정형태로 패터닝 한 후, 전면에 제 2 층간 절연막(48)을 형성한다.As shown in FIG. 5E, after the metal 47 is deposited on the first contact hole 46 and patterned in a predetermined shape, a second interlayer insulating film 48 is formed on the entire surface of the first contact hole 46.

이어, 제5도 (f)에서와 같이, 화소전극을 형성하기 위하여 드레인 영역상의 게이트 절연막(43) 및 제 1, 2 층간 절연막(45)(48)을 식각하여 제 2 콘택홀(49)을 형성한다.Subsequently, as shown in FIG. 5 (f), the gate insulating layer 43 and the first and second interlayer insulating layers 45 and 48 on the drain region are etched to form the pixel electrode, thereby forming the second contact hole 49. Form.

그리고 제5도 (g)에서와 같이, 상기 제 2 콘택홀(49) 및 화소영역상에 ITO 등의 투명 물질을 증착하고 패터닝 하여 화소전극(50)을 형성한후 전면에 보호막(51)을 증착한다.As shown in FIG. 5G, a transparent material such as ITO is deposited and patterned on the second contact hole 49 and the pixel region to form the pixel electrode 50, and then the protective film 51 is formed on the entire surface. Deposit.

이어 제5도 (h)에서와 같이, 게이트 전극라인(44)위의 메탈라인이 지나지 않는 일부분에 상기 보호막(51) 및 제 1, 2 층간 절연막(45)(48)을 제거하여 제 3 콘택홀(53)을 형성한다.Subsequently, as shown in FIG. 5 (h), the protective layer 51 and the first and second interlayer insulating layers 45 and 48 are removed to a portion where the metal line on the gate electrode line 44 does not pass. The hole 53 is formed.

그리고 제5도 (i) 및 (i')에서와 같이 박막트랜지스터(TFT) 영역으로 통과하는 빛을 차단하기 위한 블랙 매트릭스 물질(52)을 증착한 후 패터닝 하여 액정표시장치의 하부패널을 완성하게 된다.Then, as shown in FIGS. 5 (i) and (i '), the black matrix material 52 for blocking light passing through the TFT region is deposited and then patterned to complete the lower panel of the liquid crystal display. do.

이때, 블랙 매트릭스 물질은 보통 Cr, WSix, TiW 같은 메탈(Metal)계 물질을 사용하고, 블랙 매트릭스 라인은 게이트 라인위로 지나게 된다.In this case, the black matrix material usually uses metal materials such as Cr, WSix, TiW, and the black matrix line passes over the gate line.

상기와 같은 공정에 따른 액정표시장치는 게이트 라인의 중간중간에 블랙 매트릭스 물질이 연결시킴으로, 게이트 라인상에 단선이 발생할 경우에도 블랙 매트릭스 물질을 통하여 신호가 전달될 수 있다.In the liquid crystal display according to the above process, since the black matrix material is connected to the middle of the gate line, a signal may be transmitted through the black matrix material even when a disconnection occurs on the gate line.

제6도는 본 발명의 액정표시장치의 제 2 실시예를 나타낸 화소부 레이아웃도이고, 제7도는 공정단면도로써, (a) 내지 (g) 및 (i')은 제6도의 A-A' 단면도이고, 제7도의 (h) 내지 (i)는 제6도의 B-B' 단면도이다.FIG. 6 is a layout view of a pixel portion showing a second embodiment of the liquid crystal display of the present invention, FIG. 7 is a process cross-sectional view, and (a) to (g) and (i ') are sectional views taken along line AA' of FIG. (H)-(i) of FIG. 7 is BB 'sectional drawing of FIG.

먼저 제7도 (a)에서와 같이, 유리 또는 수정(Quartz)과 같은 투명절연기판(40)상에 반도체층(41)을 형성하고 섬(Island) 형태로 패터닝 한다.First, as shown in FIG. 7A, a semiconductor layer 41 is formed on a transparent insulating substrate 40 such as glass or quartz and patterned in an island form.

이어, 제7도 (h)에서와 같이, 상기 투명절연기판(40)의 전면에 포토레지스트(42)를 증착한 후 스토리지 커패시터(Storage Capacitor)의 하부전극을 형성하기 위하여 일정영역의 포토레지스트(4?)가 제거되도록 패터닝 한다.Subsequently, as shown in FIG. 7 (h), after the photoresist 42 is deposited on the front surface of the transparent insulating substrate 40, a photoresist of a predetermined region is formed to form a lower electrode of the storage capacitor. 4?) To be removed.

그리고 상기 포토레지스트(42)를 마스크로 하여 P(Phosporus) 또는 B(Boron) 등의 불순물을 이온주입한다.Ion implantation of impurities such as P (Phosporus) or B (Boron) is performed using the photoresist 42 as a mask.

이어, 제7도 (c)에서와 같이, 상기 공정에서 마스크로 이용되었던 포토레지스트(42)를 제거하고, 상기 반도체층(41)상에 게이트 절연을 위한 게이트 절연막(43)을 형성한다.Subsequently, as shown in FIG. 7C, the photoresist 42 used as a mask in the process is removed, and a gate insulating film 43 for gate insulation is formed on the semiconductor layer 41.

그리고 상기 게이트 절연막(43)상에 게이트 전극 형성물질을 증착하여 제 1 도전층(44)과 제 2 도전층(44')을 정의한 후 상기 반도체층(41)상에 소오스/드레인 영역을 정의하기 위하여 불순물(P 또는 B)을 이온주입 시킨 후 열처리하여 주입된 불순물을 활성화시킨다.And defining a first conductive layer 44 and a second conductive layer 44 ′ by depositing a gate electrode forming material on the gate insulating layer 43, and then defining source / drain regions on the semiconductor layer 41. In order to ion implant the impurities (P or B) and heat treatment to activate the implanted impurities.

여기서 제 1 도전층은 게이트 전극이고, 제 2 도전층은 스토리지 커패시터의 상부전극이다.The first conductive layer is a gate electrode, and the second conductive layer is an upper electrode of the storage capacitor.

이어 제7도 (d)에서와 같이, 투명절연기판(40)의 전면에 층간절연을 위한 제 1 층간 절연막(45)을 증착한 후 데이타 버스라인으로 이용될 메탈전극을 형성하기 위하여 소오스 영역상의 게이트 절연막(43) 및 제 1 층간 절연막(45)을 식각하여 제 1 콘택홀(46)을 형성한다.Subsequently, as shown in FIG. 7 (d), a first interlayer insulating film 45 for interlayer insulation is deposited on the front surface of the transparent insulating substrate 40 and then formed on the source region to form a metal electrode to be used as a data bus line. The gate insulating layer 43 and the first interlayer insulating layer 45 are etched to form a first contact hole 46.

그리고 제7도 (e)에서와 같이, 상기 제 1 콘택홀(46)상에 메탈(47)을 증착하고 소정 형태로 패터닝 한 후, 전면에 제 2 층간 절연막(48)을 형성한다.As shown in FIG. 7E, after the metal 47 is deposited on the first contact hole 46 and patterned in a predetermined shape, a second interlayer insulating film 48 is formed on the entire surface.

이어, 제7도 (f)에서와 같이, 화소전극을 형성하기 위하여 드레인 영역상의 게이트 절연막(43) 및 제 1, 2 층간 절연막(45)(48)을 식각하여 제 2 콘택홀(49)을 형성한다.Subsequently, as shown in FIG. 7 (f), the gate insulating layer 43 and the first and second interlayer insulating layers 45 and 48 on the drain region are etched to form the pixel electrode, thereby forming the second contact hole 49. Form.

그리고 제7도 (g)에서와 같이, 상기 제 2 콘택홀(49) 및 화소영역상에 ITO 등의 투명 물질을 증착하고 패터닝 하여 화소전극(50)을 형성하고 전면에 보호막(51)을 형성한다.As shown in FIG. 7G, a transparent material such as ITO is deposited and patterned on the second contact hole 49 and the pixel region to form the pixel electrode 50 and the passivation layer 51 on the entire surface. do.

이어 제7도 (h)에서와 같이, 데이타 라인(47)위의 게이트 전극라인(44)이 지나지 않는 일부분에 상기 보호막(51) 및 제 2 층간 절연막(48)을 제거하여 제 3 콘택홀(53)을 형성한다.Subsequently, as shown in FIG. 7 (h), the passivation layer 51 and the second interlayer insulating layer 48 are removed in a portion where the gate electrode line 44 on the data line 47 does not pass. 53).

그리고 제6도 (i) 및 (i')에서와 같이 박막트랜지스터(TFT) 영역으로 통과하는 빛을 차단하기 위한 블랙 매트릭스 물질(52)을 증착한 후 패터닝 하여 액정표시장치의 하부패널을 완성하게 된다.Then, as shown in FIGS. 6 (i) and (i '), the black matrix material 52 for blocking light passing through the TFT region is deposited and then patterned to complete the lower panel of the LCD. do.

이때, 블랙 매트릭스 물질은 보통 Cr, WSix, TiW 같은 메탈(Metal)계 물질을 사용하고, 블랙 매트릭스 라인은 게이트 라인위로 지나게 된다.In this case, the black matrix material usually uses metal materials such as Cr, WSix, TiW, and the black matrix line passes over the gate line.

상기와 같은 공정에 따른 액정표시장치는 메탈라인의 중간중간에 블랙 매트릭스 물질이 연결시킴으로, 메탈라인상에 단선이 발생할 경우에도 블랙 매트릭스 물질을 통하여 신호가 전파될 수 있다.In the liquid crystal display according to the above process, since the black matrix material is connected to the middle of the metal line, a signal may be propagated through the black matrix material even when disconnection occurs on the metal line.

따라서, 본 발명에 따른 액정표시장치는 블랙 매트릭스를 이용함으로써 게이트 라인과 메탈라인을 이중구조로 하여 전극라인의 단선을 방지할 수 있으므로 패널제작 공정에서 수율을 높일 수 있는 효과가 있다.Accordingly, the liquid crystal display device according to the present invention can prevent the disconnection of the electrode line by using the black matrix as a double structure of the gate line and the metal line, thereby increasing the yield in the panel manufacturing process.

Claims (8)

투명절연기판에 반도체 층을 형성하는 단계와, 상기 반도체층상에 불순물 이온을 주입하고 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 제 1 도전층과 제 2 도전층을 형성하는 단계와, 상기 제 1 도전층과 상기 제 2 도전층을 마스크로 하여 상기 반도체 층에 소오스/드레인 영역을 형성하는 단계와, 상기 구조의 전면에 제 1 층간 절연막을 형성한 후 소오스 영역상에 제 1 콘택홀을 형성하는 단계와, 상기 제 1 콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제 2 층간 절연막을 형성한 후 제 2 콘택홀을 형성하는 단계와, 상기 제 2 콘택홀상에 화소전극을 형성하고 전면에 보호막을 증착하는 단계와, 메탈라인이 지나지 않는 게이트 라인상의 일부분에 제 3 콘택홀을 형성하는 단계와, 상기 제 3 콘택홀에 블랙 매트릭스 물질을 증착하여 패터닝 하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.Forming a semiconductor layer on the transparent insulating substrate, implanting impurity ions on the semiconductor layer and forming a gate insulating film, forming a first conductive layer and a second conductive layer on the gate insulating film, and Forming a source / drain region in the semiconductor layer using the first conductive layer and the second conductive layer as a mask, and forming a first interlayer insulating layer on the entire surface of the structure, and then forming a first contact hole on the source region. Forming a metal electrode on the first contact hole, forming a second interlayer insulating film on a front surface thereof, forming a second contact hole, and forming a pixel electrode on the second contact hole. Depositing a protective film on the entire surface, forming a third contact hole in a portion of the gate line through which the metal line does not pass, and depositing a black matrix material in the third contact hole Method for manufacturing a liquid crystal display device characterized by including the step of turning yirueojim. 제1항에 있어서, 제 1 도전층과 제 2 도전층의 형성물질은 동일함을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the first conductive layer and the second conductive layer are formed of the same material. 제1항에 있어서, 제 1 도전층은 게이트 전극이고, 제 2 도전층은 스토리지 커패시터의 상부 전극임을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the first conductive layer is a gate electrode, and the second conductive layer is an upper electrode of the storage capacitor. 제1항에 있어서, 블랙 매트릭스 물질은 Cr, WSix, TiW 등의 메탈계 물질을 사용함을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the black matrix material comprises a metal material such as Cr, WSix, TiW, or the like. 투명절연기판에 반도체 층을 형성하는 단계와, 상기 반도체층상에 불순물 이온을 주입하고 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 제 1 도전층과 제 2 도전층을 형성하는 단계와, 상기 제 1 도전층과 상기 제 2 도전층을 마스크로 하여 상기 반도체 층에 소오스/드레인 영역을 형성하는 단계와, 상기 구조의 전면에 제 1 층간 절연막을 형성한 후 소오스 영역상에 제 1 콘택홀을 형성하는 단계와, 상기 제 1 콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제 2 층간 절연막을 형성한 후 제 2 콘택홀을 형성하는 단계와, 상기 제 2 콘택홀상에 화소전극을 형성하고 전면에 보호막을 증착하는 단계와, 게이트 라인이 지나지 않는 메탈라인상의 일부분에 제 3 콘택홀을 형성하는 단계와, 상기 제 3 큰택홀에 블랙 매트릭스 물질을 중착하여 패터닝 하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.Forming a semiconductor layer on the transparent insulating substrate, implanting impurity ions on the semiconductor layer and forming a gate insulating film, forming a first conductive layer and a second conductive layer on the gate insulating film, and Forming a source / drain region in the semiconductor layer using the first conductive layer and the second conductive layer as a mask, and forming a first interlayer insulating layer on the entire surface of the structure, and then forming a first contact hole on the source region. Forming a metal electrode on the first contact hole, forming a second interlayer insulating film on a front surface thereof, forming a second contact hole, and forming a pixel electrode on the second contact hole. Depositing a protective film on the entire surface, forming a third contact hole in a portion of the metal line not passing through the gate line, and depositing a black matrix material on the third large contact hole Method for manufacturing a liquid crystal display device characterized by including the step of turning yirueojim. 제5항에 있어서, 제 1 도전층과 제 2 도전층의 형성물질은 동일함을 특징으로 하는 액정표시장치의 제조방법.The method of claim 5, wherein the first conductive layer and the second conductive layer are formed of the same material. 제5항에 있어서, 제 1 도전층은 게이트 전극이고, 제 2 도전층은 스토리지 커패시터의 상부전극임을 특징으로 하는 액정표시장치의 제조방법.The method of claim 5, wherein the first conductive layer is a gate electrode, and the second conductive layer is an upper electrode of the storage capacitor. 제5항에 있어서, 블랙 매트릭스 물질은 Cr, WSix, TiW 등의 메탈계 물질을 사용함을 특징으로 하는 액정표시 장치의 제조방법.The method of claim 5, wherein the black matrix material uses a metal material such as Cr, WSix, or TiW.
KR1019960016127A 1996-05-15 1996-05-15 Fabrication method of liquid crystal display device KR100192376B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016127A KR100192376B1 (en) 1996-05-15 1996-05-15 Fabrication method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016127A KR100192376B1 (en) 1996-05-15 1996-05-15 Fabrication method of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR970076032A KR970076032A (en) 1997-12-10
KR100192376B1 true KR100192376B1 (en) 1999-06-15

Family

ID=19458712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016127A KR100192376B1 (en) 1996-05-15 1996-05-15 Fabrication method of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100192376B1 (en)

Also Published As

Publication number Publication date
KR970076032A (en) 1997-12-10

Similar Documents

Publication Publication Date Title
CA2178232C (en) Lcd with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
US6475837B2 (en) Electro-optical device
US5793460A (en) Liquid crystal display device and method for manufacturing the same
US5976902A (en) Method of fabricating a fully self-aligned TFT-LCD
US6300174B1 (en) Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof
KR100844392B1 (en) Thin film transistors and their manufacture method
KR100355713B1 (en) Top gate type TFT LCD and Method of forming it
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
KR0156178B1 (en) Method for producing lcd device
WO1999039241A1 (en) Liquid crystal display device
WO2001045147A1 (en) Method of manufacturing a transistor
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
EP1396019B1 (en) Thin film transistor self-aligned to a light-shield layer
JPH0954342A (en) Active matrix type liquid crystal display panel and its production
KR100621534B1 (en) liquid crystal display device
US6972219B2 (en) Thin film transistor self-aligned to a light-shield layer
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
KR100223879B1 (en) Liquid crystal display device and its manufacturing method
KR100192376B1 (en) Fabrication method of liquid crystal display device
KR100226857B1 (en) Manufacturing method of liquid crystal display device
KR100218503B1 (en) Liquid crystal display device and its manufacturing method
KR100872470B1 (en) Array substrate and method of manufacturing the same
KR0156180B1 (en) Method for producing lcd device
KR20050046164A (en) Thin film transistor array substrate and manufacturing method of the same
KR100218578B1 (en) Structure and its manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee