KR100191976B1

KR100191976B1 - 멀티비트 식별 태그 및 멀티 비트 식별태그의 제조 방법

Info

Publication number: KR100191976B1
Application number: KR1019950042239A
Authority: KR
Inventors: 조셉 감비노 리차드; 야콥 본 구트펠트 로버트
Original assignee: 포만 제프리 엘; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1994-11-23
Filing date: 1995-11-20
Publication date: 1999-06-15
Also published as: JPH08297468A; JP2804462B2; US5538803A

Abstract

본 발명의 식별 태그는 다수의 비트 정보로 부호화될 수 있고, 또 원격적으로 호출되고 판독될 수 있다. 이러한 식별 태그는 다수의 자기 소자를 구비한다. 정보는 특정한 자계에서 큰 자구벽 변위(바르크하우젠 점프)를 발생하는 자기 소자내에 저장된다.

Description

멀티비트 식별 태그 및 멀티비트 식별 태그의 제조방법

제1a도 및 제1b 도는 통상의 히스테리시스 루프를 나타낸 그래프.

제2a도는 본 발명의 멀티비트 태그의 한 비트 소자의 단면도.

제2b도는 본 발명의 다른 실시예에 따른 멀티비트 태그의 한 비트 소자의 단면도.

제2c도는 비자기 간극이 추가되어 있는 본 발명의 멀티비트 태그의 한 비트 소자의 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 바르크하우젠 점프 자기 재료(능동 자기 재료)

2 : 경질 자기 재료층 3 : 연질 자기 재료층(연질 자기 분로층)

4 : 비자기 스페이서 층 6 : 기재

10 : 간극

본 발명은 식별 태그(an identification tag)에 관한 것으로, 특히 다수의 비트 정보(multiple bits of information)로 부호화될 수 있고. 또 원격적으로 호출(질문)되고 판독될 수 있는 식별 태그 및 이러한 식별 태그의 제조방법에 관한 것이다.

소매 태깅(retail tagging), 육상/항공 화물 패키지 산업에 사용되는 태깅(tagging), 신분 식별 태깅, 제조공정에서 팔레트 태깅(pallet tagging)등의 경우에, 제품, 물품 또는 사람을 상세히 식별하기 위한 태그가 필요하다. 무슨 제품인지, 제품의 제조 일자, 제품의 가격 등을 판단하기 위해서, 또 제품, 물품 또는 사람이 계산대 또는 키오스크(a check-out counter or kiosk)등을 적절히 통과하였는지를 판단하기 위해서, 충분한 수의 비트를 이용하여 태그에 호출(질문)을 할 수 있다. 또한 태그를 통하여 제품을 식별하면 소매 산업용 새로운 유형의 체크 아웃 시스템을 도입할 수 있게 되어 즉각적인 체크 아옷(대기상태 없이 체크 아웃)(no-wait check-out)에 대한 많은 기대를 불러 일으킬 수 있다.

통상의 태그 및 태그 시스템은 다수의 문제점, 즉 1) 전형적인 도난 방지 태그는 단지 한 비트만을 갖는다는 점과, 2) 태그를 판독하기 위해 다량의 전력이 필요하므로 태그 배터리(또는 적절한 전원)가 요구되는 점과, 3)탬퍼링(tampering)에 의해서 비교적 쉽게 실패된다는 점등의 문제점을 안고 있다.

소매, 제품 목록 제어 및 기타 다수 목적을 위한 원격적으로 감지되는 멀티비트 태그(multibit, remotely-sensed tags)가 필요하다. 다수 응용의 경우, 비용이 저렴해야 되고, 또 태그는 개별적으로 부호화되어야 한다. 또한, 태그가 호출될 때, 태그는 그것이 부착되어 있는 물품을 신뢰성 있게 식별하도록 구별신호(a distinctive signal)를 발생해야 한다.

또한, 통상의 태그는 바르크하우젠 점프 효과(Barkhausen jump effect)를 이용하였다. 그러나, 바르크하우젠 점프 효과는 단일 비트 소자만을 갖는 태그에 사용되었다. 본 발명이 이루어지기까지는 바르크하우젠 효과를 사용한 태그는 조화되어 멀티비트 어레이(multibit arrays) 또는 표시작업(markers working)으로 전환되지 않았는데, 이러한 이유는 각 비트가 태그의 다른 비트에 영향을 주는 일 없이 자계(a field)에서 스위치되도록 각 비트를 전용화(개별화)(personalizing)하는 방법이 요구되기 때문이다 일반적으로, 바르크하우젠 효과는, 자화가 연속적인 변화에 의해서 보다는 불연속적인 단계에서 발생되므로 감지 또는 픽업 오일(a sensing or pickup coil)에서의 상당한 크기의 전압을 유도하기 위한 주요사항이 되는 시간에 따른 큰 자속변화(dΦ/dt)를 발생시키는 경향에 특징지워진다.

예를들어, 한 통상와 시스템은 예를들면 폴리머 기재상의 침착물로 부터의 큰 바르크하우젠 효과를 이용하며, 이 시스템은 전자 물품 감시 및 회전 센서(electronic article surveillance and rotation sensors)에 관한 응용에 유용하다. 다수의 절차, 예를들어 경사 스퍼터링(oblique sputtering), 열처리 및 최대 자속 점프를 얻기 위해 침착중에 및 침착후에 자계를 발생시키는 것에 의해서 바르크하우젠 재료를 제조할 수 있다.

경질 또는 반경질 자기재료로 이루어진 제 2 층은 직류(DC)에 의해 발생된 자계에 의해서 센서를 활성화 또는 비활성화하는 수단을 제공하기 위해 동일한 기재상에 침착된다.

그러나, 이러한 통상의 시스템은 외부 램프 자계(an externally ramped magnetic field)의 기능으로서 스위치(즉 자화의 방향을 변경)하도록 설계된 바르크하우젠 소자의 어레이를 포함시키는데 실패하였으며, 제 3 자기층에 의해 제어되는 스위칭용 요구 자계는 각 소자의 두께를 달리하여 가변 자기 분로(a variable magnetic shunt)로서 역할을 한다.

또한, 통상의 시스템은 항목(items)을 구별하기 위한 코드(a code)를 생성할 능력이 없는 단일의 바르크하우젠 층을 사용하는 단일의 비트 소자용일 뿐이다.

제 2 통상의 시스템에 있어서, 단일의 비트 소자는 바르크하우젠 점프가 전자 물품 감시 태그를 구성하기 위해 사용되는 것에 채용된다.

그러나, 이 시스템은 멀티비트 태그를 형성하기 위해서 상이한 인가 자계에서 스위치하도록 설계된 3층 구조를 갖는다는 점에서 결점이 있다. 이러한 통상의 시스템은 태그의 활성화/비활성화 목적을 위해 태그상에 침착된 제 2 경질 자기층을 사용한다. 단일 셋트의 침착/어닐링 공정(a single set of deposition/annealing processes)에 의해 여러 동일한 표시(markers)를 형성하는 수단이 제공되는데, 여기서 좁은 영역이 생성되며, 이것으로부터 개개의 태그를 손상없이 절단해 낼 수 있다. 개개의 태그들이 분리되면, 각 절단된 테그는 개개의 단일 비트전자 물품 감시 마커(표시)[individual single bit electronic article surveillance(EAS) markers]로서 역할을 한다. 그러나, 이들 마커는 공조 관계(concert)로 사용되지 않거나 또는 멀티비트 어레이로서 사용되지 않는다.

더우기, 이 시스템은 인가된 자계의 다양한 레벨에서 스위칭함으로써 코드(a code)를 발생시키는 수단을 구비하고 있지 않으며, 따라서 본 발명의 태그와 유사한 (목적의) 멀티비트 바르크하우젠 태그는 존재하지 않는다.

다른 통상의 단일 비트 태그장치는 제1a도에 도시된 바와 같이 히스테리시스 루프(a hysteresis loop)를 구비한다. 이 태그의 능동소자는 자기 재료로 제조된다. 제1a도에 도시된 히스테리시스 루프를 갖는 태그는 소정의 자기 합금을 비자화[다중 자구(multiple domains)] 상태로 어 닐링함으로써 제조된다. 일반적으로, 예를들어 강자성 재료와 같은 재료는 자기 자구(magnetic domains)로 분할되며, 각 자구는 외부자계 없이 균일한 정미자화(a net magnetization even)를 갖는다. 대형 자구는 일반적으로 정미자화를 갖지 않을 것이다 그 이유는 다양한 자구에서의 임의의 자화는 자구의 임의의 배향으로 인해 서로를 상쇄시키기 때문일 것이다.

어닐링 공정은 자기 이방성(magnetic anisotropy)(예를들어 자화의 방향)을 변경하게 되므로, 재료의 자구벽들은 이들이 어닐링공정 동안에 갖는 위치에서 고정상태(pinned)로 있게 된다. 자구벽은 사전설정된 임계 자계(H_j)가 초과될 때까지는 고정상태로 유지된다.

이러한 임계 자계에서, 자구벽은 벽의 변위에 대한 장애를 극복하고 또 급작스럽게 비교적 큰 거리(예를들어, 100㎛)로 이동한다. 이러한 자구벽의 이동은 인가된 자계가 임계 자계(H_j)를 초과할때 픽업 코일에서 검출될 수 있는 자화의 급속한 변화를 야기시킨다.

제1a도는 30분동안 비자화 상태로 어닐링 한 후의 저 자기 왜곡 비정질 합금(a low magnetostriction amorphous alloy)의 히스테리시스 루프(M 대 H)를 도시한 것이다. 제1b도는 1시간동안 어닐링한 후의 히스테리시스 루프를 도시한 것이다. 이들 루프의 다른 중요사항은, 제1b도에 도시된 바와같이, 자화(M)의 주요변화는 바르크하우젠 점프의 임계자계(H_j)에서 발생한다는 점이다. 제1a도와는 대조적으로, 장시간의 어닐링 처리의 결과로서, 제1b도의 경우 자화(M)의 상당히 작은 불연속이 발생하게 되므로, 제1a도의 히스테리시스 루프의 경우 보다 유리한 71(dΦ/dt)이 발생된다.

전술한 바와같이, 통상의 모든 태그장치는 이들이 단일 비트 장치라는 점에서 단점을 갖는다. 또한, 통상의 바아 코드가 멀티비트방안(설계)(a multibit scheme)을 나타낼 수도 있지만, 통상의 바아 코드는 원격적으로 호출되고 판독될 수 없다.

따라서, 본 발명의 목적은 다수의 비트로 부호화될 수 있고, 또 원격적으로 호출되고 판독될 수 있는 멀티비트 태그(예를들어, 물품에 결합하기 위한 센서 또는 식별장치)를 제공하는데 있다.

본 발명의 제 1 실시예에 있어서, 본 발명에 따르면, 상이한 외부 인가 자계에서 자화의 불연속적인 변화를 제각기 발생하는 다수의 자기 구조체를 포함하는 멀티비트 디지 탈 데이타를 저 장하는 태그를 제공한다.

본 발명의 제 2실시예에 있어서, 본 발명에 따르면, 멀티비트 디지탈 데이타를 저장하는 식별 태그에 있어서, 기재(a substrate)와; 상기 기재상에 침착되며, 비자화 및 어닐링되는 능동 자기 재료(an active magnetic material)와: 상기 능동 자기 재료상에 침착된 제 1 비자기 스페이서 층(a first nonmagnetic spacer layer)과: 상기 제 1 비자기 스페이서 층위에 침착된 경질 자기층(a hard magnetic layer)과: 상기 경질 자기층위에 침착된 제 2 비자기 스페이서 층(a second nonmagnetic spacer layer)과; 상기 제 2 비자기 스페이서 층위에 침착된 연질 자기 분로층(a soft magnetic shunt path layer)을 포함하는 식별 태그를 제공한다.

본 발명의 제 3실시예에 있어서, 본 발명에 따르면, 디지탈 데이타를 저장하는 멀티비트 식별 태그를 제조하는 방법은, 기재상에 능동 자기 재료를 침착하는 단계와; 상기 능동 자기 재료층을 비자화 및 어닐링하는 단계와;상기 능동 자기 재료층상에 제 1 비자기 스페이서 층을 침착하는 단계와; 상기 제 1 비자기 스페이서 층위에 경질 자기층을 침착하는 단계와: 상기 경질 자기층상에 제 2 비자기 스페이서 층을 침착하는 단계와; 상기 제 2 비자기 스페이서 층상에 연질 자기 분로층을 침착하는 단계를 포함한다.

도면, 특히 제2a를 참조하면, 본 발명에 따른 멀티비트 장치가 도시되어 있다. 본 발명의 멀티비트 장치는 경질 자기 재료를 그의 잔류상태(remanent state)로 갖는 자기 바이어싱 구조체(a magnetic biasing structure)와 조합하여 바르크하우젠 점프 자기 재료(능동 자기 재료)의 능동 소자를 사용한다.

제2a도에 도시된 바와같이, 본 발명의 기본 구조체는 기재(6)상에 침착된 바르크하우젠 점프 자기 재료(1)를 포함한다. 이 자기 재료(1)는 5ppm 미만의 자기 왜곡을 갖는 CoNiFeSiB의 비정질 자기 합금(an amorphous magnetic alloy)인 것이 바람직하다.

비자기 스페이서 층(4)은, SiO₂또는 TaN 을 포함하는 것이 바람직하며, 바르크하우젠 점프 자기 재료(1)위에 침착/배치되고, 이어서 경질 자기 재료층(2)이 비자기 스페이서 층(4)상에 침착/배치된다. 경질 자기 재료는 고보자성(a high coercivity) 및 큰 잔류 자화(a large remanent magnetization)를 갖는 재료이다. 경질 자기 재료(2)는 Co-Pt-Nb 합금, Co-Pt-Ta 합금 또는 육방 코발트(hexagonal cobalt)를 포함하는 것이 바람직하다. 경질 자기 재료는 그 경질 자기 재료를 포화시키기에 충분할 정도로 큰 자계를 인가한 다음에, 인가된 자계를 제로(zero)로 감소/동작(decreasing/driving)시킴으로써 잔류상태로 배치된다.

제2b도에 도시된 바와같이, 경질 자기 재료층(2)위에 침착된 제 2 비자기 스페이서 재료층(4)이 제2a도의 구조체에 추가되어 있다. 다음에, 연질 자기 재료층(3), 즉 자기 분로층(magnetic shunt layer)은 퍼멀로이(permalloy)(80/20 Ni/Fe 합금), 또는 Fe-Ni-B-Si 와 같은 비정질 자기 조성물을 포함하는 것이 바람직하며, 제 2 비자기 스페이서 층위에 배치된다. 연질 자기 재료는 저손실(low-loss), 저보자력(low-coercive force), 고투자율(high-permeability) 재료이다. 화살표(5)는 자계 흐름의 방향을 나타낸다. 스페이서 층들(4)은 교환 결합(exchange coupling)을 방지하기 위한 것으로, 약 50A 정도의 두께를 갖는 것이 바람직한 반면에, 자기층(2, 3)은 1000Å 정도의 두께를 갖는 것이 바람직하다. 기재(6)는 소망에 따라 임의의 두께를 가질 수 있다.

자기층(1)은 자기층(2)과 비교적 동일한 두께를 갖는다. 바르크하우젠 점프 재료는 내부 바이어스 자계(an internal bias field)를 격게 되는데, 이 내부 바이어스 자계는 분로층(3)에 의해서 수정되는 경질 자기 재료층(2)으로부터 발생한다.

이러한 구조체에 있어서, 인가된 AC 및 DC 자계(H_appl)와 내부 바이어스 자계(H_bias)의 총합이 바르크하우젠 점프 자계(H_j)와 동일하게 될 때, 바르크하우젠 점프가 발생한다.

본 발명에 따른 멀티비트 태그는 이러한 소자들의 어레이를 구비하며, 각각의 소자는 상이한 바이어스 자계를 가지므로, 각 소자는 상이한 인가 자계에 응답하여 호출시에 상이한 비트 정보를 제공한다. 호출 자계(interrogation field)는 시간에 따라 변하므로, 개개 소자의 응답신호는 시간적으로 분리된다.

예를들어, 3개의 태그(1, 2, 3)가 각기 +0.5 Oe, +1.0 Oe 및 +1.5 Oe 의 내부 바이어스 자계를 갖는 경우, 외부 인가 I)C 자계가 -0.5 Oe에 도달할 때, 태그(1)상의 정미 바이어스 자계(net bias field)는 제로가 될 것이다. 이때, 태그는 작은 AC 자계에 의해서 스위치될 수 있다. 예를들어, 인가된 AC 자계의 진폭이 ±0.5 Oe 이고, 또 바르크하우젠 점프 자계가 0.4 Oe 인 경우, 태그(1)는 인가된 AC 자계에 의해서 스위치될 것이다. 태그(2, 3)는 각기 0.5 Oe[(+1.0)+(-0.5)] 및 +1.0 Oe[(.1.5)+(-0.5)]의 자계에 있기 때문에, 이들 태그는 여전히 포화된 상태로 있게 된다. 인가된 DC 자계가 -1.0 Oe에 도달할 때, 태그(2)는 AC 자계에 의해서 스위치되어 신호를 발생한다 이때, 소자(태그)(1, 2)는 포화된다 인가된 DC 자계가 -1.5 Oe에 도달할 때, 소자(태그)(3)는 인가된 AC 자계에 의해서 스위치되어 포화되어 있는 소자(태그)(1, 2)가 동작하지 않는 동안 신호를 발생할 것이다.

능동 소자상의 효과적인 내부 바이어스 자계는 분로의 자기저항을 제어함으로써 변화될 수 있다 예를들어, 분로층이 없는 경우, 바이어스 층으로부터의 대부분의 자속은 능동 소자를 통과할 것이고, 효과적인 바이어스 자계는 최고로 될 것이다. NiFe 합금과 같은 고투자율 재료로 이루어진 두꺼운 층이 분로로서 사용되는 경우, 대부분의 자속은 분로를 통해 전환될 것이고, 능동 소자상의 효과적인 바이어스 자계는 매우 낮아질 것이다. 능동 소자상에서 바이어스 자계의 범위를 설정하면 개개의 비트를 구별하는 수단을 제공하게 된다. 즉 소정의 외부 인가 DC 자계에서 점프의 존재는 2진 코드의 1에 대응되고, 점프의 부존재는 0에 대응된다.

이와는 달리, 일정한 투자율 및 두께를 갖는 분로층의 자기저항은, 제2c도에 도시된 바와같이, 분로층의 길이를 따라서 하나 또는 그 이상의 비자기 간극(갭)(one or more nonmagnetic gaps)을 도입함으로써 변화될 수 있으며, 여기서 비자기 간극(10)이 연질 자기 재료층(3)에 부가되어 있다. 연질 자기 재료층에 비자기 간극(10)을 형성하면, 분로의 자기저항을 증가시키고 또 인접한 능동 자기 소자상에서 상이한 효과적인 바이어스 자계를 제공하게 된다. 간극의 길이는 0.2 mm 인 것이 바람직하며, 또한 간극은 0.2-10 mm의 거리로 서로 분리되어 있다. 간극은 비충진 상태로 남겨둘 수도 있으며, 또는 연질 자기 분로층(3)상에 Ge 를 침착함으로써 형성된 확산 비자기 재료(예를들어, Ni₃Ge)로 충진될 수 있다. 자기저항을 제어하는 다른 방법은 분로층의 두께를 변경시키는 것을 포함한다. 간극을 형성하는 바람직한 방법은 이하에서 설명한다.

상기에서 설명한 태그 구조체의 형성방법은 다음에서 설명될 것이다.

태그를 제조하기 위해서, 능동 자기 재료를 실온으로 유지된 기재상에 스퍼터 침착한다. 전술한 바와같이, 기재는 실리콘, 또는 폴리이미드(예를들어, E.I., Dupoot de Nemours Co. 로부터 상업적으로 구입할 수 있는 상표 Kaptonrr)와 같은 고온 폴리머, 또는 넓은 온도 범위에 걸쳐서 높은 기계적 안정성 및 전기적 성질을 갖는 고온 유전체를 제공하는 적절한 재료로 이루어지는 것이 바람직하다. 능동 자기 재료의 적절한 조성물은 비정질 상태의 (Fe_0.06Co_0.09)₇₉Si₂B₁₉이다. 이 층을 300℃ 에서 30분동안 제로 자계(a zero field)로 비자화시키고 어닐링 한다. 자기재료는 전기적으로 절연성 또는 전도성 일 수 있다.

비자기 스페이서 층은 SiO₂, TiN 또는 그 유사물로 형성하는 것이 바람직하며, 이 비자기 스페이서 층을 바람직하게는 스퍼터링에 의해서 능동 자기층 위에 침착한다. 다음에, 경질 자기층을 비자기 스페이서 층 위에 침착한다. 경질 자기층은 Co-Pt-Nb 합금으로 형성하는 것이 바람직하다.

다음에, 다른 비자기 층 및 최종적으로는 연질 자기 분로층을 침착한다. 연질 자기 분로층은 퍼멀로이 (80/20 Ni/re 합금) 또는 200℃이하에서 침착이 되는 연질의 비정질 자기 조성물인 것이 바람직하다. 층(1, 2, 3 및 4)의 순서(예를들어, 적층 또는 층형성 )를 변경하는 것도 가능하며, 이것이 유리할 수도 있음을 인식해야 한다.

개개의 태그 소자 상의 바이어스 자계를 조절하기 위한 여러가지 방법이 있다. 예를들어, 분로층의 두께는 동일한 재료로 구성될 수도 있는 상이한 기재상에서 변경할 수도 있다. 기재/분로층 쌍은 제2도의 층(1, 4, 2 및 4)을 포함하는 태그의 상층(4)에 기계적으로 부착할 수도 있다. 상이한 두께의 분로층을 갖는 기재/분로층 쌍을 이용하여, 태그의 자기 성질을 변경할 수도 있다. 멀티비트 태그는 가변분로 층 두께를 갖는 여러개의 단일 태그로 조립할 수도 있다. 이러한 방법은 소수의 비트(예를들어, 약 16개 까지)에 대해 자동화 처리공정을 사용함으로써 비용면에서 효과적이다.

태그를 전용화(개별화)(personalizing)하는 제 2 방법은 균일한 두께를 갖는 분로층을 사용하는 것인데, 이 분로층은 레이저 가열에 의해서 분로층의 일부가 비자기성 이 되도록 수정된다. 이러한 방법은 제2c도에 도시된 바와같이 분로(shunt path)내에 비자기 간극(10)을 형성하며, 이 비자기 간극(10)은 실효 투자율(effective Permeability)을 수정하게 된다. 전술한 바와같이, 간극은 개방상태[예를들어, 에어 스페이스(air space)]로 둘 수 있으며, 또는 Ge를 연질 자기 분로층 위에 침착함으로써 형성된 확산 비자기 재료(예를들어, Ni₃Ge)로 충진할 수 있다.

비자기 간극을 형성하기 위해서, Ge 는 가열에 의해서 분로층내에 확산된다. 가열에 의해 이러한 구조체를 형성하는 방법은 1992년 5월 1일에 출원되고 본 출원인에 양도된 계류중인 미합중국 특허출원 제07/877, 877 호에 개시되어 있으며, 상기 특허출원은 본 명세서에서 참고로 인용된다. 중요한 특징은 분로층의 투자율이 변경될 수 있도록 분로층이 비자기성인 부분을 갖는다는 것이다.

간극들의 형성 및 이들 간극이 호출시에 상이한 정보를 제공하는 방법에 관하여, 예를들어 소자의 어레이중 분로층내에 간극이 없는 제 1 태그 소자는 최고의 투자율 분로와 그에 따른 능동 층(active layer)상에서 최저의 바이어스 자계를 갖는다. 이러한 소자의 스위칭(예를들어, 전술한 바와같이, 자화 변화)은 외부 바이어스 자계의 최고치에서 발생할 것이다. 분로층내에 간극(예를들어, 0.2 mm 의 간극)을 갖는 제 2 태그 소자는 분로층내의 비자기 간극 때문에 낮은 투자율 분로를 갖는다. 따라서, 경질 자기층으로부터의 적은 자속이 이 태그 소자의 분로층을 통과하고, 보다 많은 자계가 이 태그 소자의 분로층 통과하며, 또 보다 많은 자계가 능동 층을 통과한다. 이러한 스위칭 바르크하우젠 소자률 스위치하는데 필요한 외부 바이어스 자계는 제 1 태그 소자의 것보다 낮아질 것이다. 보다 많은 간극이 어레이의 후속 소자내에 도입되는데, 이것은 보다 많은 자계가 능동 층을 통과하도록 허용한다.

동작시에, 태그는 시 변화 자계(a time varying magnetic field) (예를들어, 바람직한 실시예에 있어서 대략 400 Hz)에 의해서, 또는 주파수 발생기 또는 발진기에 의해 발생된 그와 유사한 자계에 의해서 호출되고, 그리고 코일을 갖는 태그 소자에 인가된다. 동시에, DC 또는 느린 시 변화 자계(예를들어, 본 발명의 바람직한 실시예에 있어서 대략 10 Hz)가 태그에 인가된다. 이 DC 또는 느린 시 변화 자계는 개개의 태그 소자로부터의 신호를 시간에 맞추어 분리하는데 사용된다. 외부 바이어스 자계의 총합(AC+DC) 및 경질 자기층으로부터의 바이어스 자계가 H 를 초과할 때, 바르크하우젠 점프가 발생한다.

멀티비티 태그의 실시예에 있어서, 바르크하우젠 점프의 존재 또는 부존재는 코드, 예를들어 Is 및 Os의 2진 코드에 대응될 수 있다. 이러한 부호화된 멀티비티 태그는 종종 전응화(개별화)또는 프로그램화된 태그로 불리운다.

태그가 예를들어 사이클 자계(a cyclic magnetic field) 또는 그와 유사한 자계에 의해 호출되면, 태그의 자기 재료는 사이클 자계가 큰 바르크하우젠 자기 불변속에 의해 임계 자계에 도달할 때 순간적으로 그의 자화를 급괴하게 변경시키게 되므로, 그 주변의 자계를 변화시킬 것이다. 큰 바르크하우젠 불연속에 의한 자기 역전(magnetic reversal)은 매우 급속하게 이루어지므로, 유도 전압이 자속의 시 변화율(dΦ/dt)(time rate of change of the magnetic flux)에 의존하기 때문에 감지 코일내에 유도된 전기 신호는 크게 된다. 또한, 바르크하우젠 불연속으로 인해, 발생된 자계는 소정 자계의 주파수의 고차 고조파(high order harmonic waves)를 포함한다. 자계의 기본파 이외의 고조파의 발생은 당해 분야에서 적절히 알려진 수신장치에 의해서 검출될 수도 있으므로, 태그상에 부호화된 디지탈 정보의 보다 신뢰성 있는 판독을 제공할 수 있다.

또한, 본 발명에 의하면, 태그에 의해 발생되는 검출된 주파수 코드(예를들어, 주파수의 고조파)에 근거하여, 디코딩(decoding) 또는 코드의 해석은 적절한 디코딩 장치에 의해서 달성될 수 있는데, 이 디코딩 장치의 구조체는 당해분야에서 알려적 있고, 또 예를들어, 아날로그 대 디지탈(A/D) 변환기, 적절한 신호 조정/처리 회로, 룩업 테이블 및 로직회로(lookup tables and logic circuitry) 같은 통상의 회로를 구비한 적절한 프로세서와 수신장치(예를들어, 코일 또는 그 유사물)사이에 인터페이스를 포함한다.

본 발명은 바람직한 실시예에 대해 설명되었지만, 당해분야에서 통상의 지식을 가진자는 본 발명이 본 발명의 정신 및 범위내에서 변경되어 실시될 수 있음을 인식할 것이다.

Claims

디지탈 데이타를 저장하는 멀티비트 식별 태그(a multibit identification tag)에 있어서, 상이한 외부 인가 자계(a different externally applied magnetic field)에서 자화의 불연속적인 변화를 제각기 발생하는 다수의 자기 구조체(a plurality of magnetic structures)를 포함하는 멀티비트 식별 태그.
제1항에 있어서, 상기 다수의 자기 구조체의 각각은: 기재(a substrate)와; 상기 기재상에 침착된 능동 자기 재료(an active mangetic material)와; 상기 능동 자기 재료상에 침착된 제 1 비자기 스페이서 층(a first nonmagnetic spacer layer)과; 상기 제 1 비자기 스페이서 층위에 침착된 경질 자기층(a hard magnetic layer)을 포함하는 멀티 비트 식별 태그.
제2항에 있어서, 상기 경질 자기층위에 침착된 제 2 비자기 스페이서 층(a second nonmagnetic spacer layer)과; 상기 제 2비자기 스페이서 층위에 침착된 연질 자기 분로층(a soft magnetic shunt path layer)을 더 포함하는 멀티비트 식별 태그.
제3항에 있어서, 상기 연질 자기 분로층은 그 내에 형성된 적어도 하나의 간극(at least one gap)을 포함하는 멀티비트 식별 태그.
제3항에 있어서, 상기 연질 자기 분로층은 그내에 형성된 적어도 하나의 간극을 포함하며, 상기 적어도 하나의 간극은 그내에 비자기 재료가 결합되어 있는 멀티비트 식별 태그.
제5항에 있어서, 상기 다수의 자기 구조체의 각 자기 구조체의 상기 연질 자기 분로층의 두께는 선택적으로 변경되는 멀티비트 식별 태그.
제1항에 있어서, 자화의 상기 불연속적인 변화의 존재 또는 부존재는 코드(a code)를 포함하는 멀티비트 식별 태그.
제7항에 있어서, 상기 코드는 2진 코드(a binary code)인 멀티비트 식별 태그.
디지탈 데이타를 저장하는 멀티비트 식별 태그를 제조하는 방법에 있어서, 기재위에 능동 자기 재료를 침착하는 단계와; 상기 능동 자기 재료층을 비자화 및 어닐링하는 단계와: 상기 능동 자기 재료층위에 제 1 비자기 스페이서 층을 침착하는 단계와; 상기 제 1 비자기 스페이서 층위에 경질 자기층을 침착하는 단계와; 상기 경질 자기층위에 제 2비자기 스페이서 층을 침착하는 단계와: 상기 제 2비자기 스페이서 층위에 연질 자기 분로층을 침착하는 단계를 포함하는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 상기 경질 자기층에 외부 자계를 인가함으로써 상기 경질 자기층을 자화시키는 단계를 더 포함하는 멀티비트 식별 태그의 제조 방법.
제10항에 있어서, 상기 경질 자기층을 포화(saturation)시키는 단계와, 상기 경질 자기층에 인가된 외부 자계를 제로(zero)로 감소시키는 단계를 더 포함하여, 상기 경질 자기층을 그의 잔류 상태(remanent state)로 두는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 상기 연질 자기 분로층은 상이한 두께로 침착되는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 상기 연질 자기 분로층을 침착하는 상기 단계는 상기 연질 자기 분로층을 균일하게 침착하는 단계를 포함하며, 상기 방법은 상기 연질 자기 재료의 표시된 부분을 가열하여, 상기 표시된 부분을 비자기로 만드는 단계를 포함하는 멀티비트 식별 태그의 제조방법.
제13항에 있어서, 상기 가열 단계는 상기 표시된 부분을 레이저 가열하는 단계를 포함하는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 상기 어닐링 단계는 상기 능동 자기 재료층을 300℃ 에서, 30분동안 어닐링하는 단계를 포함하는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 상기 기재위에 상기 능동 자기 재료를 침착하는 상기 단계는 상기 능동 자기 재료를 스퍼터 침착하는 단계를 포함하는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 상기 기재를 실온에서 유지시 키는 단계를 더 포함하는 멀티 비트 식별 태그의 제조방법.
제9항에 있어서, 상기 연질 자기 분로층은 퍼멀로이 (a permalloy) 및 200℃ 이하에서 침착되는 연질의 비정질 자기 조성물(a soft amorphous magnetic composition)중 하나이며, 상기 방법은 상기 기재를 실온에서 유지시키는 단계를 더 포함하는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 개개의 태그 소자상의 바이어스 자계(a bias field)를 조절하는 단계를 더 포함하는 멀티비트 식별 태그의 제조방법.
제9항에 있어서, 상기 연질 자기 분로층의 부분들을 비자기로 만드는 단계를 더 포함하는 멀티비트 식별 태그의 제조방법.
디지탈 데이타를 저장하는 멀티비트 식별 태그를 제조하는 방법에 있어서, 제 1 기재위에 능동 자기 재료를 침착하는 단계와; 상기 능동 자기 재료층을 비자화 및 어닐링하는 단계와, 상기 능동 자기 재료층위에 제 1 비자기 스페이서 층을 침착하는 단계와; 상기 제 1 비자기 스페이서 층위에 경질 자기층을 침착하는 단계와; 상기 경질 자기층위에 제 2 비자기 스페이서 층을 침착하는 단계와; 상기 제 2 비자기 스페이서 층위에 연질 자기 분로층을 제공하는 단계를 포함하는 멀티비트 식별 태그의 제조방법.
제21항에 있어서, 상기 연질 자기 분로층은 먼저 제 2기재위에 침착되고, 상기 제 2 기재/연질 자기 분로층은 상기 제 2 비자기 스페이서 층에 부착되며, 상기 분로층의 두께는 상기 멀티비트 태그내에서 변경되는 멀티비트 식별 태그의 제조방법.
멀티비트 디지탈 데이타를 저장하는 식별 태그에 있어서, 기재와; 상기 기재상에 침착된 능동 자기 재료와; 상기 능동 자기 재료상에 침착된 제 1 비자기 스페이서 층과: 상기 제 1 비자기 스페이서 층위에 침착된 경질 자기층과; 상기 경질 자기층위에 침착된 제 2비자기 스페이서 층과: 상기 제 2 비자기 스페이서 층위에 침착된 연질 자기 분로층을 포함하는 식별 태그.
제23항에 있어서, 상기 연질 자기 분로층은 그내에 형성된 적어도 하나의 간극을 포함하는 식별 태그.
제23항에 있어서, 상기 연질 자기 분로층은 그내에 형성된 적어도 하나의 간극을 포함하며, 상기 적어도 하나의 간극은 그내에 비자기 재료가 결합되어 있는 식별 태그.