KR100190364B1 - Method of forming an element isolation film in a semiconductor device - Google Patents
Method of forming an element isolation film in a semiconductor device Download PDFInfo
- Publication number
- KR100190364B1 KR100190364B1 KR1019960008038A KR19960008038A KR100190364B1 KR 100190364 B1 KR100190364 B1 KR 100190364B1 KR 1019960008038 A KR1019960008038 A KR 1019960008038A KR 19960008038 A KR19960008038 A KR 19960008038A KR 100190364 B1 KR100190364 B1 KR 100190364B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- semiconductor substrate
- insulating film
- device isolation
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체 기판상에 산화 방지막을 형성하는 단계; 소자분리 마스크를 사용하여 상기 산화 방지막 및 상기 반도체 기판의 소정 깊이를 선택식각하는 단계; 전체구조 상부에 화학 기상 층착(CVD) 방법으로 절연막을 형성하는 단계; 상기 절연막 상에 감광막을 도포하는 단계; 상기 감광막 및 절연막을 상기 산화 방지막이 드러날때까지 에치백하는 단계 및 상기 산화 방지막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자분리막 형성방법에 관한 것으로, 피드영역을 트렌치 구조로 형성하고, 소자간 절연막인 필드산화막을 CVD방식에 의해 형성하여, 열산화 공정시 발생하는 버즈 비크 현상과 필드영역과 활성영역간의 단차를 최소화함으로써 후속 금속배선 공정시 야기되기 쉬운 넥킹 현상이나 로딩 이펙드(Loading Effect)등을 억제하는 효과가 있다.The present invention comprises the steps of forming an anti-oxidation film on a semiconductor substrate; Selectively etching a predetermined depth of the antioxidant layer and the semiconductor substrate using a device isolation mask; Forming an insulating film on the entire structure by chemical vapor deposition (CVD); Coating a photosensitive film on the insulating film; A method of forming a semiconductor device isolation film comprising a step of etching back the photoresist and the insulating film until the antioxidant film is exposed, and removing the antioxidant film, wherein the feed region is formed in a trench structure, The field oxide film, which is an insulating film between devices, is formed by the CVD method to minimize the buzz bee phenomenon generated during the thermal oxidation process and the step difference between the field region and the active region. Effect is suppressed.
Description
제1a도 및 제1b도는 종래 기술에 따른 소자분리막 형성 공정 단면도,1a and 1b is a cross-sectional view of the device isolation film forming process according to the prior art,
제2a도 내지 제2d도는 본 발명의 일실시예에 따른 소자분리막 형성 공정 단면도.2A to 2D are cross-sectional views of a device isolation film forming process according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 10 : 실리콘 기판 2, 20 : 패드 산화막1, 10: silicon substrate 2, 20: pad oxide film
3, 30 : 질화막 4, 40 : 활성영역3, 30: nitride film 4, 40: active region
5, 50 : 필드영역 60 : CVD 산화막5, 50: field area 60: CVD oxide film
70 : 제1감광막 80 : 제2감광막70: first photosensitive film 80: second photosensitive film
9 : 필드 산화막9: field oxide film
본 발명은 반도체 소자의 소자 분리 방법에 관한 것으로, 특히, 열산화 공정 중 산화 마스크의 끝부분이 위쪽으로 치켜 올라가서 만들어지는 버즈 비크(Bird's Beak)현상과 활성영역과 필드영역간의 단차를 최소화하는 반도체 소자의 소자분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and in particular, a semiconductor which minimizes a step between the active area and the field area and a bird's beak phenomenon caused by the end of the oxidation mask being raised upward during the thermal oxidation process. A device isolation film formation method of a device is provided.
일반적으로, 소자분리막은 집적소자를 구성하는 개별소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 독자적으로 주어진 기능을 수행할 수 있도록 한다.In general, the device isolation film electrically and structurally separates individual devices constituting the integrated device from each other so that each device can perform a given function independently without interference from adjacent devices.
제1a도 및 제1b도는 종래 방법에 의한 반도체 소자 분리막 형성 공정을 도시한 것으로, LOCOS(LOCal Oxidation of Silicon)공정을 나타낸다.1A and 1B illustrate a process of forming a semiconductor device isolation film by a conventional method, and illustrate a LOCOS (LOCal Oxidation of Silicon) process.
먼저, 제1a도에 도시된 바와 같이 실리콘 기판(1)상에 300Å정도의 패드 산화막(2)과 1000Å 내지 2000Å 정도의 질화막(3)를 차례로 형성한 다음, 활성영역(4)과 오버랩되는 소자 분리 마스크를 사용하여 패드 산화막(2)이 드러날 때까지 상기 질화막(3)을 제거한다.First, as shown in FIG. 1A, a pad oxide film 2 on the silicon substrate 1 and a nitride film 3 on the order of 1000 to 2000 microseconds are sequentially formed on the silicon substrate 1, and then the device overlaps with the active region 4. The nitride film 3 is removed using a separation mask until the pad oxide film 2 is exposed.
이어서, 제1b도에 도시된 바와 같이 상기 열산화(Thermal Oxidation)공정을 통해 소자간 절연막인 필드 산화막(9)(Field Oxide)을 형성시킨다.Subsequently, as shown in FIG. 1B, a field oxide film 9, which is an inter-element insulating film, is formed through the thermal oxidation process.
이 때, 질화막(3)의 측벽이 치켜 올라가면서 필드 산화막(9)이 형성되어 버즈 비크(Bird's Beak ; 도면 부호 A)가 발생하여 활성영역(4)이 감소하게 되고, 활성영역(4)과 필드영역(5)사이에 단차(도면 부호, B)가 발생하여 후속 금속 배선 공정시 넥킹(Necking)현상이나 로딩 이펙트(Loading Effect)등이 발생하는 문제점이 있었다.At this time, as the sidewalls of the nitride film 3 are raised, a field oxide film 9 is formed to generate a bird's beak (A), thereby reducing the active region 4 and reducing the active region 4. Steps (B, B) are generated between the field regions 5, so that a necking phenomenon or a loading effect occurs during the subsequent metal wiring process.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 버즈 비크의 발생과 활성영역과 필드영역간의 단차를 최소화하는 반도체 소자분리막 형성 방법을 제공함에 그 목적이 있다.Disclosure of Invention The present invention devised to solve the above problems is to provide a method for forming a semiconductor device isolation layer which minimizes generation of a buzz beak and a step difference between an active region and a field region.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자분리막 형성 방법에 있어서, 반도체 기판상에 산화 방지막을 형성하는 단계, 소자분리 마스크를 사용하여 상기 산화 방지막 및 상기 반도체 기판의 소정 깊이를 선택식각하는 단계, 전체구조 상부에 화학 기상 층착(CVD) 방법으로 절연막을 형성하는 단계, 상기 절연막 상에 감광막을 도포하는 단계, 상기 감광막 및 절연막을 상기 산화 방지막이 드러날때까지 에치백하는 단계 및 상기 산화 방지막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for forming a semiconductor device isolation film, the method comprising: forming an oxide film on a semiconductor substrate, selectively etching a predetermined depth of the antioxidant film and the semiconductor substrate using an element isolation mask; Forming an insulating film on the entire structure by a chemical vapor deposition (CVD) method, applying a photosensitive film on the insulating film, etching back the photosensitive film and the insulating film until the antioxidant film is exposed, and removing the antioxidant film. Characterized in that it comprises a step.
이하, 첨부된 도면을 제2a도 내지 제2d도를 참조하여 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 2A through 2D.
제2a도 내지 제2d도는 본 발명의 일실시예에 따른 반도체 소가 분리막 제조 공정도이다.2A through 2D are diagrams illustrating a process of manufacturing a semiconductor small-gauge separator according to an exemplary embodiment of the present invention.
먼저, 제2a도에 도시된 바와 같이, 실리콘 기판(10) 상부에 200Å 내지 300Å의 패드 산화막(20)과 1000Å 내지 1500Å의 질화막(30)을 차례로 형성한 다음, 활성영역(40)과 오버랩되는 제1감광막(70)을 형성한다.First, as shown in FIG. 2A, a 200 nm to 300 nm pad oxide film 20 and a 1000 nm to 1500 nm nitride film 30 are sequentially formed on the silicon substrate 10, and then overlapped with the active region 40. The first photosensitive film 70 is formed.
이어서, 제2b도에 도시된 바와 같이 상기 제1감광막(70)을 식각장 벽막으로해서 식각 선택비가 낮은 SF6+ He 플라즈마에 의한 과소식 각에 의해 질화막(30), 패드 산화막(20) 및 200Å 내지 300Å의 실리콘 기판을 제거하여 트렌치 구조를 형성한 다음, 상기 제1감광막(70)을 제거한다.Subsequently, as shown in FIG. 2B, the nitride film 30, the pad oxide film 20, and the over-etch angle by the SF 6 + He plasma having a low etching selectivity using the first photoresist film 70 as an etch field wall film. A trench structure is formed by removing a silicon substrate having a thickness of 200 kHz to 300 kHz, and then the first photoresist layer 70 is removed.
계속해서, 제2c도에 도시된 바와 같이 전체구조 상부에 CVD(Chemical Vapor Deposition; 이하 CVD라 칭함)방식에 의해 5000Å정도 CVD산화막(60)을 증착한 다음, 일정한 단차가 유지되도록 상기 CVD산화막(60) 상부에 제2감광막(80)을 형성한다.Subsequently, as shown in FIG. 2C, the CVD oxide film 60 is deposited by CVD (Chemical Vapor Deposition) method on the entire structure, and then the CVD oxide film ( 60) a second photosensitive film 80 is formed on the upper portion.
마지막으로, 제2d도에 도시된 바와 같이 상기 제2감광막(80)과 상기 CVD 산화막(60)의 선택 식각비가 1 : 1.5 정도로 낮은 CF4+ O2플라즈마를 이용하여 질화막(30)이 드러날때까지 상기 제2감광막(80)과 상기 CVD 산화막(60)을 에치백한 다음, 질화막(30)을 제거하여 잔류하는 CVD 산화막(60a)으로 소자간 절연막인 필드 산화막을 형성한다.Lastly, as shown in FIG. 2D, when the nitride layer 30 is exposed by using CF 4 + O 2 plasma having a selective etching ratio of the second photoresist layer 80 and the CVD oxide layer 60 as low as about 1: 1.5. The second photoresist film 80 and the CVD oxide film 60 are etched back until then, and the nitride film 30 is removed to form a field oxide film as an inter-element insulating film with the remaining CVD oxide film 60a.
미설명 부호 50은 필드영역을 나타낸 것이다.Reference numeral 50 denotes a field area.
상기와 같이 이루어지는 본 발명은 필드영역을 트렌치 구조로 형성하고, 소자간 절연막인 필드산화막을 CVD방식에 의해 형성하여, 열산화 공정시 발생하는 버즈 비크 현상과 필드영역과 활성영역간의 단차를 최소화함으로써 후속 금속배선 공정시 야기되기 쉬운 넥킹 현상이나 로딩이펙드(Loading Effect)등을 억제하는 효과가 있다.According to the present invention as described above, the field region is formed in a trench structure, and the field oxide film, which is an inter-element insulating film, is formed by CVD, thereby minimizing the buzz bee phenomenon generated during the thermal oxidation process and the step difference between the field region and the active region. It has the effect of suppressing the necking phenomenon or loading effect which is likely to occur during the subsequent metallization process.
이상에서 설명한 본 발명에 따른 반도체 소자분리막 형성방법은 다음의 특허청구범위 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 사상을 벗어나지 않는 범위 내에서 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 이루어질 수 있는 여러가지 치환, 변형 및 변경도 본 발명의 범위에 속하는 것이다.The method for forming a semiconductor device isolation film according to the present invention described above is not limited by the claims and the accompanying drawings, and the general knowledge in the technical field to which the present invention belongs without departing from the spirit of the present invention. Various substitutions, modifications, and alterations that may be made by those having the same are also within the scope of the present invention.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960008038A KR100190364B1 (en) | 1996-03-23 | 1996-03-23 | Method of forming an element isolation film in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960008038A KR100190364B1 (en) | 1996-03-23 | 1996-03-23 | Method of forming an element isolation film in a semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100190364B1 true KR100190364B1 (en) | 1999-06-01 |
Family
ID=19453786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960008038A KR100190364B1 (en) | 1996-03-23 | 1996-03-23 | Method of forming an element isolation film in a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100190364B1 (en) |
-
1996
- 1996-03-23 KR KR1019960008038A patent/KR100190364B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100278273B1 (en) | A method for forming contact holes in semiconductor device | |
US5985725A (en) | Method for manufacturing dual gate oxide layer | |
KR100190364B1 (en) | Method of forming an element isolation film in a semiconductor device | |
KR100219043B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100414230B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100416813B1 (en) | Field Oxide Formation Method of Semiconductor Device | |
KR100235971B1 (en) | Method of manufacturing semiconductor device | |
KR100248150B1 (en) | Method of forming contact hole in semiconductor device | |
KR100353403B1 (en) | Contact forming method of semiconductor device | |
KR0154190B1 (en) | Formation method of tungsten plug in semiconductor device | |
KR960016230B1 (en) | Contact hole forming method | |
KR0146626B1 (en) | Method for forming the separating film of semiconductor device | |
KR100399949B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100391081B1 (en) | Method for forming field oxide layer of semiconductor device | |
KR100273244B1 (en) | Method for fabricating isolation region of semiconductor device | |
KR20000003647A (en) | Method for forming an isolation insulator of semiconductor devices | |
KR100221633B1 (en) | Isolation method for a semiconductor device | |
KR100402941B1 (en) | Method for forming metal film of semiconductor device | |
KR100226735B1 (en) | Method of forming a device isolation film of semiconductor device | |
KR19980030942A (en) | Method of forming device isolation film in semiconductor device | |
KR100220236B1 (en) | Method of forming a field oxide film of semiconductor device | |
KR100532981B1 (en) | Etching method of semiconductor device | |
KR100829370B1 (en) | Shallow trench manufacturing method for isolating semiconductor device | |
KR100249021B1 (en) | Semiconductor element isolating method | |
KR970005703B1 (en) | Semiconductor device and manufacturing method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |