KR100190074B1 - Structure of metal wiring layer & forming method thereof - Google Patents
Structure of metal wiring layer & forming method thereof Download PDFInfo
- Publication number
- KR100190074B1 KR100190074B1 KR1019960033474A KR19960033474A KR100190074B1 KR 100190074 B1 KR100190074 B1 KR 100190074B1 KR 1019960033474 A KR1019960033474 A KR 1019960033474A KR 19960033474 A KR19960033474 A KR 19960033474A KR 100190074 B1 KR100190074 B1 KR 100190074B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- layer
- wiring layer
- metal layer
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
일렉트로마이그레이션 신뢰성을 향상시킬 수 있는 금속배선층 구조 및 그 형성방법에 대해 기재되어 있다. 이 금속배선층 구조는 금속물질-플러그를 통하여 하부배선층과 상부배선층이 연결되도록 된 금속배선층 구조에 있어서, 상기 하부배선층의 상부층과 상부배선층의 하부층에, 상기 금속물질-플러그와 동일한 물질의 금속층이 더 구비된 것을 특징으로 하며, 그 제조방법은, 반도체기판상에 제1금속층, 제2금속층 및 제3금속층을 차례로 형성하는 단계와, 상기 제3금속층위에 층간절연막을 형성하는 단계와, 상기 층간절연막에 소정 크기의 콘택 홀을 형성하는 단계와, 상기 콘택 홀 내부 및 상기 층간절연막위에 금속물질을 형성하는 단계와, 상기 금속물질위에 제4금속층 및 제5금속층을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다. 따라서, 콘택 홀 상·하부의 알루미늄/텅스텐 접촉면적을 넓힐 수 있어서 하부배선층에서 플러그 방향, 플러그에서 상부배선층 방향으로의 전류집중을 억제할 수 있어, 일렉트로마이그레이션 신뢰성을 향상시킬 수 있다.A metal wiring layer structure capable of improving electromigration reliability and a method of forming the same are described. The metallization layer structure is a metallization layer structure in which a lower wiring layer and an upper wiring layer are connected through a metal material plug, and a metal layer of the same material as the metallization plug is further formed on the upper layer of the lower wiring layer and the lower layer of the upper wiring layer. And a method of forming a first metal layer, a second metal layer, and a third metal layer on a semiconductor substrate, forming an interlayer insulating film on the third metal layer, and forming the interlayer insulating film. Forming a contact hole having a predetermined size, forming a metal material in the contact hole and on the interlayer insulating film, and forming a fourth metal layer and a fifth metal layer on the metal material. It is done. Therefore, the contact area of the aluminum / tungsten upper and lower contact holes can be widened, and current concentration from the lower wiring layer to the plug direction and the plug to the upper wiring layer direction can be suppressed, thereby improving the electromigration reliability.
Description
본 발명은 반도체장치의 금속배선(metallization) 구조 및 그 형성방법에 관한 것으로, 특히 텅스텐(W)-플러그(plug)를 이용하는 금속배선층 구조 및 그 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metallization structure and a method of forming the semiconductor device, and more particularly, to a metallization layer structure using tungsten (W) -plug and a method of forming the same.
집적회로 소자의 제조시에 사용되고 있는 종래 금속배선으로는 알루미늄(Al)이 있는데, 이 알루미늄은 물리적인 증착방법인 스퍼터링 (sputtering)법을 통하여 박막을 형성시킴에 따라 콘택 홀(contact hole)내의 스텝 커버리지(step coverage) 및 일렉트로마이그레이션 (electromigration) 특성이 나쁘고 실리콘과의 합금시 접합 스파이크 (junction spike)가 발생하여 반도체소자의 수율 및 신뢰도를 낮추는 문제점이 있다. 이에 따라 상기 콘택 홀 내부를 금속물질 예컨대 텅스텐으로 채워 형성된 텅스텐-플러그를 이용하는 금속배선이 제시되었고, 이를 도 1을 참조하면서 설명하기로 한다.Conventional metal wirings used in the manufacture of integrated circuit devices include aluminum (Al), which is a step in a contact hole as a thin film is formed by sputtering, a physical vapor deposition method. Step coverage and electromigration characteristics are poor, and a junction spike occurs when alloying with silicon, thereby lowering the yield and reliability of the semiconductor device. Accordingly, a metal wiring using a tungsten-plug formed by filling the inside of the contact hole with a metal material such as tungsten has been presented, which will be described with reference to FIG. 1.
도 1을 참조하면, 층간절연막(도시되지 않음)으로 절연되어 있는 상부배선층(30) 예컨대 알루미늄층과 하부배선층(10) 예컨대 알루미늄층이, 콘택 홀 내부에 매몰된 금속-플러그(20) 예컨대 텅스텐- 플러그를 통하여 연결되어 있다.Referring to FIG. 1, an upper wiring layer 30, for example, an aluminum layer and a lower wiring layer 10, for example, an aluminum layer, which are insulated with an interlayer insulating film (not shown), is embedded in the contact hole. -It is connected via a plug.
상기 배선구조에서는 텅스텐과 알루미늄간의 이종물질 계면이 배선의 신뢰성에 큰 영향을 미친다. 즉, 전형적인 텅스텐/알루미늄 구조는 알루미늄으로 부터 텅스텐 방향으로 전류가 흐르는 경우, 일렉트로마이그레이션에 의한 알루미늄의 흐름이 텅스텐에 의해 억제되므로 알루미늄의 힐록(hill-lock)이 발생하기 용이하며, 이와 반대로 텅스텐에서 알루미늄 방향으로 흐르는 전류에 의해서는 일렉트로마이그레이션에 의한 알루미늄이 소실되는 바, 이러한 알루미늄의 소실은 알루미늄 배선을 단락시켜 배선의 신뢰성을 저하시키는 요인으로 작용한다. 다시 말하면, 배선구조의 형태에서 전자의 흐름방향이 하부배선층 (10)으로 부터 콘택 홀의 금속-플러그(20)를 거쳐 상부배선층(30)으로의 방향인 경우에, 통상적으로 상기 상부배선층(30)과 콘택 홀이 인접하고 있는 부위에서 알루미늄의 소실에 의한 보이드(void: 40)가 형성되어 단락이 발생된다. 이러한 현상은 상부배선층과 인접하는 콘택 홀 상부 계면에서 알루이늄이나 구리 원자들은 전자 흐름방향으로 계속해서 이동을 하지만, 텅스텐이 알루미늄이나 구리(Cu) 원자의 흐름을 막는 확산 방지막 역할을 하기 때문에 콘택 홀 영역으로 부터는 알루미늄이나 구리원자가 공급되지 못한다. 이에 따라 알루미늄이나 구리 원자들의 디플리션(depletion) 영역이 형성되며, 이러한 영역에서 전류 집중 (current crowding)이 발생되면 결국에서는 단락을 일으키게 된다. 이러한 일렉트로마이그레이션 스트레싱(stressing)에 의한 단락은 사이즈(size)가 작은 텅스텐과 알루미늄이 접하고 있는 영역, 즉 콘택 홀의 상부영역에서 주로 발생된다.In the wiring structure, the dissimilar material interface between tungsten and aluminum has a great influence on the reliability of the wiring. That is, in the case of a typical tungsten / aluminum structure, when a current flows from the aluminum to the tungsten direction, the aluminum flow due to the electromigration is suppressed by the tungsten, and thus hill-lock of the aluminum is likely to occur. The aluminum flowing by the electromigration is lost by the current flowing in the aluminum direction. The loss of aluminum acts as a factor that short-circuits the aluminum wiring and lowers the reliability of the wiring. In other words, when the flow direction of electrons in the form of the wiring structure is the direction from the lower wiring layer 10 to the upper wiring layer 30 through the metal-plug 20 of the contact hole, the upper wiring layer 30 is typically used. At the site where the contact hole is adjacent to each other, a void 40 is formed due to the loss of aluminum to cause a short circuit. This phenomenon occurs because the aluminum or copper atoms continue to move in the electron flow direction at the upper interface of the contact hole adjacent to the upper wiring layer, but since the tungsten acts as a diffusion barrier to block the flow of aluminum or copper (Cu) atoms, No aluminum or copper atoms can be supplied from the zone. As a result, a depletion region of aluminum or copper atoms is formed, and when current crowding occurs in this region, a short circuit eventually occurs. The short circuit caused by electromigration stressing is mainly generated in a region where tungsten and aluminum, which have a small size, are in contact with each other, that is, an upper region of the contact hole.
본 발명이 이루고자 하는 기술적 과제는, 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 콘택 홀 내부에 채워지는 금속물질과 동일한 금속층을 하부배선층의 상부 및 상부배선층의 하부에 각각 구비함으로써 금속배선의 신뢰성을 향상시킬 수 있는 금속배선층 구조를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 상기 새로운 금속배선층 구조를 효율적으로 제작할 수 있는 형성방법을 제공하는데 있다.The technical problem to be achieved by the present invention, to solve the problems of the prior art as described above by providing the same metal layer as the metal material to be filled in the contact hole in the upper portion of the lower wiring layer and the lower portion of the upper wiring layer, respectively, the reliability of the metal wiring To provide a metal wiring layer structure that can be improved. In addition, another technical problem to be achieved by the present invention is to provide a method for forming the new metal wiring layer structure efficiently.
도 1은 종래 금속-플러그 구조를 설명하기 위한 도면이다.1 is a view for explaining a conventional metal-plug structure.
도 2는 본 발명에 따른 금속배선층 구조를 도시한 단면도이다.2 is a cross-sectional view showing a metal wiring layer structure according to the present invention.
도 3a 내지 도 3d는 본 발명에 따른 금속배선층 구조의 형성방법을 설명하기 위한 공정순서도이다.3A to 3D are process flowcharts for explaining a method of forming a metal wiring layer structure according to the present invention.
상기한 과제를 이루기 위하여 본 발명에 의한 금속배선층 구조는, 금속물질-플러그를 통하여 하부배선층과 상부배선층이 연결되도록 된 금속배선층 구조에 있어서, 상기 하부배선층의 상부층과 상부배선층의 하부층에, 상기 금속물질-플러그와 동일한 물질의 금속층이 더 구비된 것을 특징으로 한다.In order to achieve the above object, the metal wiring layer structure according to the present invention is a metal wiring layer structure in which a lower wiring layer and an upper wiring layer are connected through a metal material-plug, wherein the metal is formed on the upper layer and the lower layer of the upper wiring layer of the lower wiring layer. It is characterized in that it is further provided with a metal layer of the same material as the material-plug.
상기한 다른 과제를 이루기 위하여 본 발명에 의한 금속배선층 구조의 형성방법은, 반도체기판 상에 제1 금속층, 제2 금속층 및 제3 금속층을 차례로 형성하는 단계; 상기 제3 금속층 위에 층간절연막을 형성하는 단계; 상기 층간절연막에 소정 크기의 콘택 홀을 형성하는 단계; 상기 콘택 홀 내부 및 상기 층간절연막 위에 금속물질을 형성하는 단계; 및 상기 금속물질위에 제4 금속층 및 제5 금속층을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming a metal wiring layer structure, the method comprising: sequentially forming a first metal layer, a second metal layer, and a third metal layer on a semiconductor substrate; Forming an interlayer insulating film on the third metal layer; Forming a contact hole of a predetermined size in the interlayer insulating film; Forming a metal material in the contact hole and on the interlayer insulating film; And forming a fourth metal layer and a fifth metal layer on the metal material.
따라서, 본 발명에 의한 금속배선층 구조 및 그 형성방법에 의하면, 하부배선층의 상부 및 상부배선층의 하부에 각각 텅스텐층을 구비함으로써 알루미늄과 텅스텐의 접촉면적이 넓어져, 하부배선층으로 부터 상부배선층으로의 전류집중을 억제할 수 있게 되어 일렉트로 마이그레이션에 의한 알루미늄 배선의 단락현상을 제거할 수 있게 된다.Therefore, according to the metallization layer structure and the method for forming the metallization layer according to the present invention, by providing a tungsten layer at the upper part of the lower wiring layer and the lower part of the upper wiring layer, the contact area of aluminum and tungsten is increased, and the lower wiring layer from the upper wiring layer Since current concentration can be suppressed, short circuiting of aluminum wiring due to electromigration can be eliminated.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.
도 2는 본 발명에 따른 금속배선층 구조를 도시한 단면도이다.2 is a cross-sectional view showing a metal wiring layer structure according to the present invention.
도 2를 참조하면, 먼저 반도체기판(100) 상에 제1 금속층(10), 제2 금속층(11) 및 제3 금속층(12)이 차례로 적층된 하부배선층(15)이 형성되어 있고, 상기 제3 금속층(12) 위에 콘택 홀을 구비한 층간절연막(17)이 형성되어 있으며, 상기 콘택 홀 내부 및 층간절연막(17) 위에 금속물질(20)이 형성되어 있고, 상기 금속물질(20) 위에 제4 금속층(30) 및 제5 금속층(31)이 차례로 적층된 상부배선층(35)이 형성되어 있다.Referring to FIG. 2, first, a lower wiring layer 15 in which the first metal layer 10, the second metal layer 11, and the third metal layer 12 are sequentially stacked is formed on the semiconductor substrate 100. An interlayer insulating film 17 having contact holes is formed on the metal layer 12, and a metal material 20 is formed in the contact hole and on the interlayer insulating film 17. The upper wiring layer 35 in which the four metal layers 30 and the fifth metal layer 31 are sequentially stacked is formed.
도 3a 내지 도 3d는 본 발명에 따른 금속배선층 구조의 형성방법을 설명하기 위한 공정순서도이다.3A to 3D are process flowcharts for explaining a method of forming a metal wiring layer structure according to the present invention.
도 3a는 하부배선층(15)의 형성공정을 도시한 것으로, 먼저 반도체기판(100) 상에 제1 금속층(10) 예컨대 알루미늄층을 소정두께 형성하고, 이 알루미늄층위에 직접 텅스텐을 형성하고자 할 때 발생하는 가스(gas)와의 반응을 억제하고 접촉저항을 향상시키기 위하여 제2 금속층(11) 예컨대 티타늄나이트라이드(TiN) 혹은 티타늄(Ti)과 TiN을 적층시킨 금속층을 소정두께 형성하며, 캡핑층(capping layer) 역할을 수행하는 제3 금속층(12) 예컨대 텅스텐 혹은 구리를 소정두께 증착한다. 이어서, 상기 제3 금속층(12) 위에 포토레지스트 도포, 마스크노광 및 현상등의 공정을 거쳐 원하는 크기의 포토레지스트 패턴(도시하지 않음)을 형성한 후, 이 패턴을 적용하여 상기 금속층들(12,11,10)을 차례로 식각 함으로써, 도시된 바와 같이 하부배선층(15)을 완성한다.FIG. 3A illustrates a process of forming the lower wiring layer 15. First, when the first metal layer 10, for example, an aluminum layer is formed on the semiconductor substrate 100, a predetermined thickness is formed, and tungsten is formed directly on the aluminum layer. In order to suppress the reaction with the generated gas and improve the contact resistance, a second metal layer 11 such as titanium nitride (TiN) or a metal layer in which titanium (Ti) and TiN are stacked is formed to have a predetermined thickness, and the capping layer ( The third metal layer 12, for example, tungsten or copper, which serves as a capping layer, is deposited. Subsequently, a photoresist pattern (not shown) having a desired size is formed on the third metal layer 12 through photoresist coating, mask exposure and development, and then the pattern is applied to the metal layers 12, By sequentially etching 11 and 10, the lower wiring layer 15 is completed as shown.
도 3b는 층간절연막(17) 및 콘택 홀(CH)의 형성공정을 도시한 것으로, 먼저 상기 포토레지스트 패턴을 제거한 후 결과물 전면에 층간절연막(17)을 소정두께 형성하고, 이 층간절연막에 대하여 소정의 사진식각공정을 수행함으로써, 도시된 바와 같이, 하부배선층(15)의 일부분이 노출되는 콘택 홀(CH)을 형성한다.FIG. 3B illustrates a process of forming the interlayer insulating film 17 and the contact hole CH. First, the photoresist pattern is removed, and then the interlayer insulating film 17 is formed on the entire surface of the resultant material. By performing the photolithography process, as illustrated, a portion of the lower wiring layer 15 is formed to form a contact hole CH.
도 3c는 금속 플러그(20)의 형성공정을 도시한 것으로, 먼저 상기 콘택 홀이 형성된 결과물 전면에 금속물질(20) 예컨대 텅스텐 혹은 구리를 소정두께 형성한 후 이 금속물질에 대하여 CMP(Chemical Mechanical Polishing) 방법등을 이용한 평탄화 공정을 실시하여 상기 콘택 홀 내부에 텅스텐을 매립시킨다. 이 때, 상기 층간절연막(17) 위의 텅스텐(20)을 완전히 제거하지 않고 약 500Å∼1000Å 두께의 텅스텐이 남도록 하여, 후속되는 상부배선층의 하부층으로 이용한다.FIG. 3C illustrates a process of forming the metal plug 20. First, the metal material 20, for example, tungsten or copper, is formed on the entire surface of the resultant material in which the contact hole is formed, and then CMP (Chemical Mechanical Polishing) for the metal material. Tungsten is embedded in the contact hole by a planarization process using a method; At this time, the tungsten 20 on the interlayer insulating film 17 is not completely removed and the tungsten having a thickness of about 500 kPa to 1000 kPa is left to be used as the lower layer of the subsequent upper wiring layer.
도 3d는 상부배선층(35)의 형성공정을 도시한 것으로, 먼저 상기 도 3c의 공정 후 결과물 전면에 텅스텐과 알루미늄의 반응에 의한 생성물 형성을 억제하기 위한 제4 금속층(30) 예컨대 TiN 혹은 Ti과 TiN을 적층시킨 금속층을 소정두께 형성하고, 이 제4 금속층(30) 위에 제5 금속층(31) 예컨대 알루미늄을 소정두께 형성한다. 이어서, 상기 제5 금속층(31) 위에 포토레지스트 도포, 마스크노광 및 현상등의 공정을 거쳐 원하는 크기의 포토레지스트 패턴(도시하지 않음)을 형성한 후, 이 패턴을 적용하여 상기 금속층들(31,30)을 차례로 식각함으로써, 도시된 바와 같이 상기 층간절연막(17)위에 형성된 텅스텐(20)을 하부층으로 하는 상부배선층(35)을 완성한다.3D illustrates a process of forming the upper wiring layer 35. First, after the process of FIG. 3C, the fourth metal layer 30, for example, TiN or Ti, is used to suppress the formation of a product by the reaction of tungsten and aluminum on the entire surface of the resultant. A metal layer in which TiN is laminated is formed to have a predetermined thickness, and a fifth metal layer 31, for example, aluminum is formed on the fourth metal layer 30. Subsequently, a photoresist pattern (not shown) having a desired size is formed on the fifth metal layer 31 through photoresist coating, mask exposure, and development, and then the pattern is applied to the metal layers 31. By sequentially etching 30), the upper wiring layer 35 having tungsten 20 formed on the interlayer insulating film 17 as a lower layer is completed as shown.
상기 도 3d를 참조하면, 종래와는 달리 상부배선층(35)이 층간절연막(17)상에 넓게 형성된 텅스텐(20)을 하부층으로 하여 형성되므로 알루미늄/텅스텐의 접촉면적이 대폭적으로 증대되며, 이에 따라 일렉트로마이그레이션에 기인한 배선단락 등의 문제를 해소할 수 있게 된다.Referring to FIG. 3D, unlike the related art, since the upper wiring layer 35 is formed by using tungsten 20 formed on the interlayer insulating layer 17 as a lower layer, the contact area of aluminum / tungsten is greatly increased. Problems such as wiring short circuits caused by electromigration can be solved.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.The present invention is not limited to the above-described embodiments, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.
이상에서 상술한 바와 같이 본 발명에 의한 금속배선층 구조를 형성하게 되면, 콘택 홀 상·하부의 알루미늄/텅스텐 접촉면적을 넓힐 수 있어서 하부배선층에서 플러그 방향, 플러그에서 상부배선층 방향으로의 전류집중을 억제할 수 있어, 일렉트로마이그레이션 신뢰성을 향상시킬 수 있다.As described above, when the metal wiring layer structure according to the present invention is formed, the aluminum / tungsten contact area of the upper and lower contact holes can be widened to suppress current concentration from the lower wiring layer to the plug direction and the plug to the upper wiring layer direction. This can improve the electromigration reliability.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033474A KR100190074B1 (en) | 1996-08-12 | 1996-08-12 | Structure of metal wiring layer & forming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033474A KR100190074B1 (en) | 1996-08-12 | 1996-08-12 | Structure of metal wiring layer & forming method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014485A KR19980014485A (en) | 1998-05-25 |
| KR100190074B1 true KR100190074B1 (en) | 1999-06-01 |
Family
ID=19469402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033474A KR100190074B1 (en) | 1996-08-12 | 1996-08-12 | Structure of metal wiring layer & forming method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190074B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102968B1 (en) * | 2005-03-23 | 2012-01-05 | 매그나칩 반도체 유한회사 | Method for forming metal line in semiconductor device |
-
1996
- 1996-08-12 KR KR1019960033474A patent/KR100190074B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980014485A (en) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445073B1 (en) | Damascene metallization process and structure | |
| US7586175B2 (en) | Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface | |
| US6479902B1 (en) | Semiconductor catalytic layer and atomic layer deposition thereof | |
| CN112514049A (en) | Via pre-fill in fully aligned vias | |
| TWI254350B (en) | Fuse structure and method for making the same | |
| KR100219508B1 (en) | Forming method for matal wiring layer of semiconductor device | |
| JPH05343532A (en) | Conductor structure of low resistivity capped with heat-resisting metal | |
| US7052990B2 (en) | Sealed pores in low-k material damascene conductive structures | |
| US5693564A (en) | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication | |
| US6215189B1 (en) | Semiconductor device having interconnect layer and method of manufacturing therefor | |
| JPH09102545A (en) | Even multilayer metallization formation in integrated circuit | |
| US6974770B2 (en) | Self-aligned mask to reduce cell layout area | |
| KR100939773B1 (en) | Metal line of semiconductor device and method for manufacturing the same | |
| US6380625B2 (en) | Semiconductor interconnect barrier and manufacturing method thereof | |
| US6518648B1 (en) | Superconductor barrier layer for integrated circuit interconnects | |
| US6200890B1 (en) | Method of fabricating copper damascene | |
| KR100190074B1 (en) | Structure of metal wiring layer & forming method thereof | |
| US6479898B1 (en) | Dielectric treatment in integrated circuit interconnects | |
| KR101090372B1 (en) | method for fabricating metal line of the semiconductor device | |
| KR100190078B1 (en) | Structure of metal wiring layer & forming method thereof | |
| US6627093B1 (en) | Method of manufacturing a vertical metal connection in an integrated circuit | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| JP3342652B2 (en) | BPSG reflow and method for suppressing pattern distortion associated with integrated circuit chips formed thereby | |
| KR100195239B1 (en) | Metal wiring structure of semiconductor device and manufacturing method thereof | |
| KR100645225B1 (en) | Method for forming metal wiring for semiconductor device and semiconductor device therefore |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |