KR100189541B1 - Digital image signal processing apparatus and method - Google Patents

Digital image signal processing apparatus and method Download PDF

Info

Publication number
KR100189541B1
KR100189541B1 KR1019960010802A KR19960010802A KR100189541B1 KR 100189541 B1 KR100189541 B1 KR 100189541B1 KR 1019960010802 A KR1019960010802 A KR 1019960010802A KR 19960010802 A KR19960010802 A KR 19960010802A KR 100189541 B1 KR100189541 B1 KR 100189541B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
processing apparatus
signal processing
output
Prior art date
Application number
KR1019960010802A
Other languages
Korean (ko)
Other versions
KR970073119A (en
Inventor
송광섭
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960010802A priority Critical patent/KR100189541B1/en
Publication of KR970073119A publication Critical patent/KR970073119A/en
Application granted granted Critical
Publication of KR100189541B1 publication Critical patent/KR100189541B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1737Controllable logic circuits using multiplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/65Circuits for processing colour signals for synchronous modulators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/74Circuits for processing colour signals for obtaining special effects
    • H04N9/76Circuits for processing colour signals for obtaining special effects for mixing of colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야: 디지탈 영상신호 처리장치 및 그 방법.1. FIELD OF THE INVENTION The invention described in the claims belongs to a digital video signal processing apparatus and method thereof.

2. 발명이 해결하려고 하는 기술적 과제: 디지탈 로직화에 적합한 디지탈 영상신호 처리장치를 제공.2. The technical problem to be solved by the invention: Provide a digital video signal processing apparatus suitable for digital logic.

3. 발명의 해결방법의 요지: 본 발명에 따른 디지탈 영상신호 처리장치는 복합동기를 휘도신호에 삽입하는 제1수단과; 믹싱 및 제한된 최종 복합영상신호를 휘도신호 출력단으로 제공하는 제2수단과; 입력신호 및 각종제어신호를 수신하여 칼라 변조를 수행하는 제3수단과; 색차신호들을 선택적으로 2진보수 신호로 변환 출력하는 제4수단을 가짐을 특징으로 한다.3. Summary of the Invention A digital video signal processing apparatus according to the present invention comprises: first means for inserting a composite synchronous signal into a luminance signal; Second means for providing a mixed and limited final composite video signal to a luminance signal output stage; Third means for receiving an input signal and various control signals to perform color modulation; And fourth means for selectively converting the color difference signals into a binary complement signal.

4. 발명의 중요한 용도: 디지탈 영상신호 처리장치에 사용.4. Significant use of the invention: for use in digital video signal processing devices.

Description

디지탈 영상신호 처리장치 및 그 방법Digital video signal processing device and method

제1도는 종래의 디지탈 영상신호 처리장치의 회로블럭도.1 is a circuit block diagram of a conventional digital image signal processing apparatus.

제2도는 본 발명의 일실시예에 따른 디지탈 영상신호 처리장치의 회로도.2 is a circuit diagram of a digital image signal processing apparatus according to an embodiment of the present invention.

제3도 및 제4도는 각기 제2도의 믹서부200 및 색변조부 300의 구체회로도.3 and 4 are concrete circuit diagrams of the mixer 200 and the color modulator 300 of FIG. 2, respectively.

제5도는 제2도에 사용 및 출력되는 신호들의 동작 타이밍도.5 is an operation timing diagram of signals used and output in FIG.

제6도는 제4도의 색변조부 300의 변조 동작에 관련된 동작 테이블도.6 is an operation table diagram related to a modulation operation of the color modulator 300 of FIG.

본 발명은 영상신호 처리 장치에 관한 것으로, 특히 수신되는 디지탈 복합영상신호를 소망하는 기능 선택에 따라 적절히 처리하여 출력할 수 있는 디지탈 영상신호 처리장치 및 그에 따른 방법에 관한것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing apparatus, and more particularly, to a digital video signal processing apparatus and a method thereof capable of properly processing and outputting a received digital composite video signal according to a desired function selection.

종래의 영상신호 처리장치는 제1도에 도시한 바와 같이, 아나로그 입력 Y, R-Y, B-Y을 수신한다. 수신된 신호는 A/D변환기 10를 통과한후 디지탈 신호 처리부 20에 인가된다. 처리부 20는 여러기능에 적합한 영상신호로 처리한 후 각 3개의 신호를 출력하고, 이는 D/A변환기 30에 의해 아나로그 신호로 변환된 후 엔코더 및 Y/C믹서 40에 제공된다. 상기 엔코더 및 Y/C믹서 40는 동기 신호 및 서브 캐리어 주파수에 따라 엔코딩 및 믹싱동작을 수행한다. 여기서, 상기 엔코더 및 Y/C믹서 40는 자신의 출력단에 연결되어질 뒷단의 신호에 대한 사용용도에 따라 복합영상신호나 혹은 Y 및 변조된 칼라 신호를 선택적으로 출력하도록 구성되어 있다. 상기 제1도에서는, 변조에 필요한 클럭은 발진기 50의 4fsc클럭을 4분주한 후 0˚와 90˚위상 시프트된 2개의 신호를 이용하여 칼라신호를 변조하는데 이용함을 알 수 있다. 상기 엔코더 및 Y/C믹서 40는 아나로그 신호의 처리를 위한 블럭으로서, 구체적으로는 Y, R-Y, B-Y의 아나로그 신호를 입력으로 받아 Y신호에 동기를 삽입하고 R-Y/B-Y 베이스 밴드신호는 입력 fsc클럭을 이용하여 변조된 칼라신호를 생성한 후, 휘도신호인 Y신호와 합하여 최종 영상신호를 출력한다.The conventional video signal processing apparatus receives analog inputs Y, R-Y, and B-Y, as shown in FIG. The received signal is applied to the digital signal processor 20 after passing through the A / D converter 10. The processing unit 20 processes each image signal suitable for various functions and outputs three signals, which are converted into analog signals by the D / A converter 30 and then provided to the encoder and the Y / C mixer 40. The encoder and the Y / C mixer 40 perform encoding and mixing operations according to the synchronization signal and the subcarrier frequency. Herein, the encoder and the Y / C mixer 40 are configured to selectively output the composite video signal or the Y and modulated color signal according to the use of the signal of the rear end to be connected to its output terminal. In FIG. 1, it can be seen that the clock required for modulation is used to modulate the color signal using two signals shifted by 0 ° and 90 ° phase after four divisions of the 4fsc clock of the oscillator 50. The encoder and the Y / C mixer 40 are blocks for processing analog signals. Specifically, the encoder and the Y / C mixer 40 receive analog signals of Y, RY and BY as inputs, insert synchronization into the Y signals, and input the RY / BY baseband signals. After the modulated color signal is generated using the fsc clock, the final video signal is output by adding the Y signal as the luminance signal.

제1도의 엔코더 및 Y/C믹서 40에서, 필요한 신호는 버스트 신호 삽입을 위한 버스트 게이트 펄스, 복합동기 신호와 fsc(3.58MHz)칼라 서브캐리어 신호임을 알 수 있다.In the encoder and Y / C mixer 40 of FIG. 1, it can be seen that the necessary signals are a burst gate pulse for inserting a burst signal, a compound synchronization signal, and an fsc (3.58 MHz) color subcarrier signal.

그러나, 제1도에 도시된 바와 같은 종래기술은 아나로그 방식의 신호처리이므로 에이직(ASIC)화가 어렵고 디지탈 신호부와는 별도로 새로운 엔코더 IC가 필요하게 되어 원가가 상승하며, 디지탈부만을 원칩화하는 경우 엔코딩에 필요한 신호를 디지탈 IC에서 출력해야 하므로 핀의 갯수가 증가하게 되는 문제점이 있다.However, since the conventional technology as shown in FIG. 1 is analog signal processing, it is difficult to make ASIC, and a new encoder IC is required separately from the digital signal part, resulting in an increase in cost. In this case, the number of pins increases because a signal required for encoding must be output from a digital IC.

따라서, 본 발명의 목적은 엔코더를 디지탈화함과 동시에 출력되는 영상신호의 사용형태에 따라 선택적으로 필요한 영상신호를 제공할 수 있는 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus capable of digitally encoding an encoder and at the same time providing a necessary video signal according to the usage form of the video signal output.

본 발명의 다른 목적은 종래의 아나로그 엔코더 및 믹서를 디지탈 회로로 실현하고 사용형식에 따른 영상신호 출력을 선택적으로 얻기 위한 장치를 제공하는데 있다.It is another object of the present invention to provide an apparatus for realizing a conventional analog encoder and a mixer with a digital circuit and selectively obtaining a video signal output according to a use type.

상기한 목적을 달성하기 위하여, 본 발명의 디지탈 영상신호 처리장치는 복합동기를 휘도신호에 삽입하는 제1수단과; 믹싱 및 제한된 최종 복합영상신호를 휘도신호 출력단으로 제공하는 제2수단과; 입력신호 및 각종제어신호를 수신하여 칼라 변조를 수행하는 제3수단과; 색차신호들을 선택적으로 2진보수 신호로 변환 출력하는 제4수단을 가짐을 특징으로 한다. 상기 장치는 원하는 출력 형식에 따른 디지탈 복합영상신호의 생성시에, 기존의 아나로그 엔코더회로에서 처리하던 칼라 엔코딩, Y/C믹스, 복합동기 합성의 기능을 기능선택에 따라 적절히 출력하기 위한 디지탈 로직 회로이며, 이는 Y,R-Y,B-Y출력은 물론 Y신호에 동기를 첨가한 출력, 또한 Y 데이타출력을 통해 복합영상신호를 출력하기 위한 제반제어를 수행하는 기능을 담당한다.In order to achieve the above object, the digital image signal processing apparatus of the present invention comprises: first means for inserting a composite synchronous signal into a luminance signal; Second means for providing a mixed and limited final composite video signal to a luminance signal output stage; Third means for receiving an input signal and various control signals to perform color modulation; And fourth means for selectively converting the color difference signals into a binary complement signal. When generating a digital composite video signal according to a desired output format, the apparatus uses digital logic to properly output the functions of color encoding, Y / C mixing, and composite synchronous synthesis, which have been processed in an existing analog encoder circuit according to a function selection. It is a circuit, which is responsible for the overall control for outputting the composite video signal through the Y, RY and BY outputs as well as the output in synchronization with the Y signal and the Y data output.

이하 본 발명을 첨부도면을 참조하여 상세히 설명한다. 첨부된 도면들 중에서 제2도는 본 발명에 따른 디지탈 영상신호 처리장치의 회로도이고, 제3도 및 제4도는 각기 제2도의 믹서부200 및 색변조부 300의 구체회로도 이다. 또한, 제5도는 제2도에 사용 및 출력되는 신호들의 동작 타이밍도를 나타낸 것이고, 제6도는 제4도의 색변조부 300의 변조 동작에 관련된 동작 테이블도 이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. 2 is a circuit diagram of the digital image signal processing apparatus according to the present invention, and FIGS. 3 and 4 are specific circuit diagrams of the mixer 200 and the color modulator 300 of FIG. 5 is an operation timing diagram of signals used and output in FIG. 2, and FIG. 6 is an operation table diagram related to the modulation operation of the color modulator 300 of FIG.

먼저, 제2도의 전체회로도를 보면, LAT1-LAT3는 입력 디지탈 베이스 밴드신호인 Y,R-Y,B-Y신호를 래치하는 8비트 플립플롭회로이며, YCOMP는 Y신호에 영상신호를 삽입할 때 Y신호를 스케일링하기 위한 Y진폭 3/4압축 블럭이며, ADD1은 이 신호에 64값을 더해서 동기위치로부터 오프셋값을 더해주는 회로이다. MUX2는 입력신호 SYNCADD의 선택에 따라 싱크없는 Y신호 또는 싱크 포함 Y신호를 선택적으로 출력하기 위한 회로이고, INV, NAND, AND1(8개)은 실제로 상기 신호 SYNCADD가 하이신호일때 입력되는 CSYNCB신호를 삽입하는 회로이다. Y/C믹서 201와 리미터 202는 Y신호의 변조된 칼라신호의 믹싱과 믹싱에 따른 오버플로우를 제한하는 회로이다. 색변조부 300는 색 신호의 변조를 담당하는 블럭이며, AND2는 복합영상신호의 출력 ON/OFF용 게이트이다. CONV1, CONV2는 스트레이트 코드로 변환하기 위한 ON/OFF용 회로이고, LAT4-LAT6는 Y, R-Y, B-Y최종래치이다.First, in the overall circuit diagram of FIG. 2, LAT1-LAT3 is an 8-bit flip-flop circuit for latching the Y, RY and BY signals, which are input digital baseband signals, and YCOMP is used to insert the Y signal when the video signal is inserted into the Y signal. A Y amplitude 3/4 compression block for scaling, ADD1 is a circuit that adds an offset value from the synchronous position by adding 64 values to this signal. MUX2 is a circuit for selectively outputting a sinkless Y signal or a sinking Y signal according to the selection of the input signal SYNCADD, and INV, NAND, and AND1 (8) are actually used to input a CSYNCB signal when the signal SYNCADD is a high signal. It is a circuit to insert. The Y / C mixer 201 and the limiter 202 are circuits for limiting the mixing and mixing of the Y signal with the modulated color signal. The color modulator 300 is a block in charge of modulating the color signal, and AND2 is a gate for output ON / OFF of the composite video signal. CONV1 and CONV2 are ON / OFF circuits for converting to straight codes, and LAT4-LAT6 are Y, R-Y, and B-Y final latches.

최종 복합영상신호를 믹싱 및 제한하여 휘도 신호 출력단으로 제공하는 제2수단인 상기 블럭 200의 구체회로도는 제3도에 도시된다. 제3도에서, Add10은, Y신호에 대해서는 스트레이트 코드의 MSB에 2개의 0를 삽입하고 C신호는 2진보수코드이므로 사인(부호)만을 연장하여 더하는 기능을 행하는 회로이며 NOR1과 NOR2는 Y/C믹싱후에 MSB 2 bit상태에 따른 제한기이다.A detailed circuit diagram of the block 200, which is a second means for mixing and limiting the final composite video signal and providing it to the luminance signal output terminal, is shown in FIG. In FIG. 3, Add10 is a circuit for inserting two zeros into the MSB of the straight code for the Y signal and extending only the sine (sign) because the C signal is a binary complement code. NOR1 and NOR2 are Y / Limiter according to MSB 2 bit state after C mixing.

제4도에서, 색변조부(300)의 AND1은 MODON이 하이신호일때 R2FSC신호를 출력하며, MUX2는 AND1출력에 따른 R-Y/B-Y의 멀티플렉싱을 담당하며, Neg는 MUX2신호의 (-)값 생성, AND2/AND3는 BFP위치신호와 RFSC에 따른 MUX 4선택신호 생성, 및 INV와 AND4는 BFP가 1인 구간에서의 버스트 신호를 발생하기 위한 게이트 이며, MUX 4는 모든 입력 조건에 따라 데이타와 버스트 신호를 멀티플렉싱하는 회로이다. 우선, Y신호의 경우 SYNCADD가인 경우 제2도의 AND1의 출력은 단순한 Y데이타 출력이지만 SYNCADD가 1인 경우에는 제5도의 파형과 같이 된다. YCOMP에서 입력 Y신호를 3/4만큼 미리 스케일링한 후 Add 1에서 64를 더하는 형식으로 5D와 같이 영상신호(Y)를 정형화한 후 NAND 와 AND1을 통해 5E 타이밍과 같은 동기 삽입된 Y신호를 얻는다. 이 신호는 제3도의 Y/C 믹서와 리미터 회로를 통해 복합영상 신호로 된다. 제3도에서, Y신호는 MSB에 0 2비트 삽입, 변조된 C신호에는 2비트 부호 확장후 합하여 Add10출력 10비트중 2번째 MSB가 1이면 NOR1출력은 , MSB가 1이면 최종출력은 무조건 (nex), bit(9:8)이 1이면 최종 출력은 FF가 출력된다. 이는 Add10의 연산이 오버플로우가 발생한 상황이므로 제한하는 동작이다. 즉, Add10의 bit(9:8)이 0이면 정상적인 영상신호, 1이면 (+)오버플로우, 10는 발생치않으며 11은 (-) 오버플로우이다.In FIG. 4, the AND1 of the color modulator 300 outputs an R2FSC signal when the MODON is a high signal, the MUX2 is responsible for multiplexing RY / BY according to the AND1 output, and Neg generates a negative value of the MUX2 signal. , AND2 / AND3 are MUX 4 selection signals generated according to the BFP position signal and RFSC, and INV and AND4 are the gates for generating the burst signal in the section where BFP is 1, and MUX 4 is the data and burst according to all input conditions. A circuit for multiplexing a signal. First, for Y signal, SYNCADD If the output of AND1 in FIG. 2 is a simple Y data output, but SYNCADD is 1, the output of AND1 in FIG. In YCOMP, the input Y signal is prescaled by 3/4, and then the image signal (Y) is shaped like 5D in the form of Add 1 to 64, and then the synchronized Y signal such as 5E timing is obtained through NAND and AND1. . This signal becomes a composite video signal through the Y / C mixer and limiter circuit of FIG. In FIG. 3, the Y signal is inserted into the MSB with 0 2 bits, and the modulated C signal is added with 2 bits of code extension and summed. If MSB is 1, the final output is unconditional (nex), bit (9: 8) is 1, the final output is FF. This is a limiting operation because Add10's operation is overflowed. That is, if bit (9: 8) of Add10 is 0, it is normal video signal, if it is 1, (+) overflow, 10 is not generated and 11 is (-) overflow.

다시, 제2도에서 색변조회로인 색변조부 300의 출력은 Y/C 믹서로 전송됨과 동시에 색변조 만이나 색변조 오프시 출력을 위해 CONV1으로 입력된다. B-Y신호는 분리 출력시에 CONV2를 통해 출력된다. 제4도를 참조하여 색변조에 대해 설명한다. 먼저 MODON이 0인 경우(변조 오프)인 경우 AND1은 0로, MUX2는 R-Y를 출력하고, AND2/AND3도 모두 0로 되어 MUX4는 R-Y신호를 CMOD(7:0)에 출력하게 된다. MODON이 1인 경우 BFP(Burst Flag Pulse)에 따라 출력이 결정되는데 이는 제6도에 표시한 바와 같다. RFSC와 R2FSC는 각각 서브캐리어 주파수인 fsc와 2배인 2fsc를 나타내며 BFP가 1인 구간에서는 0, -32, 0, 32를 반복하는 버스트 신호를 삽입하게 되고 신호구간에는 R-Y/B-Y -(R-Y)/-(B-Y)신호를 반복하여 멀티플렉싱하게 된다. MUX 4의 입력 2,3의 8비트데이타 (7:0)는 -32, +32, 0값을 간단하게 설계하여 놓은것으로 INV와 AND4만으로 구성할 수 있다.Again, in FIG. 2, the output of the color modulator 300, which is a color modulation circuit, is transmitted to the Y / C mixer and simultaneously input to CONV1 for output only when color modulation is turned off or when color modulation is turned off. The B-Y signal is output via CONV2 at the separate output. Color modulation will be described with reference to FIG. First, when MODON is 0 (modulation off), AND1 is 0, MUX2 outputs R-Y, AND2 / AND3 are both 0, and MUX4 outputs R-Y signal to CMOD (7: 0). When MODON is 1, the output is determined according to BFP (Burst Flag Pulse), as shown in FIG. RFSC and R2FSC represent the subcarrier frequency fsc and 2fsc, which is twice the frequency. In the interval with BFP 1, burst signals repeating 0, -32, 0, 32 are inserted, and RY / BY-(RY) / The-(BY) signal is repeatedly multiplexed. The 8-bit data (7: 0) of inputs 2 and 3 of MUX 4 is a simple design of -32, +32, and 0, and can be composed of INV and AND4 only.

상기한 바와 같이, 본 발명의 장치에 따르면, 종래의 아나로그 회로의 추가에 의한 외부 크로마 엔코더 IC 및 Y/C 믹서회로를 생략할 수 있고, 또한 디지탈 원칩화로 회로집적이 가능하다. 그리고, 최종 Y단자와 R-Y단자를 통해 원하는 형식의 출력을 선택할 수 있다. 이러한 것은 Y신호만 복합 Y신호, 변조신호C만 R-Y/B-Y분리 출력 및 Y/C믹싱된 복합영상신호의 출력까지 폭넓게 선택할 수 있게 하는 효과를 제공한다.As described above, according to the apparatus of the present invention, it is possible to omit the external chroma encoder IC and the Y / C mixer circuit by the addition of the conventional analog circuit, and also to integrate the circuit by digital one chip. Then, the output of the desired format can be selected through the final Y terminal and the R-Y terminal. This has the effect of allowing a wide selection of the Y signal only, the composite Y signal, only the modulation signal C, R-Y / B-Y separated output, and the output of the Y / C mixed composite video signal.

Claims (7)

디지탈 영상신호 처리장치에 있어서: 복합동기를 휘도신호에 삽입하는 제1수단과; 출력되는 영상신호의 사용형태에 따라 선택적으로 필요한 영상신호를 제공하기 위하여, 상기 제1수단의 출력신호를 믹싱 및 제한한 최종 복합영상신호를 휘도신호 출력단으로 제공하는 제2수단과; 입력신호 및 각종제어신호를 수신하여 칼라 변조를 수행하는 제3수단과; 색차신호들을 선택적으로 2진보수 신호로 변환 출력하는 제4수단을 가짐을 특징으로 하는 장치.A digital video signal processing apparatus comprising: first means for inserting a composite synchronous signal into a luminance signal; Second means for providing, to a luminance signal output terminal, a final composite video signal in which the output signal of the first means is mixed and limited in order to provide a necessary video signal selectively according to the usage form of the output video signal; Third means for receiving an input signal and various control signals to perform color modulation; And fourth means for selectively converting the color difference signals into a binary complement signal. 제1항에 있어서, 상기 제2수단은 가산기 및 제한기를 포함함을 특징으로 하는 장치.An apparatus according to claim 1, wherein said second means comprises an adder and a limiter. 제1항에 있어서, 상기 제3수단은 멀티플렉서를 적어도 포함하는 것을 특징으로 하는 장치.The apparatus of claim 1 wherein said third means comprises at least a multiplexer. 제1항에 있어서, 상기 입력신호는 색차신호임을 특징으로 하는 장치.The apparatus of claim 1, wherein the input signal is a color difference signal. 제1항에 있어서, 상기 제4수단은 신호를 래치하는 래치를 더 포함하는 것을 특징으로 하는 장치.2. The apparatus of claim 1, wherein said fourth means further comprises a latch for latching a signal. 디지탈 영상신호 처리장치에 있어서, 디지탈 로직내에서, 복합동기를 휘도신호에 삽입한 신호를 믹싱 및 제한하여 휘도신호 출력단으로 제공하며 입력신호 및 각종제어신호를 수신하여 칼라 변조를 수행후 이를 선택적으로 2진보수 신호로 변환 출력하는 것을 특징으로 하는 장치.In the digital video signal processing apparatus, in the digital logic, a signal in which the compound synchronous signal is inserted into the luminance signal is mixed and provided to the luminance signal output terminal, and the input signal and various control signals are received to selectively perform color modulation. An apparatus characterized by converting and outputting a binary complementary signal. 디지탈 영상신호 처리 방법에 있어서; 복합동기를 휘도신호에 삽입하는 단계와; 최종 복합영상신호를 믹싱 및 제한하여 휘도 신호 출력단으로 제공하는 단계와; 입력신호 및 각종제어신호를 수신하여 칼라 변조를 수행하는 단계와; 색차신호들을 선택적으로 2진보수 신호로 변환 출력하는 단계를 가짐을 특징으로 하는 방법.A digital video signal processing method; Inserting a composite synchronous signal into the luminance signal; Mixing and limiting the final composite video signal to provide the brightness signal output terminal; Receiving an input signal and various control signals to perform color modulation; And selectively converting the color difference signals into a binary complement signal.
KR1019960010802A 1996-04-10 1996-04-10 Digital image signal processing apparatus and method KR100189541B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010802A KR100189541B1 (en) 1996-04-10 1996-04-10 Digital image signal processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010802A KR100189541B1 (en) 1996-04-10 1996-04-10 Digital image signal processing apparatus and method

Publications (2)

Publication Number Publication Date
KR970073119A KR970073119A (en) 1997-11-07
KR100189541B1 true KR100189541B1 (en) 1999-06-01

Family

ID=19455434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010802A KR100189541B1 (en) 1996-04-10 1996-04-10 Digital image signal processing apparatus and method

Country Status (1)

Country Link
KR (1) KR100189541B1 (en)

Also Published As

Publication number Publication date
KR970073119A (en) 1997-11-07

Similar Documents

Publication Publication Date Title
US4442428A (en) Composite video color signal generation from digital color signals
KR100189541B1 (en) Digital image signal processing apparatus and method
US4727361A (en) Digital video encoder circuit
KR100544802B1 (en) Signal processing equipment
US5301015A (en) NTSC and PAL compatible digital encoder
US4376948A (en) TDM Scheme for digital video processing
EP0162500B1 (en) A method of and apparatus for generating colour matte signals
JP3135243B2 (en) Image data transmission / reception method and apparatus used therefor
US4389664A (en) System and method to derive a digital video control signal
RU2172568C2 (en) Procedure and circuit of phase synchronization of video signals and device to synthesize video signals
US5528306A (en) Video signal processing circuit for converting digital color difference signals into a carrier chrominance signal
KR840008110A (en) Demodulator
EP0634079B1 (en) Video storage
EP0512861B1 (en) Color video signal standard conversion apparatus
KR0149532B1 (en) Encoding apparatus and method using digital signal processor
US4956701A (en) Frequency converter for a digital chrominance modulator
US5245415A (en) Chroma encoder
JPS58137382A (en) Digital color encoder
JP3143492B2 (en) Color signal processing device
KR970006301B1 (en) Tv chrominance signal detecting circuit
JP3082959B2 (en) Color signal processing device
US5442392A (en) Negative film image conversion apparatus for video camera
KR0164057B1 (en) The mixing apparatus of digital image signal
EP0341989A2 (en) Apparatus for simultaneously outputting plural image signals derived from a video signal, comprising a single digital-to- analogue converter
KR100207694B1 (en) Composite video signal generating apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee