KR100186385B1 - 영상 인식 장치 - Google Patents

영상 인식 장치 Download PDF

Info

Publication number
KR100186385B1
KR100186385B1 KR1019960013305A KR19960013305A KR100186385B1 KR 100186385 B1 KR100186385 B1 KR 100186385B1 KR 1019960013305 A KR1019960013305 A KR 1019960013305A KR 19960013305 A KR19960013305 A KR 19960013305A KR 100186385 B1 KR100186385 B1 KR 100186385B1
Authority
KR
South Korea
Prior art keywords
data
output
unit
lookup table
address
Prior art date
Application number
KR1019960013305A
Other languages
English (en)
Other versions
KR970072955A (ko
Inventor
김규학
Original Assignee
이종수
엘지산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, 엘지산전주식회사 filed Critical 이종수
Priority to KR1019960013305A priority Critical patent/KR100186385B1/ko
Priority to MYPI97001810A priority patent/MY124107A/en
Priority to CN97113420A priority patent/CN1103082C/zh
Priority to JP09111374A priority patent/JP3100037B2/ja
Priority to US08/846,492 priority patent/US5933530A/en
Publication of KR970072955A publication Critical patent/KR970072955A/ko
Application granted granted Critical
Publication of KR100186385B1 publication Critical patent/KR100186385B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Databases & Information Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 영상 인식 장치에 관한 것으로, 종래에는 영상 데이타를 비선형적인 모폴로지(Morphology) 필터나 랭크 밸류(Rank Value) 필터와 같은 기본 기능만을 수행할 수 있으므로 따라서, 종래의 모폴로지 필터는 영상 데이타의 이진화 값만으로 물체를 인식하기 위한 세분화 작업을 수행함에 의해 만족할만한 영상의 복원 및 개선이 어려워지는 문제점이 있다. 이러한 종래의 문제점을 개선하기 위하여 본 발명은 공간 영역 필터인 컨볼버(convolver)를 이용하여 영상 개선, 복원, 에지 검출을 가능하게 하고, 표준화 상관기를 이용하여 기준 패턴과의 비교를 가능하게 하며, 여러개의 랭크 밸류 필터를 이용하여 그레이 스케일의 비선형 연산을 가능하게 함으로써 영상 처리 알고리즘을 실시간에 처리하여 빠른 연산을 수행할 수 있도록 창안한 것으로, 본 발명은 실시간의 영상 보정 및 개선, 에지 검출 및 템플레이트 매칭 기능에 의하여 고속 처리가 가능하고, FIFO, DMA 및 PCI 버스의 기능을 이용하여 별도의 메모리없이 시스템을 구현할 수 있다.

Description

영상 인식 장치
제1도는 종래의 영상 처리 장치의 블럭도.
제2도는 본 발명의 영상 인식 장치의 블럭도.
제3도는 제2도에서 3*3 콘벌버의 상세 블럭도.
제4도는 제2도에서 랭크 밸류 필터단의 상세 블럭도.
제5도는 제2도에서 버스 인터페이스부의 상세 블럭도.
* 도면의 주요부분에 대한 부호의 설명
201,202,210,211 : 룩업 테이블 203 : 랭크 밸류 필터단
204 : 표준화 상관기 205 : 3*3 콘벌버
206 : 바이패스 회로 207 : 절대값 산출부
208 : 스위칭부 209 : 산술 연산부
212 : 버스 인터페이스부
본 발명은 영상 인식에 관한 것으로 특히, 영상 처리 시스템의 전처리 과정에서 영상 복원 및 화질 개선을 위하여 비선형 필터 및 콘볼루션(convolution) 기능을 구현하고 템플레이트(template) 매칭을 위하여 상관 표준 기능을 실장함으로써 PCI(periphheral component interconnect) 버스와 인터페이스가 가능하도록 한 영상 인식 장치에 관한 것이다.
일반적으로 영상 인식 장치를 이용하여 물체를 인식함에 있어서 물체의 경계 추출, 기준 패턴과의 비교 그리고, 화상의 보정 및 복원등은 매우 중요한 요소로서 이러한 요소의 결과를 얻기 위하여 취득한 영상 데이타로부터 수많은 연산과 계산 효율을 필요로 한다.
제1도는 종래의 영상 처리 장치의 블럭도로서 이에 도시된 바와 같이, 카메라의 영상 신호로부터 동기 신호를 분리하는 동기 분리부(104)와, 이 동기 분리부(104)에서 분리된 영상 신호를 디지탈값으로 변환하는 비디오 입력부(105)와, 이 비디오 입력부(105)의 출력 데이타를 상기 동기 분리부(104)의 동기 신호를 기준으로 아나로그 변환하는 비디오 출력부(106)와, 상기 비디오 입력부(105)의 영상 출력 데이타를 일시 저장하는 데이타 레지스터(107)와, 어드레스를 발생시키는 제1∼제4 어드레스 생성부(110∼113)와, 이 제1∼제4 어드레스 생성부(110∼113)의 출력에 따라 입력 데이타를 완충하는 제1∼제4 버퍼(114∼117)와, 데이타 버스 라인(B/L), 데이타 레지스터(107) 및 상기 제1∼제4 버퍼(114∼117)의 출력 데이타중 하나를 각기 선택하는 제1,제2 멀티플렉서(118)(119)와, 이 제1,제2 멀티플렉서(118)(119)의 출력데이타를 연산하는 산술 연산부(120)와, 이 산술 연산부(120)의 연산 결과의 평균치를 구하는 평균치 산출부(123)와, 이 평균치 산출부(123)의 크기를 결정하는 필터 크기 조정부(126)와, 상기 산술 연산부(120) 및 평균치 산출부(123)의 출력중 하나를 선택하는 제3 멀티플렉서(125)와, 이 제3 멀티플렉서(125)의 출력을 입력으로 하여 영상 신호의 최대, 최소값을 산출하는 최대/최소치 산출부(124)와, 이 최대/최소치 산출부(124)의 출력 및 상기 산술 연산부(120)의 출력을 입력으로 하여 균등한 값으로 조정하는 표준화 조정부(122)와, 데이타의 비트 이동을 수행하는 시프트 레지스터(121)와, 이 시프트 레지스터(121), 상기 표준화 조정부(122) 및 산술 연산부(120)의 출력중 하나를 선택하여 상기 제1∼제4 버퍼(114∼117) 및 비디오 출력부(106)에 입력시키는 제4 멀티플렉서(109)와, 버스의 데이타 입출력을 제어하는 마이크로 콘트롤러(102)와, 임의의 영상 크기를 제어하기 위하여 제어 신호를 상기 비디오 출력부(106) 및 마이크로 콘트롤러(102)에 출력하는 윈도우 크기 설정부(103)와, 상기 마이크로 콘트롤러(102)를 제어함에 의해 전체 동작을 제어하는 매크로 콘트롤러(101)로 구성된다.
이와같은 종래 장치의 동작 과정을 설명하면 다음과 같다.
우선, 카메라로부터 영상 신호가 출력되면 동기 분리부(104)는 동기 신호를 분리하여 영상 신호는 비디오 입력부(105)에 입력시키고 동기 신호는 비디오 출력부(106)에 입력시키게 된다.
이때, 비디오 입력부(105)는 동기 분리부(104)로부터의 영상 신호를 디지탈 값으로 변환하여 비디오 출력부(107) 및 데이타 레지스터(107)에 입력시키게 된다.
이에 따라, 데이타 레지스터(107)가 비디오 입력부(105)의 출력 데이타를 일시 저장하여 출력하면 제1 멀티플렉서(118) 또는 제2 멀티플렉서(119)를 통하여 산술 연산부(120)에 입력되어 연산되어진다.
한편, 임의의 데이타가 제1∼제4 버퍼(114∼117)에 입력될 때 마이크로 콘트롤러(102)는 저장 명령 및 제어 신호를 출력하면 제1∼제4 어드레스 생성부(110∼113)가 어드레스를 발생시키고 상기 제1∼제4 버퍼(114∼117)는 각각의 어드레스에 따라 사용자가 정의한 임의의 데이타를 저장하게 된다.
이 후, 마이크로 콘트롤러(102)의 제어에 의해 제1∼제4 어드레스 생성부(110∼113)에서 각기 어드레스를 발생시키면 제1∼제4 버퍼(114∼117)의 저장 데이타는 제1,제2 멀티플렉서(118)(119)를 통하여 산술 연산부(120)에 입력되어 연산되어진다.
이때, 비선형의 필터를 구현하려는 경우 산술 연산부(120)의 연산 결과에 대하여 평균치 산출부(123)가 평균치를 구하면 최대/최소치 산출부(124)는 영상 신호의 최대, 최소값을 산출하여 표준화 조정부(122)에 입력시키게 된다.
여기서, 평균치 산출부(123)는 필터 크기 조정부(126)에 의해 필터의 크기가 결정되어진다.
그리고, 시프트 레지스터(123)는 데이타의 비트를 순차적으로 이동시켜 제4 멀티플렉서(109)에 입력시키게 된다.
이에 따라, 표준화 조정부(122)가 산술 연산부(120)의 출력 및 최대/최소치 산출부(124)의 출력을 입력으로 하여 균등한 값으로 조정하면 제4 멀티플렉서(109)가 표준화 조정부(122), 시프트 레지스터(121) 및 산술 연산부(120)의 출력중 하나를 선택하여 제1∼제4 버퍼(114∼117)에 입력시킴과 아울러 비디오 출력부(106)에 입력시키게 된다.
상기 표준화 조정부(122)에서의 결과는 다시 재순환 연산을 필요로 하는 알고리즘의 수행 또는 비디오 출력부(106)의 입력 조건에 맞는 데이타를 위하여 이용된다.
따라서, 비디오 출력부(106)는 동기 분리부(104)의 동기 신호를 기준으로 비디오 입력부(105)의 디지탈 출력 신호 또는 제4 멀티플렉서(109)를 통해 입력되는 연산 결과의 데이타를 아나로그 영상 데이타로 변환하게 된다.
상기 비디오 출력부(106)는 윈도우 크기 설정부(103)에 의해 영상의 크기가 결정되어진다.
그러나, 종래에는 영상 데이타를 비선형적인 모폴로지(Morphology) 필터나 랭크 밸류(Rank Value) 필터와 같은 기본 기능만을 수행할 수 있다.
따라서, 종래의 모폴로지 필터는 영상 데이타의 이진화 값만으로 물체를 인식하기 위한 세분화 작업을 수행함으로 만족할만한 영상의 복원 및 개선이 어려워지는 문제점이 있다.
본 발명은 종래의 문제점을 개선하기 위하여 공간 영역 필터인 컨볼버(convolver)를 이용하여 영상 개선, 복원, 에지 검출을 가능하게 하고, 표준화 상관기를 이용하여 기준 패턴과의 비교를 가능하게 하며, 여러개의 랭크 밸류 필터를 이용하여 그레이 스케일의 비선형 연산을 가능하게 함으로써 영상 처리 알고리즘을 실시간에 처리하여 빠른 연산을 수행할 수 있도록 창안한 영상 인식 장치를 제공함에 목적이 있다.
제2도는 본 발명의 영상 인식 장치의 블럭도로서 이에 도시한 바와 같이, 사용자가 정의한 테이블 값으로 문턱값의 결정, 데이타 변환 및 이진화를 통하여 버스 라인(B/L)의 영상 데이타를 변환하는 제1 룩업 테이블(201)과, 사용자가 정의한 테이블 값으로 버스 라인(B/L)의 영상 데이타를 공간 연산에 알맞게 변환하는 제2 룩업 테이블(202)과, 이 제2룩업 테이블(202)의 출력 데이타를 이웃 화소 영역간의 2차원 공간 데이타로 변환하는 3*3 콘벌버(convolver)(205)와, 상기 제2 룩업 테이블(202)의 출력 데이타가 인가되는 바이패스 회로(206)의 출력 및 상기 3*3 콘벌버(205)의 출력을 입력으로 하여 소벨(sobel) 에지를 검출하는 절대값 산출부(207)와, 버스 라인(B/L)의 영상 데이타를 미리 저장된 템플레이트(template)와 비교하여 상관계수를 구하는 표준화 상관기(204)와, 버스 라인(B/L)의 영상 데이타를 입력으로 랭크(Rank) 값을 분류하여 영상의 최대/최소값을 구하는 랭크 밸류 필터단(203)과, 버스 라인(B/L), 제1 룩업 테이블(201), 랭크 밸류 필터단(203), 표준화 상관기(204) 및 절대값 산출부(207)의 출력을 입력으로 하는 스위칭부(208)와, 이 스위칭부(208)의 출력을 산술 연산하는 산술 연산부(209)와, 이 산술 연산부(209)의 연산 결과를 표준화하는 제3 룩업 테이블(210)과, 상기 산술 연산부(209)의 연산 결과를 출력 조건에 적합하게 변환하는 제4 룩업 테이블(211)과, 상기 스위칭부(208)의 출력 데이타 및 상기 제1,제2 룩업 테이블(210)(211)의 출력 데이타를 호스트로 전송하고 호스트의 데이타를 입력시키는 버스 인터페이스부(212)로 구성한다.
상기 버스 인터페이스부(212)는 PCI(Peripheral Component Interconnect) 버스 인터페이스이다.
상기 3*3 콘벌버(205)는 제3도에 도시한 바와 같이, 제2 룩업 테이블(202)의 출력을 1 라인 지연시키는 제1 라인 버퍼(221)와, 이 제1 라인 버퍼(211)의 출력을 1 라인 지연시키는 제2 라인 버퍼(221)와, 상기 제1 룩업 테이블(202) 및 제1,제2 라인 버퍼(221)(222)의 출력 데이타를 3*3의 이웃 화소 영역의 2차원 공간 데이타로 변환하여 절대값 산출부(207)로 출력하는 매트릭스 승산기(223)로 구성한다.
상기 랭크 밸류 필터단(203)은 제4도에 도시한 바와 같이, 제1∼제7 멀티플렉서(231,233,235,236,238,240,241) 및 4개의 랭크 밸류 필터(232,234,237,239)의 유기적 결합으로 구성한다.
상기 버스 인터페이스부(212)는 제5도에 도시한 바와 같이, 8비트의 연산 결과를 32비트로 고속 전송하기 위하여 더블 워드로 정렬하는 더블 워드 정렬기(251)와, 이 더블 워드 정렬기(251)의 출력 데이타를 순차적으로 저장하여 저장 순서대로 출력하는 선입선출 메모리(252)와, 이 선입선출 메모리(252)의 데이타 입력을 제어하는 입력 제어기(255)와, 상기 선입선출 메모리(252)의 데이타 출력을 제어하는 출력 제어기(253)와, PCI 버스에 요구 신호의 전송, 그랜트 신호의 대기등의 일정 시퀀스에 따라 상기 출력 제어기(253)의 출력 데이타를 상기 PCI 버스에 전송하는 마스터 로직(254)와, 이 마스터 로직(254)의 응답 시기 판별을 위하여 시간을 계수하는 타이머(255)와, 데이타를 직접 메모리로 전송하기 위하여 어드레스를 발생시키는 어드레스 생성기(257)와, 이 어드레스 생성기(257)의 어드레스 및 상기 출력 제어기(253)의 출력 데이타를 멀티플렉싱하여 PCI 버스에 전송하는 어드레스/데이타 멀티플렉서(258)와, 이 어드레스/데이타 멀티플렉서(258)의 출력 데이타를 점검하여 생성된 패리티를 상기 PCI 버스에 전송하는 패리티 생성기(259)와, 상기 어드레스/데이타 멀티플렉서(258)의 어드레스/데이타를 입력으로 하여 상기 타이머(256) 및 어드레스 생성기(257)를 제어하는 슬레이브 로직(260)으로 구성한다.
이와같이 구성한 본 발명의 동작 및 작용 효과를 상세히 설명하면 다음과 같다.
본 발명은 호스트 CPU(213)에서 PCI 버스 인터페이스부(212)에 제어 명령을 전송하고 카메라에서 취득된 영상 데이타를 데이타 버스 라인(B/L)으로 입력하여 스위칭부(208)를 통해 산술 연산부(209)에 인가하거나, 제1 룩업 테이블(201), 제2 룩업 테이블(202), 랭크 밸류 필터단(203) 및 표준화 상관기(204)에 인가하여 연산을 수행하게 된다.
상기 제1 룩업 테이블(201), 제2 룩업 테이블(202), 제3 룩업 테이블(210), 제4 룩업 테이블(211)의 구조는 제6도와 같이 일반적인 메모리(212)를 이용하며, 제어기(217)에 의하여 변환 데이타를 쓰기와 셀렉터 신호를 이용하여 미리 저장하였다가 어드레스가 인가되면 제어기(271)에 의해 다시 읽기와 셀렉터 신호가 인에이블됨에 의해 데이타가 출력하게 된다.
상기 제1 룩업 테이블(201)은 사용자가 정의한 테이블값에 따라 데이타 버스 라인(B/L)을 통해 입력되는 영상 데이타의 문턱(treshhold) 값 결정이나 데이타의 보정 및 이진화에 의해 데이타를 변환하여 스위칭부(208)에 입력시키게 된다.
즉, 제1 룩업 테이블(201)의 입력은 데이타 버스 라인(B/L)을 통해 입력되는 데이타의 2진(binary)화 값을 어드레스로 하고 어드레스가 지정한 메모리의 데이타값이 상기 제1 룩업 테이블(201)의 출력이 된다.
상기 제2 룩업 테이블(202)은 사용자가 정의한 테이블에 따라 데이타 버스 라인(B/L)을 통해 입력되는 영상 데이타를 입력으로 어드레스 공간 연산자인 3*3 컨벌버(205)의 입력조건에 알맞는 영상 데이타로 변환하게 된다.
이때, 3*3 컨벌버(205)는 제3도와 같이, 제1 라인 버퍼(221)에서 제2 룩업 테이블(202)의 출력 신호를 1라인 지연하고 제2 라인 버퍼(222)에서 상기 제1 라인 버퍼(221)의 1라인 지연하여 매트릭스 승산기(223)에 입력시킴에 의해 3*3의 이웃 화소 영역의 2차원 공간 데이타로 변환하며, 상기 매트릭스 승산기(223)에서 연산하여 그 연산 결과를 절대값 산출부(207)에 입력시키게 된다.
상기 매트릭스 승산기(223)는 내부의 계수(A∼I)와 지연 입력 데이타의 곱과 합으로 구성된 회로로서 A*h(m-1,n-1) + B*h(m,n-1) + C*h(m+1,n-1) + D*h(m-1,n) + E*h(m,n) + F*h(m+1,n) + G*h(m-1,n+1) + H*h(m,n+1) + I*h(m+1,n+1)의 출력값을 갖는다.
여기서, 연산 과정에서 계수값에 따라 출력 영상이 고역 통과 필터나 저역 통과 필터등의 잡음 제거 역할을 하게 된다.
이에 따라, 제2 룩업 테이블(202)의 출력을 입력으로 하는 바이패스 회로(206) 및 3*3 콘벌버(205)의 출력을 입력으로 하는 절대값 산출부(207)를 통해 소벨(Sobel) 에지를 검출하여 스위칭부(208)에 입력시키게 된다.
이때, 소벨(sobel) 에지 결과는 에지의 크기(S), 에지의 방향(D)를 갖는데, 3*3 콘벌버를 통하여 수평(Hrizontal)과 수직(Vertical)의 결과 데이타를 이용한다.
상기 에지 크기(S)는 아래의 수식과 같이 표현된다.
상기 표준화 상관기(204)는 제7도에서와 같이 가누적기(281,283)와 배타적 오아 게이트(282) 및 출력 버퍼(284)로 구성되어 버스 라인(B/L)에서 영상 데이타가 입력되면 미리 저장된 템플레이트(280)와 비교하여 아래 식과 같은 연산을 수행함으로써 상관 계수 데이타를 스위칭부(208)에 입력시키게 된다.
상기에서 템플레이트 크기는 k*k이고 어레이(X)는 탐색 데이타이며, 어레이(A)는 템플레이트 영상 데이타이다.
상기 랭크 밸류 필터단(203)은 제4도와 같이, 내부에 4개의 랭크 밸류 필터(232,234,237,239) 및 제1∼제7 멀티플렉서(231,233,235,236,238,240,241)로 구성되어 그레이 스케일(Gray scale)의 모폴로지 필터를 구성하게 된다.
상기 각 랭크 밸류 필터(232,234,237,239)는 각기 입력 데이타에 대한 랭크값을 분류하게 된다.
상기 랭크 밸류 필터(222,223,237,238)중 하나의 랭크 밸류 필터의 동작을 제8도에서 설명하면 입력 데이타가 멀티플렉서(301)에 인가되어 제1 지연기(302), 제2 지연기(303), 제3 지연기(304)에 인가되는 경우 비교기(311)는 상기 제1∼제3 지연기(302∼304)의 출력값의 크기를 비교하고 그 비교값에 따라 멀티플렉서(314)가 입력중 하나를 선택하게 된다.
또한, 제1 지연기∼제3 지연기(305∼307, 308∼310), 비교기(312, 313) 및 멀티플렉서(315, 316)도 상기와 동일한 동작을 수행하게 된다.
이에 따라, 최대, 최소, 중앙값중에서 하나가 랭크값으로 선택되어 크기순으로 배열되면 그 중 하나가 멀티플렉서(317)에 의해 최종적인 출력으로 선택되어진다.
따라서, 산술 연산부(209)는 스위칭부(208)의 출력에서 랭크값을 연산하여 영상 신호의 최대/최소값을 구하게 된다.
이때, 제3 룩업 테이블(210)은 산술 연산부(209)의 연산 결과를 표준화 시키고 제4 룩업 테이블(211)은 출력 조건에 적합한 데이타로 변환하게 된다.
이에 따라, 버스 인터페이스부(212)는 제3,제4 룩업 테이블(210)(211)의 출력 데이타를 입력으로 하여 산술 연산부(209)의 연산 결과 데이타를 호스트로 전송하거나 호스트의 데이타를 장치 내부로 입력시키게 된다.
즉, 상기 버스 인터페이스부(212)는 제5도와 같이, 8비트의 연산 결과를 32비트로 고속 전송하기 위하여 더블 워드 정렬기(251)가 영상 입력 데이타를 더블 워드로 정렬하면 선입선출 메모리(252)가 입력 제어기(255)의 제어에 의해 순서대로 저장하고 출력 제어기(253)의 제어에 의해 저장 순서대로 출력하게 된다.
이에 따라, 마스터 로직(254)은 PCI 버스 라인을 통해 호스트에 요구 신호를 전송하고 그랜트 신호를 대기하는 일정 시퀀스를 수행함에 따라 출력 제어기(253)에 의해 선입선출 메모리(252)에서 출력되는 영상 데이타를 전송하게 된다.
이때, 타이머(256)는 슬레이브 로직(260)의 제어에 의해 시간을 계수하여 마스터 로직(254)에 응답 시기를 알려준다.
그리고, 어드레스/데이타 멀티플렉서(258)는 출력 제어기(253)의 제어에 의해 선입선출 메모리(252)의 출력 데이타와 어드레스 생성기(257)의 어드레스를 입력으로 하여 멀티플렉싱함에 의해 PCI 버스 라인으로 전송하게 된다.
여기서, 상기 어드레스 생성기(257)는 데이타를 호스트의 CPU를 거치지 않고 메모리로 전송하도록 슬레이브 로직(260)의 제어에 의해 어드레스를 발생시키며, 이에 의해 시스템의 효율 및 성능이 최대로 향성되어진다.
이때, 패리티 생성기(259)는 어드레스/데이타 멀티플렉서(258)의 출력을 입력으로 하여 패리티 데이타를 생성하여 PCI 버스로 전송하게 된다.
상기에서 슬레이브 로직(260)은 호스트에서 PCI 버스를 통해 입력되는 제어 신호 및 데이타를 수신하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 실시간의 영상 보정 및 개선, 에지 검출 및 템플레이트 매칭 기능에 의하여 고속 처리가 가능하고, FIFO, DMA 및 PCI 버스의 기능을 이용하여 별도의 메모리없이 시스템을 구현할 수 있는 효과가 있다.
이러한 본 발명의 장치는 HDTV, MPEG 응용 시스템 및 그래픽 시스템등에 적용할 수 있다.

Claims (3)

  1. 사용자가 정의한 테이블 값으로 문턱값의 결정, 데이타 변환 및 이진화를 통하여 버스 라인(B/L)의 영상 데이타를 변환하는 제1 룩업 테이블(201)과, 사용자가 정의한 테이블 값으로 버스 라인(B/L)의 영상 데이타를 공간 연산에 알맞게 변환하는 제2 룩업 테이블(202)과, 이 제2 룩업 테이블(202)의 출력 데이타를 이웃 화소 영역간의 2차원 공간 데이타로 변환하는 3*3 콘벌버(convolver)(205)와, 상기 제2 룩업 테이블(202)의 출력 데이타가 인가되는 바이패스 회로(206)의 출력 및 상기 3*3 콘벌버(205)의 출력을 입력으로 하여 소벨(sobel) 에지를 검출하는 절대값 산출부(207)와, 버스 라인(B/L)의 영상 데이타를 미리 저장된 템플레이트(template)와 비교하여 상관계수를 구하는 표준화 상관기(204)와, 내부의 템플레이트 레지스터(280), 가누적기(281, 283), 배타적 오아 게이트(282) 및 버스 라인(B/L)의 영상 데이타를 입력으로 랭크(Rank) 값을 분류하여 영상의 최대/최소값을 구하는 랭크 밸류 필터단(203)과, 버스 라인(B/L), 제1 룩업 테이블(201), 랭크 밸류 필터단(203), 그 내부의 제1 지연기∼제3 지연기(302∼304, 305∼307, 308∼310), 비교기(311∼312), 멀티플렉서(314∼316), 표준화 상관기(204) 및 절대값 산출부(207)의 출력을 입력으로 하는 스위칭부(208)와, 이 스위칭부(208)의 출력을 산술 연산하는 산술 연산부(209)와, 이 산술 연산부(209)의 연산 결과를 표준화하는 제3 룩업 테이블(210)과, 상기 산술 연산부(209)의 연산 결과를 출력 조건에 적합하게 변환하는 제4 룩업 테이블(211)과, 상기 스위칭부(208)의 출력 데이타 및 상기 제1,제2 룩업 테이블(210)(211)의 출력 데이타를 호스트로 전송하고 호스트의 데이타를 입력시키는 버스 인터페이스부(212)로 구성한 것을 특징으로 하는 영상 인식 장치.
  2. 제1항에 있어서, 3*3 콘벌버(205)는 제2 룩업 테이블(202)의 출력을 1라인 지연시키는 제1 라인 버퍼(221)와, 이 제1 라인 버퍼(211)의 출력을 1 라인 지연시키는 제2 라인 버퍼(221)와, 상기 제1 룩업 테이블(202) 및 제1,제2 라인 버퍼(221)(222)의 출력 데이타를 3*3의 이웃 화소 영역의 2차원 공간 데이타로 변환하여 절대값 산출부(207)로 출력하는 매트릭스 승산기(223)로 구성한 것을 특징으로 하는 영상 인식 장치.
  3. 제1항에 있어서, 버스 인터페이스부(212)는 8비트의 연산 결과를 32비트로 고속 전송하기 위하여 더블 워드로 정렬하는 더블 워드 정렬기(251)와, 이 더블 워드 정렬기(251)의 출력 데이타를 순차적으로 저장하여 저장 순서대로 출력하는 선입선출 메모리(252)와, 이 선입선출 메모리(252)의 데이타 입력을 제어하는 입력 제어기(255)와, 상기 선입선출 메모리(252)의 데이타 출력을 제어하는 출력 제어기(253)와, PCI 버스에 요구 신호의 전송, 그랜트 신호의 대기등의 일정 시퀀스에 따라 상기 출력 제어기(253)의 출력 데이타를 상기 PCI 버스에 전송하는 마스터 로직(254)와, 이 마스터 로직(254)의 응답 시기 판별을 위하여 시간을 계수하는 타이머(255)와, 데이타를 직접 메모리로 전송하기 위하여 어드레스를 발생시키는 어드레스 생성기(257)와, 이 어드레스 생성기(257)의 어드레스 및 상기 출력 제어기(253)의 출력 데이타를 멀티플렉싱하여 PCI 버스에 전송하는 어드레스/데이타 멀티플렉서(258)와, 이 어드레스/데이타 멀티플렉서(258)의 출력 데이타를 점검하여 생성된 패리티를 상기 PCI 버스에 전송하는 패리티 생성기(259)와, 상기 어드레스/데이타 멀티플렉서(258)의 어드레스/데이타를 입력으로 하여 상기 타이머(256) 및 어드레스 생성기(257)를 제어하는 슬레이브 로직(260)으로 구성한 것을 특징으로 하는 영상 인식 장치.
KR1019960013305A 1996-04-27 1996-04-27 영상 인식 장치 KR100186385B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960013305A KR100186385B1 (ko) 1996-04-27 1996-04-27 영상 인식 장치
MYPI97001810A MY124107A (en) 1996-04-27 1997-04-25 Image recognition apparatus using image enhancement processing
CN97113420A CN1103082C (zh) 1996-04-27 1997-04-27 图像识别装置
JP09111374A JP3100037B2 (ja) 1996-04-27 1997-04-28 映像認識装置
US08/846,492 US5933530A (en) 1996-04-27 1997-04-28 Image recognition apparatus using image enhancement processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013305A KR100186385B1 (ko) 1996-04-27 1996-04-27 영상 인식 장치

Publications (2)

Publication Number Publication Date
KR970072955A KR970072955A (ko) 1997-11-07
KR100186385B1 true KR100186385B1 (ko) 1999-05-01

Family

ID=19456960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013305A KR100186385B1 (ko) 1996-04-27 1996-04-27 영상 인식 장치

Country Status (5)

Country Link
US (1) US5933530A (ko)
JP (1) JP3100037B2 (ko)
KR (1) KR100186385B1 (ko)
CN (1) CN1103082C (ko)
MY (1) MY124107A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097851A (en) * 1998-03-31 2000-08-01 Agilent Technologies Low latency correlation
US6573936B2 (en) * 1998-08-17 2003-06-03 Intel Corporation Method and apparatus for providing a single-instruction multiple data digital camera system that integrates on-chip sensing and parallel processing
US7194752B1 (en) * 1999-10-19 2007-03-20 Iceberg Industries, Llc Method and apparatus for automatically recognizing input audio and/or video streams
BR0015233A (pt) * 1999-10-21 2002-12-17 Visionarts Inc Sistema e método de suprimento de informação, dispositivo adicionador de informação de identificação e meio de registro de leitura por computador no qual é registrado um programa de adição de informação, dispositivo de suprimento de informação e meio de registro no qual é registrado um programa de suprimento de informação, e terminal de utilização de informação e meio de registro para leitura por computador no qual um programa usando informações é registrado
KR100378592B1 (ko) 2000-07-31 2003-03-31 한국전자통신연구원 디지털 이동 통신용 108 탭 1대4 인터폴레이션유한임펄스응답 필터장치
JP3486613B2 (ja) * 2001-03-06 2004-01-13 キヤノン株式会社 画像処理装置およびその方法並びにプログラム、記憶媒体
US7263541B2 (en) * 2003-01-28 2007-08-28 Agere Systems Inc. Multi-dimensional hybrid and transpose form finite impulse response filters
JP2006251916A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd Ｄｍａ転送システム及びｄｍａ転送方法
CN101650776B (zh) * 2008-08-12 2013-03-20 财团法人工业技术研究院 追踪人物肢体位置的方法与系统
CN104820652B (zh) * 2015-04-28 2018-02-13 电子科技大学 一种使用axi总线的图像模板匹配装置
CN106775596B (zh) * 2016-11-22 2019-01-15 北京航天自动控制研究所 一种红外图像线性插值膨胀硬件处理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685143A (en) * 1985-03-21 1987-08-04 Texas Instruments Incorporated Method and apparatus for detecting edge spectral features
US4972359A (en) * 1987-04-03 1990-11-20 Cognex Corporation Digital image processing system
US4829380A (en) * 1987-12-09 1989-05-09 General Motors Corporation Video processor
US5717785A (en) * 1992-01-30 1998-02-10 Cognex Corporation Method and apparatus for locating patterns in an optical image
US5197140A (en) * 1989-11-17 1993-03-23 Texas Instruments Incorporated Sliced addressing multi-processor and method of operation
EP0567059B1 (en) * 1992-04-24 1998-12-02 Hitachi, Ltd. Object recognition system using image processing
US5640200A (en) * 1994-08-31 1997-06-17 Cognex Corporation Golden template comparison using efficient image registration
US5485611A (en) * 1994-12-30 1996-01-16 Intel Corporation Video database indexing and method of presenting video database index to a user

Also Published As

Publication number Publication date
CN1103082C (zh) 2003-03-12
JPH10134182A (ja) 1998-05-22
US5933530A (en) 1999-08-03
KR970072955A (ko) 1997-11-07
MY124107A (en) 2006-06-30
CN1168504A (zh) 1997-12-24
JP3100037B2 (ja) 2000-10-16

Similar Documents

Publication Publication Date Title
KR100186385B1 (ko) 영상 인식 장치
US8576281B2 (en) Smart network camera system-on-a-chip
US4855933A (en) Line figure connecting apparatus
CN113744189A (zh) 一种基于fpga的自适应阈值边缘检测系统及方法
JP2000324499A (ja) 画像処理装置及びシーンチェンジ検出方法
Chen et al. sWMF: Separable weighted median filter for efficient large-disparity stereo matching
US4760607A (en) Apparatus and method for implementing transformations in grayscale image processing
Lakshmi et al. Asynchronous implementation of reversible image watermarking using mousetrap pipelining
CN114584673B (zh) 一种图像处理方法和装置
US4933978A (en) Method and apparatus for determining the value of a sample in the mth position of an ordered list of a plurality of samples
Wiatr Pipeline architecture of specialized reconfigurable processors in FPGA structures for real-time image pre-processing
Auborn et al. Generic modular imaging IR signal processor
KR100393639B1 (ko) 초고속 영상 처리 방법
Hatto Acceleration of pedestrian detection system using hardware-software co-design
Zhang et al. A high performance architecture for color image enhancement using a machine learning approach
US6112205A (en) Data processing equipment and method for classifying data into classes in accordance with a plurality of thresholds for quantizing data
JP2000011088A (ja) 読取り画像の特徴情報抽出方法、画像処理装置および郵便物宛名読取り装置
EP0231240A1 (en) Priority resolution system and video display apparatus
Popescu et al. FPGA implementation of video processing-based algorithm for object tracking
EP4475073A1 (en) Signal processing device, method, and program
KR100200093B1 (ko) 확률분포에 의한 블럭 단위의 영상분리 방법 및 회로
Yao et al. Shadow removal from images using an improved single-scale retinex color restoration algorithm
KR890003050B1 (ko) 경계피크 축출회로를 내장한 화상처리기
Aguilar-Ponce et al. Real-time VLSI architecture for detection of moving object using Wronskian determinant
Jin et al. Pipelined hardware architecture for high-speed optical flow estimation using fpga

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960427

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960427

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981229

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010927

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020927

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030929

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040923

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050929

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060928

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070920

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080929

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090929

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100927

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20110819

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20110819

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20120711

Start annual number: 15

End annual number: 18

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee
EXPY Expiration of term
PC1801 Expiration of term