KR0185938B1 - 호스트 인터페이스방법 및 그 장치 - Google Patents

호스트 인터페이스방법 및 그 장치 Download PDF

Info

Publication number
KR0185938B1
KR0185938B1 KR1019950067420A KR19950067420A KR0185938B1 KR 0185938 B1 KR0185938 B1 KR 0185938B1 KR 1019950067420 A KR1019950067420 A KR 1019950067420A KR 19950067420 A KR19950067420 A KR 19950067420A KR 0185938 B1 KR0185938 B1 KR 0185938B1
Authority
KR
South Korea
Prior art keywords
interface
register
data
address
host
Prior art date
Application number
KR1019950067420A
Other languages
English (en)
Other versions
KR970049325A (ko
Inventor
강휘삼
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950067420A priority Critical patent/KR0185938B1/ko
Publication of KR970049325A publication Critical patent/KR970049325A/ko
Application granted granted Critical
Publication of KR0185938B1 publication Critical patent/KR0185938B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 호스트 프로세서와 로컬메모리를 관리하는 디코더 사이의 인터페이스에 관한 것으로서, 특히 내부레지스터와 로컬메모리의 데이타 인터페이스를 위하여 서로 데이타영역을 구분하고, 데이타영역에 내부레지스터 및 로컬메모리의 내용 액세스에 따른 어드레스 자동증가기능을 부여한 영역을 포함시켜 보다 빨리 호스트 인터페이스할 수 있도록 한 호스트 인터페이스방법 및 장치에 관한 것이다.

Description

호스트 인터페이스방법 및 그 장치
제1도는 종래기술에 따른 호스트 인터페이스 구성도,
제2도는 본 발명에 따른 호스트 인터페이스 구성도.
* 도면의 주요부분에 대한 부호의 설명
40 : 호스트프로세서 50 : 디코더
51 : 제어로직기 53 : 인터페이스레지스터군
55 : 내부레지스터 60 : 로컬메모리
본 발명은 호스트 프로세서(Host Processor)와 로컬메모리(Local Memory)를 관리하는 디코더와의 인터페이스에 관한 것으로서, 보다 상세하게는, 인터페이스 대상을 나타내는 별도의 플래그신호를 할당하지 않아도 디코더 내부레지스터 내용과 로컬메모리의 내용에 대한 호스트 인터페이스를 할 수 있어 보다 간단하고 빠른 인터페이스를 제공할 수 있도록 한 호스트 인터페이스방법 및 그 장치에 관한 것이다.
DBS, HDTV 등에 적용되는 MPEG규격의 비디오디코더에서 로컬메모리를 관리하는 경우에, 이 디코더와 호스트 프로세서와의 인터페이스를 위한 종래기술이 C-Cube Microsystems사의 CL9100 Multimode Video Decoder User's Manual상에 언급되어 있다. 그중 Host Interface Functional Description 4-3의 문서에 언급된 호스트 인터페이스 구성도를 제1도에 도시하였다.
제1도에서, 마이컴과 같은 호스트 프로세서(10)와 로컬메모리(30)를 관리하는 디코더(20) 사이의 인터페이스를 위하여 디코더(20)내에는 호스트 프로세서(10)로부터 칩선택신호 ()및 읽기/쓰기선택신호()를 입력받고, 데이타를 주고받는 타이밍을 맞추기 위한 신호 ()를 호스트 프로세서(10)로 출력하는 제어로직기(21)를 구비한다. 디코더(20)는 또한, 호스트 프로세서(10)가 인터페이스와 관련한 입출력이 가능한 8비트폭의 데이타(HDATA[7..0]) 및 3비트폭의 어드레스(HADDR[2..0])를 이용하여 직접 액세스할 수 있는 다수개의 레지스터로 이루어진 인터페이스레지스터군(23)을 구비한다. 여기서, 인터페이스레지스터군(23)는 8개의 레지스터로 이루어진다. 디코더(20)내에는 데이타를 저장할 수 있으며, 인터페이스 대상인 내부레지스터(25)가 포함된다. 디코더(20)내의 각 구성 및 로컬 메모리(30)간에는 G-버스를 통해 상호 연결된다.
이처럼, 호스트 프로세서(10)가 인터페이스하고자 하는 디코더(20)에는 크게 두 그룹의 데이타가 있다. 즉, 디코더 내부에 있는 레지스터(25)의 내용과 디코더가 관리하고 있는 로컬메모리(30)의 내용이다. 그래서, 호스트 프로세서(10)가 로컬메모리(30)를 관리하는 디코더(20)의 두 그룹 데이타를 인터페이스하기 위해 8개의 직접 액세스가 가능한 레지스터 중 하나를 지정하므로써 호스트가 관심을 갖고 있는 내용을 선택할 수 있도록 한다. 여기서, 인터페이스레지스터군(23)을 이루는 8개의 레지스터는 하나의 호스트모드(Host Mode), 인터페이스 대상인 내부레지스터(25) 또는 로컬메모리(30)의 액세스할 위치를 나타내는 3개의 어드레스(Host Address 0~2), 4개의 데이타(Host Data 0 3)를 위하여 다음 표 1과 같은 기능들로 정의된다.
먼저, 호스트 프로세서(10)는 디코더(20) 내부레지스터(25) 내지 로컬메로리(30) 내용중 관심을 가지고 있는 내용을 인터페이스할 수 있도록 인터페이스레지스터군(23)을 이루는 8개의 레지스터중 관련된 레지스터(Host Address 0)를 3비트폭의 어드레스(HADDR[2..0]) '100'를 통해 지정한다. 그리고, 지정된 레지스터(Host Address 0)에 내부레지스터(25) 내지 로컬메모리(30)의 소정위치를 나타내는 바이트(byte)단위의 어드레스를 담은 8비트폭의 데이타(HDATA[7..0])를 저장한다. 여기서, 데이타(HDATA[7..0])에 실린 어드레스의 최상위(MSB)비트는 인터페이스대상을 나타내는 플래그신호이다. 예를 들어, 플래그신호가 '0'이면 디코더(20) 내부레지스터(25)를 나타내고 '1'이면 로컬메모리(30)를 나타낸다. 만약, 내부레지스터(25) 혹은 로컬메모리(30)의 규모가 커서 8비트로 어드레스를 나타내기 어려운 경우에는 다음 레지스터(Host Address 1, 2)를 3비트폭의 어드레스(HADDR[2..0]) '101' '110'를 통해 지정하여 사용한다. 한편, 호스트 프로세서(10)는 디코더(20) 내부레지스터(25) 또는 로컬메모리(30)의 내용을 참조할 것인지 지정할 것인지에 따라 제어로직기(21)로 칩선택신호 ()와 함께 읽기/쓰기선택신호 ()를 인가한다. 만약, 호스트 프로세서(10)가 디코더(20) 내부레지스터(25)의 내용을 참조하고자 하는 경우, 내부레지스터(25)는 인터페이스레지스터군(23)내의 어드레스기능을 갖는 레지스터(Host Address 0~2)가 지정하는 위치에 저장된 32비트폭의 데이타를 제어로직기(21)의 읽기/쓰기선택신호()에 따라 읽어내어 인터페이스레지스터군(23)내의 데이타기능을 갖는 레지스터(Host Data 0~3)에 8비트씩 차례로 저장한다. 제어로직기(21)는 내부레지스터(25)로부터의 데이타읽기동작이 완료되면 이를 호스트 프로세서(10)에 알리는 신호 ()를 인가한다. 그러면, 호스트 프로세서(10)는 인터페이스레지스터군(23)내의 데이타 기능을 갖는 레지스터(Host Data 0~3)에 저장된 데이타를 8비트폭의 데이타(HDATA[7..0])단위로 읽어들인다. 반대로, 호스트 프로세서(10)가 디코더(20) 내부레지스터(25)의 내용을 지정하고자 하는 경우, 호스트 프로세서(10)는 지정내용을 실은 8비트폭의 데이타(HDATA[7..0])를 3비트폭의 어드레스(HADDR[2..0])를 통해 지정한 인터페이스레지스터군(23)내의 데이타기능을 갖는 레지스터(Host Data 0~3)에 차례로 저장한다. 그리고, 내부레지스터(25)는 인터페이스레지스터군(23)내의 데이타기능을 갖는 레지스터(Host Data 0~3)에 저장된 32비트폭의 데이타를 제어로직기(21)의 읽기/쓰기선택신호 ()에 따라 어드레스기능을 갖는 레지스터(Host Address 0~2)가 지정하는 위치에 저장한다. 제어로직기(21)는 내부레지스터(25)로부터의 데이타쓰기동작이 완료되면 이를 호스트 프로세서(10)에 알리는 신호()를 인가한다. 여기서, 호스트 인터페이스(10)가 로컬메모리(30)의 내용을 참조하거나 지정하는 경우에도 위와 동일한 과정을 통해 동작이 이루어진다.
하지만, 위와 같은 종래의 호스트 인터페이스에서는 인터페이스 대상을 나타내는 별도의 플래그신호를 지정해야 하므로 인터페이스가 복잡할 뿐 아니라 처리속도를 저하시키는 문제가 있었다.
따라서, 본 발명의 목적은 전술한 문제점을 해소하여 간단하고 보다 빠른 인터페이스가 제공될 수 있도록 호스트 프로세서가 직접 액세스할 수 있는 인터페이스레지스터군내의 데이타기능을 갖는 레지스터를 로컬메모리와 내부레지스터 별로 구분하여 지정하므로 내부레지스터 내용 및 메모리 내용에 대한 인터페이스임을 별도로 지정하지 않아도 되는 호스트 인터페이스방법을 제공함에 있다.
본 발명의 다른 목적은 전술한 호스트 인터페이스방법을 구현하기 위한 장치를 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명의 호스트 인터페이스방법은 호스트 프로세서와 로컬메모리를 관리하는 디코더와의 인터페이스방법에 있어서, 상기 호스트 프로세서가 직접 액세스할 수 있는 영역을 호스트모드지정영역, 어드레스영역, 인터페이스 대상별 데이타 영역으로 사전 구분하여 할당하는 제1단계와, 인터페이스를 위한 제어신호들을 발생하는 제2단계와, 상기 제1단계에 따라 할당된 영역들중 인터페이스 대상, 위치 내용에 따라 하나를 선택하기 위한 어드레스를 발생하는 제3단계, 및 상기 제3단계에서 발생된 어드레스에 해당하는 영역에 인터페이스 관련 데이타를 제2단계의 제어신호에 따라 저장하거나 읽어들이는 제4단계를 포함한다.
본 발명의 다른 목적을 달성하기 위한 본 발명의 호스트 인터페이스장치는 호스트 프로세서와 로컬메모리를 관리하는 디코더와의 인터페이스장치에 있어서, 내부레지스터와 로컬메모리로 이루어진 인터페이스 대상과, 상기 호스트 프로세서가 직접 액세스할 수 있으며, 호스트모드지정영역, 어드레스 영역, 상기 인터페이스 대상별 데이타영역으로 그 기능이 구분되어 있는 다수의 레지스터로 이루어진 인터페이스레지스터군과, 상기 인터페이스레지스터군을 통해 상기 인터페이스 대상과 인터페이스하도록 상기 인터페이스레지스터군내의 레지스터를 선택하기 위한 어드레스와 선택된 레지스터에 해당하는 데이타를 발생하고, 선택된 레지스터에 저장된 데이타를 읽어들이는 호스트 프로세서, 및 상기 호스트 프로세서로부터 칩선택신호와 읽기/쓰기선택신호를 인가받고, 데이타를 주고 받는 타이밍을 맞추기 위한 신호를 상기 호스트 프로세서로 출력하는 제어로직기를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제2도는 본 발명에 따른 호스트 인터페이스 구성도이다. 도시된 바와 같이, 본 발명은 제1도의 종래 호스트 인터페이스 구성과 동일하며, 호스트 프로세서(40)가 직접 액세스 가능한 인터페이스레지스터군(5)의 레지스터들을 다음 표 2와 같이 새로운 기능들로 정의한다.
호스트 인터페이스를 위한 종래기술에서는 표 1과 같이 하나의 호스트 모드(Host Mode), 3개의 어드레스(Host Address 0~2), 4개의 데이타(Host Data 0~3)를 위한 레지스터를 사용하는 데 반하여 본 발명에서는 표 2와 같이 메모리/레지스터 선택을 위한 플래그를 갖지 않는 3개의 어드레스(Host Address 0~2), 메모리 액세스를 위한 1개의 레지스터, 내부레지스터액세스를 위한 1개의 레지스터를 갖는다. 여기에 효율을 높이기 위하여 내부레지스터 액세스를 위한 1개의 레지스터를 추가하거나 다른 용도로 사용할 수도 있다. 보다 상세하게는, 호스트 직접 액세스를 위한 영역 할당에 있어서 하나의 호스트모드지정영역, 3개의 어드레스영역, 메모리 액세스시데이타창구이고 해당영역에 대한 읽거나 쓰기동작이 있고 나면 자동으로 액세스용 어드레스 하나를 증가하는 하나의 영역, 메모리 액세스에 대한 동작 완료 여부를 알 수 있도록 하는 영역, 내부레지스터 액세스시 데이타창구이고 앞에서 언급한 자동 어드레스증가기능이 있는 영역, 마찬가지로 내부레지스터 액세스시 데이타창구이지만 자동증가기능이 주어지지 않는 영역으로 할당하였다. 그래서, 보다 빨리 호스트 인터페이스할 수 있도록 한다.
먼저, 호스트 프로세서(40)가 디코더(50)가 관리하는 로컬메로리(60)의 내용을 참조하거나 지정하는 경우에, 호스트 프로세서(40)는 3비트폭의 어드레서(HADDR[2..0]) '100' 내지 '110'를 통해 인터페이스레지스터군(53)내의 어드레스기능을 갖는 레지스터(Host Address 0~2)중 하나를 지정한다. 그런 다음, 호스트 프로세서(40)는 액세스할 어드레스를 실은 8비트폭의 데이타(HDATA[7..0])를 지정된 어드레스기능의 레지스터에 저장한다. 그리고, 호스트 프로세서(40)는 로컬메모리(60)의 내용을 참조할 것인지 지정할 것인지에 따라 제어로직기(51)에 칩선택신호 ()와 함께 읽기/쓰기선택신호()를 인가한다. 만약, 로컬메모리(6)의 내용을 참조하는 경우, 로컬메모리(60)는 인터페이스레지스터군(53)내의 어드레스기능을 갖는 레지스터(Host Address 0~2)에 저장된 어드레스가 나타내는 위치에 저장된 8비트폭의 데이타를 제어로직기(51)의 읽기/쓰기선택신호()에 따라 읽어낸다. 이때, 호스트 프로세서(40)는 3비트폭의 어드레스(HDATA[2..0]) '011'를 통해 메모리데이타를 위한 레지스터를 지정하여 로컬메모리(60)로부터 읽어낸 8비트폭의 데이타를 저장한다. 여기서, 이 레지스터는 한 번 읽거나 쓰면 어드레스가 자동으로 증가하므로 연속된 데이타를 액세스하는 경우에는 계속 같은 영역만을 액세스하므로써 가능하게 된다. 단지, 디코더의 메모리 구성상 특징에 따라 달라지지만 시스템 특징으로 미리 알려진 단위로 액세스가 제약될 수 있는데 인터페이스시 이를 감안하면 된다. 한편, 제어로직기(51)는 읽기동작이 완료되면 이를 알리는 신호 ()를 호스트 프로세서(40)로 인가하여, 호스트 프로세서(40)가 지정된 레지스터에 저장된 데이타를 읽어들인다. 반대로, 로컬메모리(60)의 내용을 지정하는 경우, 호스트 프로세서(40)는 인터페이스레지스터군(53)내의 3비트폭의 어드레스(HADDR[2..0]) '011'를 통해 메모리데이타를 위한 레지스터를 지정하고, 지정된 레지스터에 지정하고자 하는 내용을 8비트폭의 데이타(HDATA[7..0])를 통해 저장한다. 그러면, 로컬메모리(60)는 인터페이스레지스터군(53)내의 어드레스기능을 갖는 레지스터(Host Address 0~2)에 저장된 어드레스가 나타내는 위치에 제어로직기(51)의 읽기/쓰기선택신호 ()에 따라 레지스터에 저장된 8비트폭의 데이타를 읽어내어 저장한다. 이때, 제어로직기(51)는 쓰기동작이 완료되면 이를 알리는 신호()를 호스트 프로세서(40)로 인가한다.
한편, 호스트 프로세서(40)가 디코더(50) 내부레지스터(55)의 내용을 참조하거나 지정하는 경우, 호스트 프로세서(40)는 3비트폭의 어드레스(HADDR[2..0])을 통해 3개의 어드레스기능을 갖는 레지스터(Host Address)중 하나를 지정한다. 여기서, 하나만 지정하는 것은 내부레지스터의 어드레스 공간을 256개로 지정하기 때문이다. 그리고, 호스트 프로세서(40)는 지정된 어드레스 기능의 레지스터에 8비트폭의 데이타(HDATA[7..0])를 통해 액세스할 위치를 나타내는 어드레스를 저장한다. 그런 다음, 호스트 프로세서(40)는 내부레지스터(55)의 내용을 참조할 것이지 지정할 것인지에 따라 제어로직기(51)로 읽기/쓰기선택신호 ()를 인가한다. 한편, 내부레지스터(55)의 내용을 연속적으로 액세스할 것인지 단지 한 심볼(한번에 읽거나 쓸수 있는 단위)만을 액세스할 것인지에 따라 인터페이스레지스터군(53)내의 내부데이타를 위한 레지스터 지정을 달리한다. 즉, 연속적으로 액세스하는 경우에는 한 번 읽거나 쓰면 어드레스가 자동으로 증가하는 레지스터를 지정하고, 한 심볼을 연속된 여러 사이클동안 참조하거나 지정할 필요가 있을 때는 자동 증가기능이 없는 레지스터를 지정하여 사용한다. 만약, 내부레지스터(55)의 내용을 연속적으로 참조하거나 지정하는 경우, 호스트 프로세서(40)는 3비트폭의 어드레스(HADDR[2..0]) '001'를 통해 레지스터를 지정한다. 그리고, 참조시에 내부레지스터(55)는 인터페이스레지스터군(53)내의 어드레스레지스터에 저장된 어드레스가 지시하는 위치에 저장된 8비트폭의 데이타를 제어로직기(51)의 읽기/쓰기선택신호 () 에 따라 읽어내어 지정된 레지스터에 저장한다. 이때, 제어로직기(51)가 호스트 프로세서(40)에 읽기동작이 완료되었음을 알리는 신호 ()를 인가하고, 호스트 프로세서(40)는 인터페이스레지스터군(53)내의 지정된 레지스터에 저장된 8비트폭의 데이타(HDATA[7..0])를 차례대로 읽어들인다. 이때, 호스트 프로세서(40)가 지정된 레지스터에 저장된 데이타를 읽을 때마다 어드레스가 자동으로 증가하여 내부레지스터(55)의 지정된 위치를 시작으로 차례대로 저장된 데이타가 읽혀져 지정된 레지스터에 저장되게 된다. 반면에, 지정시에 호스트 프로세서(40)는 인터페이스레지스터군(53)내의 지정된 레지스터에 지정할 8비트폭의 데이타(HDATA[7..0])를 저장한다. 그러면, 내부레지스터(55)는 인터페이스레지스터군(53)내의 어드레스레지스터에 저장된 어드레스가 지시하는 위치에 지정된 레지스터에 저장된 8비트폭의 데이타를 제어로직기(51)의 읽기/쓰기선택신호()에 따라 읽어내어 저장한다. 이때, 제어로직기(51)가 호스트 프로세서(40)에 쓰기동작이 완료되었음을 알리는 신호 ()를 인가하고, 호스트 프로세서(40)는 인터페이스레지스터군(53)내의 지정된 레지스터에 지정할 데이타를 차례대로 저장한다. 이때, 호스트 프로세서 (40)가 지정된 레지스터에 저장된 데이타를 내부레지스터(55)가 읽을 때마다 어드레스가 자동으로 증가하여 내부레지스터(55)의 지정된 위치를 시작으로 차례대로 지정된 레지스터에 저장된 데이타가 내부레지스터(55)에 저장되게 된다.
한편, 한 심볼을 연속된 여러 사이클동안 참조하거나 지정하는 경우, 호스트 프로세서(40)는 3비트폭의 어드레스(HADDR[2..0]) '000'을 통해 자동증가기능이 없는 레지스터를 지정한다. 그리고, 지정된 레지스터에 대해서 위와 동일한 동작과정을 통해 인터페이스를 수행한다. 여기서, 3비트폭의 어드레스(HADDR[2..0]) '010'을 통해 지정되는 레지스터는 부가기능을 수행하는 데 사용된다. 그리고 메모리 구성상의 특징에 따라 데이타폭을 8비트 기본으로 하여 가변가능하다.
상술한 바와 같이, 본 발명은 호스트 인터페이스방법 및 장치에 관한 것으로 호스트 프로세서와 로컬메모리를 관리하는 디코더 사이에 디코더 내부레지스터 내용 내지 로컬메모리 내용을 참조하거나 지정함에 있어 인터페이스 대상을 지정해야 하는 종래에 비해서 지정할 필요없이 간단하고 보다 빠른 인터페이스를 제공하는 효과를 갖는다.

Claims (8)

  1. 호스트 프로세서와 로컬메모리를 관리하는 디코더와의 인터페이스 방법에 있어서, 상기 호스트 프로세서가 직접 액세스할 수 있는 영역을 호스트모드지정영역, 어드레스영역, 인터페이스 대상별 데이타영역으로 사전 구분하여 할당하는 제1단계; 인터페이스를 위한 제어신호들을 발생하는 제2단계; 상기 제1단계에 따라 할당된 영역들중 인터페이스 대상, 위치, 내용에 따라 하나를 선택하기 위한 어드레스를 발생하는 제3단계; 및 상기 제3단계에서 발생된 어드레스에 해당하는 영역에 인터페이스 관련 데이타를 제2단계의 제어신호에 따라 저장하거나 읽어들이는 제4단계를 포함하는 호스트 인터페이스방법.
  2. 제1항에 있어서, 상기 로컬메모리의 내용과 상기 디코더 내부레지스터의 내용이 인터페이스 대상이 되는 것을 특징으로 하는 호스트 인터페이스방법.
  3. 제2항에 있어서, 상기 제1단계는 상기 로컬메모리와 디코더 내부레지스터의 액세스할 위치를 지시하기 위한 어드레스르 위한 3개의 어드레스영역, 상기 디코더 내부레지스터 및 상기 로컬메모리의 액세스할 데이타를 위한 각각의 데이타영역, 부가적인 영역으로 구분되는 것을 특징으로 하는 호스트 인터페이스방법.
  4. 제3항에 있어서, 상기 제1단계에서 데이타영역은 상기 3개의 어드레스영역내의 어드레스가 지시하는 위치의 액세스할 데이타를 위한 영역과 어드레스를 자동으로 증가시키면서 데이타를 액세스할 수 있는 영역으로 구분되는 것을 특징으로 하는 호스트 인터페이스방법.
  5. 호스트 프로세서와 로컬메모리를 관리하는 디코더와의 인터페이스 장치에 있어서, 내부레지스터와 로컬메모리로 이루어진 인터페이스 대상; 상기 호스트 프로세서가 직접 액세스할 수 있으며, 호스트모드지정영역, 어드레스영역, 상기 인터페이스 대상별 데이타영역으로 그 기능이 구분되어 있는 다수의 레지스터로 이루어진 인터페이스레지스터군; 상기 인터페이스레지스터군을 통해 상기 인터페이스 대상과 인터페이스하도록 상기 인터페이스레지스터군내의 레지스터를 선택하기 위한 어드레스와 선택된 레지스터에 해당하는 데이타를 발생하고, 선택된 레지스터에 저장된 데이타를 읽어들이는 호스트 프로세서; 및 상기 호스트 프로세서로부터 칩선택신호와 읽기/쓰기선택신호를 인가받고, 데이타를 주고 받는 타이밍을 맞추기 위한 신호를 상기 호스트 프로세서로 출력하는 제어로직기를 포함하는 호스트 인터페이스장치.
  6. 제5항에 있어서, 상기 인터페이스레지스터군은 상기 인터페이스 대상에 관계없이 액세스할 위치를 지시하는 어드레스를 위한 레지스터와, 상기 인터페이스 대상이 상기 내부레지스터인 경우에 액세스할 데이타를 위한 레지스터와, 상기 인터페이스 대상이 상기 로컬메모리인 경우에 액세스할 데이타를 위한 레지스터들로 이루어진 것을 특징으로 하는 호스트 인터페이스장치.
  7. 제6항에 있어서, 상기 인터페이스레지스터군은 연속적인 데이타 액세스를 위하여 어드레스자동증가기능이 부여된 레지스터를 더 포함하는 것을 특징으로 하는 호스트 인터페이스장치.
  8. 제7항에 있어서, 상기 호스트 프로세서는 상기 인터페이스 대상과 연속적으로 데이타를 액세스할 것인지 하나의 데이타에 대해 반복적으로 액세스할 것인지에 따라 상기 인터페이스레지스터군내의 레지스터를 선택하는 것을 특징으로 하는 호스트 인터페이스 장치.
KR1019950067420A 1995-12-29 1995-12-29 호스트 인터페이스방법 및 그 장치 KR0185938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067420A KR0185938B1 (ko) 1995-12-29 1995-12-29 호스트 인터페이스방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067420A KR0185938B1 (ko) 1995-12-29 1995-12-29 호스트 인터페이스방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR970049325A KR970049325A (ko) 1997-07-29
KR0185938B1 true KR0185938B1 (ko) 1999-05-15

Family

ID=19447715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067420A KR0185938B1 (ko) 1995-12-29 1995-12-29 호스트 인터페이스방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR0185938B1 (ko)

Also Published As

Publication number Publication date
KR970049325A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6308248B1 (en) Method and system for allocating memory space using mapping controller, page table and frame numbers
US5966727A (en) Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same
RU2215321C2 (ru) Защита доступа к памяти
KR100265263B1 (ko) 프로그램가능 공용 메모리 시스템 및 방법
US4835734A (en) Address translation apparatus
US4475176A (en) Memory control system
US5585863A (en) Memory organizing and addressing method for digital video images
US4979148A (en) Increasing options in mapping ROM in computer memory space
US6633926B1 (en) DMA transfer device capable of high-speed consecutive access to pages in a memory
US4608632A (en) Memory paging system in a microcomputer
US6032273A (en) Method and apparatus for identifying read only memory
US4918586A (en) Extended memory device with instruction read from first control store containing information for accessing second control store
US6851036B1 (en) Method and apparatus for controlling external devices through address translation buffer
US4754435A (en) Semiconductor device having a memory circuit
KR0185938B1 (ko) 호스트 인터페이스방법 및 그 장치
EP0175398A2 (en) Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses
US5566309A (en) Variable memory boundaries between external and internal memories for single-chip microcomputer
US4089051A (en) Alternative direct and indirect addressing
US6020903A (en) Method and apparatus for using video memory as system memory
JPS5960488A (ja) カラ−グラフイツクメモリのデ−タ書き込み装置
US6742077B1 (en) System for accessing a memory comprising interleaved memory modules having different capacities
JP3767921B2 (ja) メモリ制御装置、その制御方法およびプログラマブルコントローラ
KR100329768B1 (ko) 마이크로컨트롤러의메모리어드레싱장치
WO2000054160A1 (en) Method for extending the available number of configuration registers
JP2954988B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee