KR0183852B1 - Method of compensating boundary effect of photoresist thermal flow - Google Patents
Method of compensating boundary effect of photoresist thermal flow Download PDFInfo
- Publication number
- KR0183852B1 KR0183852B1 KR1019960016253A KR19960016253A KR0183852B1 KR 0183852 B1 KR0183852 B1 KR 0183852B1 KR 1019960016253 A KR1019960016253 A KR 1019960016253A KR 19960016253 A KR19960016253 A KR 19960016253A KR 0183852 B1 KR0183852 B1 KR 0183852B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- photoresist
- forming
- mask
- dummy
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Abstract
신규한 반도체장치의 미세패턴 형성방법 및 마스크 제작방법이 개시되어 있다. 피노광물의 노광영역을 한정하기 위한 주패턴이 반복되어 형성되어 있는 마스크의 엣지부에, 포토레지스트의 열적흐름을 제어할 수 있는 더미패턴을 삽입한다. 더미패턴과 주패턴과의 거리, 더미패턴의 투과율, 및 더미패턴의 폭을 조절하여 포토레지스트의 열적흐름에 의한 경계효과를 보정함으로써, 패턴의 비대칭성 문제를 해결할 수 있다.A novel method for forming a fine pattern and a method for manufacturing a mask of a semiconductor device are disclosed. A dummy pattern for controlling the thermal flow of the photoresist is inserted into the edge portion of the mask in which the main pattern for limiting the exposure area of the object to be exposed is repeatedly formed. By adjusting the distance between the dummy pattern and the main pattern, the transmittance of the dummy pattern, and the width of the dummy pattern, the boundary effect caused by the thermal flow of the photoresist is corrected, thereby solving the asymmetry problem of the pattern.
Description
제1도는 종래 방법에 의한 콘택홀 형성을 위한 마스크의 패턴 레이아웃도.1 is a pattern layout diagram of a mask for forming a contact hole by a conventional method.
제2a도는 제1도의 마스크를 이용하여 형성된 콘택홀 패턴의 단면도.FIG. 2A is a cross-sectional view of the contact hole pattern formed using the mask of FIG.
제2b도는 a도의 패턴에 포토레지스트의 열적흐름을 주었을 경우를 나타내는 단면도.FIG. 2B is a cross-sectional view showing the case where the thermal flow of the photoresist is applied to the pattern of FIG.
제3도는 제1도의 마스크를 이용하여 콘택홀 패턴을 형성하고 포토레지스트의 열적흐름을 주고 난 후의 콘택홀 패턴을 나타내는 SEM 사진.FIG. 3 is a SEM photograph showing the contact hole pattern after forming the contact hole pattern using the mask of FIG. 1 and giving thermal flow of the photoresist. FIG.
제4도는 또 다른 종래방법에 의한 마스크의 패턴 레이아웃도.4 is a pattern layout diagram of a mask according to another conventional method.
제5도는 제2도의 마스크를 이용하여 형성된 콘택홀 패턴의 단면도.5 is a cross-sectional view of a contact hole pattern formed using the mask of FIG.
제6도는 본 발명의 제1실시예에 의해 형성된 콘택홀 패턴의 단면도.6 is a cross-sectional view of a contact hole pattern formed by the first embodiment of the present invention.
제7도는 제6도의 콘택홀 패턴에 포토레지스트의 열적흐름을 주었을 경우를 나타내는 단면도.FIG. 7 is a sectional view showing a case where the thermal flow of the photoresist is applied to the contact hole pattern of FIG.
제8도는 제7도에 도시된 콘택홀 패턴을 형성하기 위한 더미패턴을 갖는 마스크의 패턴 레이아웃도.FIG. 8 is a pattern layout diagram of a mask having a dummy pattern for forming the contact hole pattern shown in FIG.
제9도는 본 발명의 제2실시예에 의한 더미패턴을 갖는 마스크의 패턴 레이아웃도.9 is a pattern layout diagram of a mask having a dummy pattern according to a second embodiment of the present invention.
제10a도 및 b도는 제9도의 마스크를 사용하여 포토레지스트를 현상한 후의 단면도 및 열적 흐름을 주고 난 후의 평면도.10A and B are cross-sectional views after developing a photoresist using the mask of FIG. 9 and a plan view after thermal flow is applied.
제11도는 본 발명의 제3실시예에 의한 더미패턴을 갖는 하프톤(H/T) 마스크의 패턴 레이아웃도.11 is a pattern layout diagram of a halftone (H / T) mask having a dummy pattern according to a third embodiment of the present invention.
제12a도 내지 h도는 제11도의 하프톤 마스크를 이용한 더미패턴의 형성방법을 설명하기 위한 단면도들.12A to 12H are cross-sectional views illustrating a method of forming a dummy pattern using the halftone mask of FIG.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 포토레지스트의 열적흐름에 의한 경계효과를 보정할 수 있는 반도체장치의 미세패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a fine pattern of a semiconductor device capable of correcting boundary effects due to thermal flow of a photoresist.
반도체장치의 각종 패턴은 리소그라피(Lithography) 기술에 의해 형성된다는 것은 널리 알려져 있다. 이러한 리소그라피 기술에 있어서, 64Mb DRAM 이상의 집적도를 갖는 초고집적(ULSI) 소자를 제조하기 위해서 콘택홀의 사이즈는 현재 사용하고 있는 i-라인(365nm), DUV(248nm) 등의 파장의 한계 해상도를 요구하고 있다. i-라인의 경우 포토레지스트로 해상할 수 있는 콘택홀의 사이즈는 0.35㎛가 한계이고, DUV의 경우는 0.3㎛ 정도이다. 이러한 결과는 정상적인 마스크를 사용하는 경우에서 얻어진다.It is well known that various patterns of semiconductor devices are formed by lithography techniques. In such lithography technology, in order to manufacture ultra-high density (ULSI) devices having an integration density of 64 Mb DRAM or more, the contact hole size requires a limit resolution of wavelengths such as i-line (365 nm) and DUV (248 nm) currently used. have. In the case of i-line, the size of contact hole that can be resolved by photoresist is limited to 0.35 mu m, and in the case of DUV, about 0.3 mu m. This result is obtained when using a normal mask.
반도체 리소그라피 공정에 있어서 패턴의 해상도를 증가시키기 위한 방법들의 대부분은 라인/스페이스(L/S) 패턴과 같은 주기적인 그레인 타입의 패턴에 관한 것이고, 콘택홀에 대한 방법으로는 모든 L/S 패턴의 주위에 시프터를 형성시켜서 패턴 엣지부만을 개선한 주변효과강조(rim)형 위상반전 마스크(phase shift mask), 광차단부의 투과율을 0에서 0이 아닌 값으로 높이고 그외 부분을 위상반전시켜 서로 상쇄되는 효과를 이용한 하프톤(Half-tone) 위상반전 마스크, 정방형 형태의 보조패턴을 설치하는 세리프 콘택 형성법 등이 고작이다. 더욱이, 이러한 위상반전 마스크는 그 제작방법이 어렵다는 단점이 있다. 따라서, 반도체 리소그라피 공정을 진행하기에 가장 어려운 층이 콘택층이라고 알려지고 있다.Most of the methods for increasing the resolution of patterns in semiconductor lithography processes relate to periodic grain type patterns, such as line / space (L / S) patterns, and to contact holes for all L / S patterns. Peripheral effect rim type phase shift mask which improves only pattern edge part by forming shifter around, increase transmittance of light shielding part from 0 to non-zero and cancel other part by phase inverting Half-tone phase reversal masks using effects, and serif contact forming methods for installing auxiliary patterns in the form of squares are all that is necessary. Moreover, such a phase inversion mask has a disadvantage in that its manufacturing method is difficult. Therefore, the most difficult layer to advance the semiconductor lithography process is known as a contact layer.
일반적으로, 해상도(또는 분해능 : R)는 사용광원의 파장(λ)에 비례하고 사용 노광장치(stepper)의 렌즈 개구수(NA)에 반비례한다.In general, the resolution (or resolution: R) is proportional to the wavelength [lambda] of the light source used and inversely proportional to the lens numerical aperture NA of the stepper used.
여기서, k1는 공정변수로 0.5~1.0 사이가 된다. 그러나, k1의 값과 R은 비례관계이므로, 가급적 k1이 작아야 R이 작아지므로 k1을 작게하는 노력을 기울이고 있다. 포토레지스트의 개선, 포토레지스트 공정의 개선, 마스크 패턴의 최적화 등을 통해 상기 k1값을 작게할 수 있는데, 이 중에서 포토레지스트의 열적흐름(thermal flow)을 이용하는 방법이 널리 사용되고 있다. 포토레지스트의 열적흐름 공정은, 현상과정에서 포토레지스트에 열에너지(온도)를 가하여 포토레지스트의 유동을 유발시킴으로써 미세패턴을 형성하는 것이다.Here, k 1 is a process variable between 0.5 and 1.0. However, since the values of k 1 and R is a proportional relationship, preferably a small k 1 R is the lesser it is making efforts to reduce the k 1. The k 1 value can be reduced by improving the photoresist, improving the photoresist process, optimizing the mask pattern, etc. Among them, a method using the thermal flow of the photoresist is widely used. In the thermal flow process of the photoresist, a fine pattern is formed by applying thermal energy (temperature) to the photoresist during development to cause the flow of the photoresist.
제1도는 종래방법에 의한 콘택홀 형성을 위한 마스크의 패턴 레이아웃도이다. 제2a도는 제1도의 마스크를 이용하여 반도체기판 상에 도포된 포토레지스트를 노광 및 현상하여 형성된 콘택홀 패턴의 단면도로서, 제1도의 절단선 XX'에 따른 단면도이다. 제2b도는 제2a도의 패턴이 형성된 웨이퍼(기판)에 열판(hot plate)를 이용해 열을 가하여 포토레지스트의 열적흐름을 주었을 경우를 나타내는 단면도이다. 제3도는 제1도의 마스크를 이용하여 콘택홀 패턴을 형성하고 포토레지스트의 열적흐름을 주고 난 후의 콘택홀 패턴을 나타내는 SEM(Scanning Electron Microscope) 사진이다. 여기서, 참조부호 10은 반도체기판, 12는 포토레지스트 패턴, 14는 콘택홀 패턴을 나타낸다.1 is a pattern layout diagram of a mask for forming a contact hole by a conventional method. FIG. 2A is a cross-sectional view of a contact hole pattern formed by exposing and developing a photoresist applied on a semiconductor substrate using the mask of FIG. 1, and is a cross-sectional view taken along the cutting line XX 'of FIG. FIG. 2B is a cross-sectional view showing a case where thermal flow of a photoresist is applied by applying heat to a wafer (substrate) on which the pattern of FIG. 2A is formed using a hot plate. FIG. 3 is a scanning electron microscope (SEM) photograph showing a contact hole pattern after forming a contact hole pattern using the mask of FIG. 1 and applying a thermal flow of a photoresist. Here, reference numeral 10 denotes a semiconductor substrate, 12 denotes a photoresist pattern, and 14 denotes a contact hole pattern.
제1도 내지 제3도를 참조하면, 메모리셀과 같이 규칙적인 패턴들이 반복되어 있는 영역에 콘택홀을 형성할 경우, 콘택홀 주변의 A와 B의 길이(또는 면적)이 다르기 때문에 엣지부, 특허 최외곽에 있는 콘텍홀 패턴들은 흐름을 일으키는 근원이 되는 포토레지스트의 양이 중앙부에 비해 많아져 비대칭의 형태가 된다. 또한, 상기 패턴의 임계치수(critical dimension; 이하 CD라 한다)가 중앙부 패턴의 CD값과 차이를 나타내는데, 최외곽 패턴의 CD가 더욱 작아짐을 볼 수 있다.Referring to FIGS. 1 to 3, when the contact hole is formed in an area in which regular patterns are repeated, such as a memory cell, an edge part may be formed because the lengths (or areas) of A and B around the contact hole are different. The outermost contact hole patterns of the patent are asymmetrical because the amount of photoresist that causes the flow is larger than that of the center part. In addition, the critical dimension of the pattern (hereinafter referred to as CD) represents a difference from the CD value of the center portion pattern, and it can be seen that the CD of the outermost pattern becomes smaller.
이러한 문제를 해결하기 위해 콘택홀 주변의 면적 또는 길이가 상대적으로 긴 방향(제1도의 C와 D 참조)으로 패턴을 재최적화시킨 후 포토레지스트의 열적흐름을 가하는 방법이 시도되었다. 그러나,이러한 방법은 마스크의 중앙부에 있는 패턴들에는 유효하지만, 마스크의 엣지부에 있는 패턴에는 별 효과가 없다.In order to solve this problem, a method of reoptimizing the pattern in a relatively long direction (see C and D in FIG. 1) around the contact hole and applying thermal flow of the photoresist was attempted. However, this method is valid for patterns in the center portion of the mask but has little effect on the pattern at the edge portion of the mask.
제4도는 또 다른 종래방법에 의한 마스크의 패턴 레이아웃도이다. 제5도는 제2도의 마스크를 이용하여 반도체기판(10) 상에 도포된 포토레지스트(12)를 노광 및 현상하여 형성된 콘택홀 패턴(14)의 단면도이다.4 is a pattern layout diagram of a mask according to another conventional method. 5 is a cross-sectional view of the contact hole pattern 14 formed by exposing and developing the photoresist 12 coated on the semiconductor substrate 10 using the mask of FIG.
제4도 및 제5도를 참조하면, 콘택홀 패턴의 비대칭성 문제를 해결하기 위해 제시된 또 다른 종래방법은 최외곽에 있는 패턴의 크기를 크게 조절하는 것이다. 그러나, 이 방법에 의하면 패턴의 크기는 맞출 수 있지만, 비대칭 문제가 여전히 남아있어 CD 보정이 충분히 되지 않는다.4 and 5, another conventional method proposed to solve the problem of asymmetry of the contact hole pattern is to greatly control the size of the outermost pattern. However, according to this method, the size of the pattern can be matched, but the asymmetry problem still remains and the CD correction is not sufficient.
따라서, 본 발명의 목적은 상술한 종래방법의 문제점을 해결하기 위한 것으로, 더미패턴을 갖는 마스크를 이용하여 포토레지스트의 열적흐름에 의한 패턴의 비대칭성 문제를 해결할 수 있는 반도체장치의 미세패턴 형성방법을 제공하는데 있다.Accordingly, an object of the present invention is to solve the problems of the conventional method described above, and using a mask having a dummy pattern, a method of forming a fine pattern of a semiconductor device capable of solving the problem of asymmetry of the pattern due to thermal flow of the photoresist. To provide.
본 발명의 다른 목적은 포토레지스트의 열적흐름을 제어할 수 있는 더미패턴을 갖는 마스크의 제작방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a mask having a dummy pattern that can control the thermal flow of the photoresist.
상기 목적을 달성하기 위하여 본 발명은, 광학적 방법으로 미세패턴을 형성하는 반도체 제조방법에 있어서, 피노광물의 노광영역을 한정하기 위한 주패턴이 반복되어 형성되어 있는 마스크의 엣지부에, 포토레지스트의 열적흐름을 제어할 수 있는 더미패턴을 삽입하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법을 제공한다.In order to achieve the above object, the present invention relates to a semiconductor manufacturing method for forming a fine pattern by an optical method, wherein a photoresist is formed on an edge portion of a mask in which a main pattern for defining an exposure area of an object to be exposed is repeatedly formed. The present invention provides a method for forming a fine pattern of a semiconductor device, comprising inserting a dummy pattern capable of controlling thermal flow.
상기 더미패턴은 한계 해상도의 50%에서 80% 사이의 크기를 갖는 고립형 콘택홀 패턴 또는 10%에서 60% 사이의 크기를 갖는 선의 형태로 형성하는 것이 바람직하다.The dummy pattern is preferably formed in the form of an isolated contact hole pattern having a size between 50% and 80% of the limit resolution or a line having a size between 10% and 60%.
상기 더미패턴은 상기 주패턴과 주패턴 간격의 0.5~2배 정도의 위치에 삽입하는 것이 바람직하다.The dummy pattern may be inserted at a position of about 0.5 to 2 times the interval between the main pattern and the main pattern.
상기 더미패턴은 하프톤 마스크를 이용하여 형성하는 것이 바람직하다.The dummy pattern is preferably formed using a halftone mask.
또한, 상기 목적을 달성하기 위하여 본 발명은, 광학적 방법으로 미세패턴을 형성하는 반도체 제조방법에 있어서, 피노광물의 노광영역을 한정하기 위한 주패턴이 반복되어 형성되어 있는 마스크의 엣지부에, 포토레지스트의 열적흐름을 제어하도록 투과율이 조절된 더미패턴을 삽입하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법을 제공한다.In addition, in order to achieve the above object, the present invention provides a semiconductor device in which a fine pattern is formed by an optical method, wherein a main pattern for defining an exposure area of an object to be exposed is repeatedly formed at an edge portion of a mask. Provided is a method of forming a fine pattern of a semiconductor device, comprising inserting a dummy pattern whose transmittance is controlled to control thermal flow of a resist.
상기 투과율이 조절된 더미패턴은 크롬(Cr), MoSi 및 포토레지스트의 군에서 선택된 어느 하나로 형성하는 것이 바람직하다.The dummy pattern of which the transmittance is controlled is preferably formed of any one selected from the group of chromium (Cr), MoSi, and photoresist.
상기 더미패턴은 한계 해상도의 50%에서 80% 사이의 크기를 갖는 고립형 콘택홀 패턴 또는 10%에서 60% 사이의 크기를 갖는 선의 형태로 형성하는 것이 바람직하다.The dummy pattern is preferably formed in the form of an isolated contact hole pattern having a size between 50% and 80% of the limit resolution or a line having a size between 10% and 60%.
상기 더미패턴은 상기 주패턴과 주패턴 간격의 0.5~2배 정도의 위치에 삽입하는 것이 바람직하다.The dummy pattern may be inserted at a position of about 0.5 to 2 times the interval between the main pattern and the main pattern.
상기 더미패턴은 하프톤 마스크를 이용하여 형성하는 것이 바람직하다.The dummy pattern is preferably formed using a halftone mask.
상기 다른 목적을 달성하기 위하여 본 발명은, 마스크기판 상에 하프톤 마스크층 및 크롬층을 적층하는 단계; 상기 크롬층 상에 주패턴 형성을 위한 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 이용하여 상기 크롬층 및 하프톤 마스크층들을 차례로 식각하여 주패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 제거하고, 상기 결과물 상에 포토레지스트 열적흐름 제어용 더미패턴 형성을 위한 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 이용하여 상기 크롬층을 식각하여 상기 하프톤 마스크층으로 이루어진 더미패턴을 형성하는 단계; 및 상기 제2포토레지스트 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 마스크 제작방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of: laminating a halftone mask layer and a chromium layer on a mask substrate; Forming a first photoresist pattern for forming a main pattern on the chromium layer; Forming a main pattern by sequentially etching the chrome layer and the halftone mask layers using the first photoresist pattern; Removing the first photoresist pattern and forming a second photoresist pattern on the resultant to form a dummy pattern for controlling photoresist thermal flow; Etching the chromium layer using the second photoresist pattern to form a dummy pattern formed of the halftone mask layer; And it provides a mask manufacturing method comprising the step of removing the second photoresist pattern.
상기 하프톤 마스크층은 MoSiON, CrOx, SiNx 및 WSi의 군에서 선택된 어느 하나로 형성하는 것이 바람직하다.The halftone mask layer is preferably formed of any one selected from the group of MoSiON, CrOx, SiNx and WSi.
상기 하프톤 마스크층의 투과율은 1~99%로 조절하는 것이 바람직하다.The transmittance of the halftone mask layer is preferably adjusted to 1 to 99%.
상기 하프톤 마스크층의 위상은 0~2π로 조절하는 것이 바람직하다.It is preferable to adjust the phase of the said halftone mask layer to 0-2 pi.
본 발명에 의하면, 마스크의 엣지부에 한계해상도 이하의 더미패턴을 삽입함으로써, 포토레지스트의 열적흐름에 의한 경계효과를 보정하여 패턴의 비대칭성 문제를 해결할 수 있다.According to the present invention, by inserting a dummy pattern of less than the limit resolution at the edge portion of the mask, it is possible to correct the boundary effect caused by the thermal flow of the photoresist to solve the asymmetry problem of the pattern.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제6도는 본 발명의 제1실시예에 의해 형성된 콘택홀 패턴의 단면도이다. 제7도는 제6도의 콘택홀 패턴에 포토레지스트의 열적흐름을 주었을 경우를 나타내는 단면도이다. 제8도는 제7도에 도시된 콘택홀 패턴을 형성하기 위한 더미패턴을 갖는 마스크의 패턴 레이아웃도이다. 여기서, 참조부호 10은 반도체기판, 12는 포토레지스트 패턴, 14는 콘택홀 패턴을 나타낸다.6 is a cross-sectional view of the contact hole pattern formed by the first embodiment of the present invention. FIG. 7 is a cross-sectional view showing a case where the thermal flow of the photoresist is applied to the contact hole pattern of FIG. FIG. 8 is a pattern layout diagram of a mask having a dummy pattern for forming the contact hole pattern shown in FIG. Here, reference numeral 10 denotes a semiconductor substrate, 12 denotes a photoresist pattern, and 14 denotes a contact hole pattern.
제6도 내지 제8도를 참조하면, 열적흐름의 근원인 포토레지스트의 양이 중앙부위와 경계부위 (엣지부)가 유사하게 되도록, 경계부위의 바깥쪽을 열적흐름을 주기전에 약간 파낸다(제6도의 P참조). 이렇게 하면, 열이 가해졌을 때 포토레지스트 흐름의 방향이 경계부위와 중앙부위가 유사하게 되어 제7도에 도시된 바와 같이 균일한 콘택홀 패턴을 얻을 수 있다. 제6도에 도시된 바와 같이 경계부위의 바깥쪽이 약간 파진 형태의 포토레지스트 패턴을 형성하기 위해서는, 제8도에 도시된 바와 같이 마스크 패턴에 한계 해상도 이하의 크기를 갖는 더미패턴을 형성함으로써 이를 달성할 수 있다. 바람직하게는, 상기 더미패턴은 한계 해상도의 50%에서 80% 사이의 크기를 갖는 고립형 콘택홀 패턴 또는 10%에서 60% 사이의 크기를 갖는 선의 형태로 형성한다. 예컨대, I-라인(파장 365nm) 광원과 0.6NA의 스페터를 사용할 경우, 포토레지스트의 한계 해상도는 0.35㎛이다. 이를 상술한 더미패턴을 사용한 열적흐름을 통해 0.3㎛ 이하의 패턴을 형성할 수 있다. 이와 같이 포토레지스트 열적흐름의 경계효과를 보정하기 위한 더미패턴은 콘택홀과 같은 미세패턴을 형성하기 위한 마스크의 주 패턴과 주패턴 사이의 간격의 1~2배, 더 바람직하게는 0.5~2배 정도의 위치에 0.2㎛ 정도의 폭으로 형성하는 것이 바람직하다.6 to 8, the outer portion of the boundary portion is dug slightly before the thermal flow so that the amount of photoresist, which is the source of the thermal flow, is similar to the center portion and the boundary portion (edge portion). See P of FIG. 6). In this way, when heat is applied, the direction of the photoresist flow becomes similar to the boundary portion and the center portion, thereby obtaining a uniform contact hole pattern as shown in FIG. As shown in FIG. 6, in order to form a photoresist pattern in which the outer side of the boundary is slightly crushed, as shown in FIG. 8, a dummy pattern having a size below the limit resolution is formed in the mask pattern. Can be achieved. Preferably, the dummy pattern is formed in the form of an isolated contact hole pattern having a size between 50% and 80% of the limit resolution or a line having a size between 10% and 60%. For example, when using an I-line (wavelength 365nm) light source and 0.6NA sputter, the limit resolution of the photoresist is 0.35 mu m. Through the thermal flow using the dummy pattern described above, a pattern of 0.3 μm or less may be formed. As described above, the dummy pattern for correcting the boundary effect of the photoresist thermal flow is 1 to 2 times, more preferably 0.5 to 2 times the interval between the main pattern and the main pattern of the mask for forming a micro pattern such as a contact hole. It is preferable to form in the width | variety of about 0.2 micrometer in the position of the grade.
제9도는 본 발명의 제2실시예에 의한 더미패턴을 갖는 마스크의 패턴 레이아웃도이다. 제10a도 및 제10b도는 제9도의 마스크를 사용하여 반도체기판(10) 상에 도포된 포토레지스트(12)를 노광 및 현상한 후의 단면도 및 열적 흐름을 주고 난 후의 평면도이다.9 is a pattern layout diagram of a mask having a dummy pattern according to a second embodiment of the present invention. 10A and 10B are cross-sectional views after exposing and developing the photoresist 12 coated on the semiconductor substrate 10 using the mask of FIG.
제9도 및 제10도를 참조하면, 콘택홀 형성을 위한 주패턴을 갖는 마스크의 엣지부에 투과율이 조절된 더미패턴을 삽입한다. 상기 투과율이 조절된 더미패턴은 크롬, MoSi 및 포토레지스트의 군에서 선택된 어느 하나로 형성하는 것이 바람직하다. 이러한 더미패턴을 이용하여 제10a도에 도시된 바와 같이 기판(10)의 외곽부에 위치한 포토레지스트(12)의 바깥쪽에 골(P)을 만들어준다. 상기 골(P)의 역할은 유동하는 포토레지스트의 흐름을 제어하면서 엣지부의 패턴이 중앙부의 패턴이 갖는 CD와 동일한 CD를 가지게 하는 것이다. 특히, 상기 더미패턴의 투과율을 조절하는 이유는 다음과 같다.9 and 10, a dummy pattern having a controlled transmittance is inserted into an edge portion of a mask having a main pattern for forming a contact hole. The transmittance-controlled dummy pattern is preferably formed of any one selected from the group of chromium, MoSi, and photoresist. Using the dummy pattern, as shown in FIG. 10A, a valley P is formed on the outside of the photoresist 12 located at the outer portion of the substrate 10. The role of the valleys P is to control the flow of the flowing photoresist while having the pattern of the edge portion has the same CD as the CD of the pattern of the center portion. In particular, the reason for adjusting the transmittance of the dummy pattern is as follows.
즉, 상술한 제1실시예에서와 같이 더미패턴의 크기만을 조절하여 골을 만드는 경우, 콘택홀의 크기에 따라 자동으로 조절하기가 어렵다. 그러나, 투과율이 조절된 더미패턴은 노광마진이 크기 때문에 콘택홀의 크기에 크게 의존하지 않는다. 이러한 더미패턴의 크기(w), 투과율, 그리고 엣지패턴과 더미패턴과의 간격(d)은 모의실험을 통해 어느정도 최적화시킬 수 있다.That is, as in the first embodiment described above, in the case of making a bone by adjusting only the size of the dummy pattern, it is difficult to automatically adjust it according to the size of the contact hole. However, the dummy pattern of which transmittance is controlled does not greatly depend on the size of the contact hole because the exposure margin is large. The size (w) of the dummy pattern, the transmittance, and the distance (d) between the edge pattern and the dummy pattern can be optimized to some extent through simulation.
제11도는 본 발명의 제3실시예에 의한 더미패턴을 갖는 하프톤(이하, H/T라 한다) 마스크의 패턴 레이아웃도이다.11 is a pattern layout diagram of a halftone (hereinafter referred to as H / T) mask having a dummy pattern according to the third embodiment of the present invention.
제11도를 참조하면, 상술한 제1 및 제2실시예에서와 마찬가지로 마스크의 엣지부에 포토레지스트의 열적흐름을 제어할 수 있는 더미패턴을 삽입한다. 이때, 포토레지스트의 열적흐름을 제거하는 중요 변수는 콘택홀 형성을 위한 주패턴과 더미패턴과의 간격(d), 및 더미패턴의 폭(w; 상기 폭은 더미패턴에 의해 생기는 포토레지스트의 골과 관계된다)이 된다. 상기 더미패턴 폭(w)의 값이 너무 커지게 되면, 상대적으로 더미패턴에 의해 노광되는 포토레지스트의 깊이가 커지게 되어 식각공정시 문제가 될 수 있다. 반면에 상기 폭(w)이 너무 작은 경우는 전자빔(e-beam)을 통한 쓰기(writing)가 불가능해지므로, 더미패턴의 폭(w)이 가질 수 있는 값의 범위는 제한을 받게 된다. 이러한 문제는 상술한 제2실시예에서와 같이 더미패턴의 투과율을 조절하여, 즉, 투과율제어마스크(transmittance control mask; 이하 TCM이라 한다)를 사용하여 어느 정도 향상될 수 있지만, TCM의 별도 제작 및 그 성능 보장이 필요하다. 따라서, 본 제3실시예에서는, 현재 리소그라피 공정에 사용되고 있는 H/T 마스크를 이용하여 더미패턴을 형성함으로써 상기 더미패턴 폭(w)의 범위를 향상시키고자 한다.Referring to FIG. 11, a dummy pattern for controlling the thermal flow of the photoresist is inserted in the edge portion of the mask as in the first and second embodiments described above. At this time, an important variable for removing the thermal flow of the photoresist is a distance (d) between the main pattern and the dummy pattern for forming the contact hole, and the width (w) of the dummy pattern (the width is the valley of the photoresist generated by the dummy pattern) Related to). When the value of the dummy pattern width w becomes too large, the depth of the photoresist exposed by the dummy pattern becomes relatively large, which may be a problem during the etching process. On the other hand, if the width w is too small, writing through the e-beam becomes impossible, and thus the range of values that the width w of the dummy pattern may have is limited. This problem can be improved to some extent by adjusting the transmittance of the dummy pattern as in the second embodiment described above, that is, using a transmittance control mask (hereinafter referred to as TCM). Its performance needs to be guaranteed. Therefore, in the third embodiment, the dummy pattern width w is improved by forming a dummy pattern using the H / T mask currently used in the lithography process.
제12a도 내지 제12h도는 제11도의 H/T 마스크를 이용한 더미패턴의 형성방법을 설명하기 위한 단면도들이다.12A to 12H are cross-sectional views illustrating a method of forming a dummy pattern using the H / T mask of FIG. 11.
제12a도를 참조하면, 석영(quartz)으로 이루어진 마스크기판(100)상에 MoSiON, CrOx, SiNx 또는 WSi로 이루어진 하프톤 마스크층(102)를 형성하고, 그 위에 크롬층(104)을 형성한다. 상기 하프톤 마스크층(102)의 투과율은 1~99%로 조절하고, 그 위상은 0~2π로 조절하는 것이 바람직하다. 이어서, 상기 크롬층(104) 전면에 포토레지스트(105)를 도포한다.Referring to FIG. 12A, a halftone mask layer 102 made of MoSiON, CrOx, SiNx, or WSi is formed on a mask substrate 100 made of quartz, and a chromium layer 104 is formed thereon. . It is preferable that the transmittance of the halftone mask layer 102 is adjusted to 1 to 99%, and its phase is adjusted to 0 to 2π. Subsequently, a photoresist 105 is coated on the entire chromium layer 104.
제12b도를 참조하면, 상기 포토레지스트(105)를 노광 및 현상하여 콘택홀과 같은 주패턴이 형성될 부위에만 제1포토레지스트 패턴(106)을 형성한다.Referring to FIG. 12B, the photoresist 105 is exposed and developed to form the first photoresist pattern 106 only at a portion where a main pattern such as a contact hole is to be formed.
제12c도를 참조하면, 상기 제1포토레지스트 패턴(106)을 식각마스크로 이용하여 크롬층(104) 및 하프톤 마스크층(102)을 이방성 식각한다.Referring to FIG. 12C, the chromium layer 104 and the halftone mask layer 102 are anisotropically etched using the first photoresist pattern 106 as an etching mask.
제12d도를 참조하면, 상기 제1포토레지스트 패턴(106)을 제거한다. 그 결과, 상기 크롬층(104)과 하프톤 마스크층(102)으로 이루어진 콘택홀 패턴들이 형성된다.Referring to FIG. 12D, the first photoresist pattern 106 is removed. As a result, contact hole patterns including the chrome layer 104 and the halftone mask layer 102 are formed.
제12e도를 참조하면, 상기 콘택홀 패턴이 형성된 결과물 전면에 포토레지스트(107)를 다시 도포한다.Referring to FIG. 12E, the photoresist 107 is re-coated on the entire surface of the resultant contact hole pattern.
제12f도를 참조하면, 상기 포토레지스트(107)를 노광 및 현상하여 제2포토레지스트 패턴(108)을 형성한다.Referring to FIG. 12F, the photoresist 107 is exposed and developed to form a second photoresist pattern 108.
제12g도를 참조하면, 상기 제2포토레지스트 패턴(108)을 식각마스크로 이용하여 노출된 크롬층(104)을 이방성 식각한다.Referring to FIG. 12G, the exposed chromium layer 104 is anisotropically etched using the second photoresist pattern 108 as an etching mask.
제12h도를 참조하면, 상기 제2포토레지스트 패턴(108)을 제거한다. 그 결과, 마스크의 엣지부에 상기 하프톤 마스크층(102)으로 이루어진 더미패턴이 형성된다.Referring to FIG. 12h, the second photoresist pattern 108 is removed. As a result, a dummy pattern made of the halftone mask layer 102 is formed at the edge portion of the mask.
이상 상술한 바와 같이 본 발명에 의하면, 마스크의 엣지부에 한계해상도 이하의 더미패턴을 삽입함으로써, 포토레지스트의 열적흐름에 의한 경계효과를 보정하여 패턴의 비대칭성 문제를 해결할 수 있다. 또한, 상기 더미패턴의 투과율을 조절하거나 하프톤 마스크를 이용하여 더미패턴을 형성함으로써, 포토레지스트의 열적흐름을 제어하는데 중요한 역할을 하는 더미패턴의 폭의 범위를 넓힐 수 있다.As described above, according to the present invention, by inserting a dummy pattern of less than the limit resolution at the edge portion of the mask, the boundary effect caused by the thermal flow of the photoresist can be corrected to solve the problem of asymmetry of the pattern. In addition, by adjusting the transmittance of the dummy pattern or by forming a dummy pattern using a halftone mask, the width of the dummy pattern, which plays an important role in controlling the thermal flow of the photoresist, may be widened.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016253A KR0183852B1 (en) | 1996-05-15 | 1996-05-15 | Method of compensating boundary effect of photoresist thermal flow |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016253A KR0183852B1 (en) | 1996-05-15 | 1996-05-15 | Method of compensating boundary effect of photoresist thermal flow |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077203A KR970077203A (en) | 1997-12-12 |
| KR0183852B1 true KR0183852B1 (en) | 1999-04-15 |
Family
ID=19458795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960016253A KR0183852B1 (en) | 1996-05-15 | 1996-05-15 | Method of compensating boundary effect of photoresist thermal flow |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183852B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959457B1 (en) * | 2008-05-27 | 2010-05-25 | 주식회사 동부하이텍 | Mask pattern for semiconductor device and forming method of metal line |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510448B1 (en) * | 1998-01-13 | 2005-10-21 | 삼성전자주식회사 | Manufacturing method of small photoresist pattern using thermal flow process for semiconductor device |
| KR20000000592A (en) * | 1998-06-01 | 2000-01-15 | 김영환 | Stencil mask of an electron beam lithography |
| KR100399060B1 (en) * | 2001-06-30 | 2003-09-26 | 주식회사 하이닉스반도체 | Method for forming resist pattern to process semiconductor |
-
1996
- 1996-05-15 KR KR1019960016253A patent/KR0183852B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959457B1 (en) * | 2008-05-27 | 2010-05-25 | 주식회사 동부하이텍 | Mask pattern for semiconductor device and forming method of metal line |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077203A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3518275B2 (en) | Photomask and pattern forming method | |
| KR0139030B1 (en) | Attenuating phase-shift mask structure and fabrication method | |
| JP3177404B2 (en) | Photomask manufacturing method | |
| JP3368947B2 (en) | Reticles and reticle blanks | |
| US7790335B2 (en) | Photomask and manufacturing method of semiconductor device | |
| KR100599054B1 (en) | Transmittance Adjustment Mask and Method for Manufacturing thereof | |
| JP2004069841A (en) | Mask pattern and resist pattern forming method using the same | |
| US6780568B1 (en) | Phase-shift photomask for patterning high density features | |
| US7632613B2 (en) | Levenson type phase shift mask and manufacturing method thereof | |
| JP4068503B2 (en) | Exposure mask for integrated circuit and method for forming the same | |
| US5840448A (en) | Phase shifting mask having a phase shift that minimizes critical dimension sensitivity to manufacturing and process variance | |
| JP2002072442A (en) | Method for producing phase shift mask, resist pattern forming method and method for producing semiconductor device | |
| KR0183852B1 (en) | Method of compensating boundary effect of photoresist thermal flow | |
| US20030219990A1 (en) | Dual trench alternating phase shift mask fabrication | |
| KR100732749B1 (en) | Mask for Forming Minute Pattern | |
| JPH07287386A (en) | Phase shift mask and its manufacture | |
| JPH08106151A (en) | Phase shift mask and its production | |
| US6277528B1 (en) | Method to change transmittance of attenuated phase-shifting masks | |
| US5747196A (en) | Method of fabricating a phase-shift photomask | |
| JPH08306615A (en) | Half tone mask and pattern forming method using the mask | |
| JP3178391B2 (en) | Photomask design method | |
| US6720114B1 (en) | Method of forming an alternating phase shift circuitry fabrication mask, method of forming a circuitry fabrication mask having a subtractive alternating phase shift region, and alternating phase shift mask | |
| KR20050071068A (en) | Phase shifting mask and manufacturing method thereof | |
| US6562521B1 (en) | Semiconductor feature having support islands | |
| KR100762234B1 (en) | Photo mask and method for exposure using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |