KR0180746B1 - 개선된 긴 지연기능을 갖는 전자식 차단장치 - Google Patents

개선된 긴 지연기능을 갖는 전자식 차단장치 Download PDF

Info

Publication number
KR0180746B1
KR0180746B1 KR1019910011211A KR910011211A KR0180746B1 KR 0180746 B1 KR0180746 B1 KR 0180746B1 KR 1019910011211 A KR1019910011211 A KR 1019910011211A KR 910011211 A KR910011211 A KR 910011211A KR 0180746 B1 KR0180746 B1 KR 0180746B1
Authority
KR
South Korea
Prior art keywords
value
current
amount
threshold
representing
Prior art date
Application number
KR1019910011211A
Other languages
English (en)
Other versions
KR920003357A (ko
Inventor
트리포디 뽈
Original Assignee
뤼쉬앙 블랑
메를렝 게렝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뤼쉬앙 블랑, 메를렝 게렝 filed Critical 뤼쉬앙 블랑
Publication of KR920003357A publication Critical patent/KR920003357A/ko
Application granted granted Critical
Publication of KR0180746B1 publication Critical patent/KR0180746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H45/00—Details of relays
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/093—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means
    • H02H3/0935—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means the timing being determined by numerical means

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Pulse Circuits (AREA)
  • Breakers (AREA)

Abstract

개선된 긴 지연기능을 갖는 전자식 차단장치
전자식 차단장치의 긴 지연기능을 수행하기 위하여, 열전류 상태를 나타내는 양(TLR1)은 보호되는 전도체내에 흐르는 전류를 나타내는 값(I)의 제곱과 전류문턱(Is)의 제곱간의 차(I2- Is2)에 비례하여 변한다. 제1양 (TLR1)은 제2값(TLR2)과 공동이용되어 제2값이 소정의 값(TLR2max)을 초과할 때 차단신호를 생성한다. 제2양은, 제1양이 소정의 문턱(STLR1)을 초과할 때 , 바람직하게 전류를 나타내는 값의 제곱(I2)에 비례하여 증가하고, 제1양이 이 문턱보다 낮을 때 바람직하게 지수함수적으로 감소한다.

Description

개선된 긴 지연기능을 갖는 전자식 차단장치
제1도는 종래 전자식 차단장치에서, 시간을 기준으로, 전류를 나타내는 값 및 차단기의 열적상태를 나타내는 양의 변화를 나타낸다.
제2도는 본 발명이 구현되는 첨단의 차단장치에 대한 개략 블록도를 나타낸다.
제3도는 종래 차단장치(곡선a) 및 균형점으로서 전류문턱(current threshold) 이용하는 대안적인 실시예(곡선b)의 긴 지연차단곡선들을 나타낸다.
제4도 내지 제6도는 각각 종래 긴 지연기능(제4도)에 대한, 제3도의 곡선b에 따른 긴 지연기능(제5도 및 제6도)에 대한, 차단기의 열적상태를 나타내는 양과 전류를 나타내는 값의 시간에 대한 변화를 나타낸다.
제7도는 본 발명에 따른 긴 지연기능에 대한 차단기의 열적상태를 나타내는 2개의 양과 전류를 나타내는 값의 시간에 대한 변화를 나타낸다.
제8도는 본 발명에 따른 차단장치의 긴 지연차단곡선들을 나타낸다.
제9도는 본 발명에 따른 긴 지연기능의 흐름도를 나타낸다.
제10도는 주파수 50Hz(곡선e), 49Hz(곡선f) 및 51Hz(곡선g)의 정형파 신호의 계산된 rms 값의 제곱과 실제 rms 값의 제곱간의 차이를 나타낸다.
제11도는, 주파수에 관해, 정현파의 계산된 rms 값의 제곱과 실제 rms 값의 제곱간의 최대차이를 나타낸다.
제12도는 제9도에의한 것과 동일형이고 다극점 차단장치에 적용된 흐름도를 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
1 : 전도체 2 : 차단기(circuit breaker)
5 : 전류 트랜스포머 7 : 전자처리유니트
본 발명은 전자식 차단장치에 관한 것으로, 그 차단장치와 연관된 전기 차단기에의해 보호되어 지도록된 도체내에 흐르는 전류를 검출하는 검출수단과, 적어도 긴 지연형의 지연된 차단기능을 수행하고, 그 집합체가 검출수단에 연결되며, 전류를 나타내는 값을 생성하는 수단, 차단기의 열적상태를 나타내며 그 변화가 전류를 나타내는 값의 제곱과 미리 설정된 전류문턱의 제곱간의 차이에 비례하는 제1양을 생성하는 수단, 제 1양을 미리 설정된 제1문턱과 비교하는 수단으로 구성되는 전자 처리 유니트를 구비하는 전자식 차단장치에 관한 것이다.
대부분의 첨단의 전자식 차단장치들에서, 긴 지연기능의 시간지연은 이상(fault)전류의 제곱에 역비례한다. 이러한 차단장치들은 또한, 시간 지연동안에, 전류문턱 아래로 떨어지는 전류의 가능한 감소를 고려한다. 종래의 방식(제1도)에서, 전류를 나타내는 값(I)이 전류문턱(Is)보다 클 때, 차단기의 열적상태를 나타내는, 그림에서 초기에 최소치 0으로 설정된 양 TLR은 전류의 제곱에 비례하여 증가하여, 발열로 여겨지고 반면에 전류를 나타내는 값 I가 전류문턱 Is보다 낮을 때, 양 TLR은 시간과 함께 지수함수적으로 감소하여 냉각으로 여겨진다. 양 TLR이 미리 설정된 최대치(TLRmas)를 초과할 때 차단신호가 생성된다. 어떤 경우, 시간 지연기간동안에, 전류를 나타내는 값의 평균치가 차단문턱 보다도 낮을지라도, 차단신호가 생성됨을 주목해야한다. 이 경우, 사용자에게는, 차단문턱이 낮게된 것과 동일한 결과가 야기된다.
본 발명의 목적은 이런 유형의 결점을 극복하는 것이고 개선된 긴 지연기능을 갖는 차단장치를 제공하는 것이다.
제1도에서 시간에 관한 TLR의 변화들을 분석함으로써, 발열 및 냉각 시뮬레이션들간에 동차성(homogeneity)이 없음을 파악할 수 있다. 예로서, 전류문턱(Is), 발열곡선 및 냉각시상수의 종래값들은 다음과 같이 주어진다:
Is = 1.05 내지 1.20Ir, Ir은 차단장치조정전류, 곡선 I2t= 상수이어서 t=15내지 480s, 예를들면 I=1.5Ir에 대해 110r이다.
냉각시상수는 약 30분이다.
이것은 발열 및 냉각기능의 비대칭의 원인이 되며 전류를 나타내는 값(I)에 의한 전류문턱(Is)의 약간의 오버슈우트를 크게 고려되도록 한다.
미합중국 특허 제4,445,183호에는, 제1양의 변화들은 전류를 나타내는 값의 제곱과 전류문턱의 제곱의 차에 비례한다.
전류문턱를 그로부터 전류가 다양하게 변하는 균형점으로 고려하는 사실을 이 문턱주위의 전류변화를 평균화하는 것 및 문턱상하에서 전류변화와 동일한 방식으로 고려하는 것에 해당한다.
이 대칭에 의하여, 시간지연동안에, 그의 평균값이 문턱보다 더 낮은 전류를 나타내는 값은, 비록 이 값이 잠시 문턱보다 더 높은 값에 이르더라도, 차단을 일으키지 않을 수 있다.
만약, 미합중국 특허 제4,445,183호에서와 같이, 제1양이 상기 제1문턱 보다 클 때 집합체가 차단신호를 생성하면, 얻어진 차단곡선은 퓨즈 혹은 바이메탈스트립의 것에 가깝다.
본 발명에 따르면, 그 집합체는 제1양이 제1문턱보다 더 클 때 차단기의 열적상태를 나타내는 제2양을 증분시키는 수단, 제1양이 제1문턱보다 더 낮을 때 제2양을 감소시키는 수단, 및 제2양을 제2의 미리 설정된 문턱과 비교하고 제2양이 제2문턱보다 더 클 때 차단신호를 생성하는 수단으로 구성된다.
이 경우, 동차성 원칙(homogeneity principle)은 전류를 나타내는 양의 작은 변화에 대해서만 이용된다. 그리고, 차단곡선은 기본적으로 제2양의 변화의 유형에 의해 결정된다.
제2양의 증분이 전류를 나타내는 값의 제곱에 비례하고 이의 감소가 시간에 대한 지수함수이면 종래 I2t 곡선에 가까운 곡선이 얻어진다.
제1양은 바람직하게 소정의 하이 혹은 로우레벨에 제한된다. 이것은 긴 지연함수의 작은 변화에 대한 관성 및 차단곡선의 정교한 모양을 결정가능하게 한다.
실제에서, 차단기의 열적상태를 나타내는 제1 및 혹은 제2양들의 값은 연속적으로 결정되는 것이 아니고 전류를 나타내는 값의 매 수집에 따라 결정된다.
마이크로 프로세서를 토대로 하는 차단장치들에 있어, 이 수집은 일반적으로 전류검출수단으로 부터의 출력신호를 샘플링하는 것에의해 수행된다. 어떤 차단장치에서, 상기 신호는 샘플되기전 정류기 및 피이크 검출회로에 인가된다. 매 샘플, 예를들면 전류의 피크치를 나타내는 각 샘플이, 본 발명에 따르면, 차단기의 열적상태를 나타내는 제1 및 혹은 제2양들의 상응하는 변화를 결정하기 위해 이용될 수 있다. 즉, 신호의 진폭의 작은 변화들은 고려되지 않고, 시간지연동안, 샘플된 전류값의 평균값이, 예를들면 이의 피크치가 차단문턱 보다도 낮은한 차단은 일어나지 않는다.
바람직한 실시예에 따르면, 전류를 나타내는 값은 전류의 rms 값을 나타내고, 검출수단으로 부터의 출력신호를 샘플링하고, 그 샘플값을 제곱하며 소정적분구간에서 적분함에 의해 얻어진다. 그런 값은 보호되는 전도체에 공급되는 메인 시스템의 주파수 변화에 매우 상당히 의존하며, 종래의 전자식 차단장치에서 원치않는 차단을 일으키게 할 수도 있다. 전류의 rms 값에 민감한 차단장치에 구현된 본 발명은 이러한 주파수 변화의 문제가 매우 잘 극복되도록 한다.
메인 주파수, 특히 고주파에 관한 긴 지연함수의 독립성을 향상시키기 위해, 검출수단으로 부터의 출력신호는 소정의 샘플링 주기로 연속적인 n샘플 그룹들로 샘플되고, 2개의 연속적인 그룹들의 인접한 샘플들은 샘플링주기 보다 약간 큰 주기에 의해 분리된다. 바람직한 실시예에서, 2개의 연속적인 그룹들의 인접한 샘플들을 분리시키는 주기는 샘플링 주기의 1/4만큼 증가된 샘플링 주기와 같다.
고조파를 극복하기 위하여, 본 발명의 개발에 따르면 검출수단으로 부터의 출력신호는 두 연속적인 그룹들에 대해 상이한 소정의 샘플링 주기들(Tel-Te4)에의해 연속적인 n샘플들 그룹들로 샘플된다.
샘플들은 바람직하게 한 사이클내에 샘플링 주기들(Tel-Te4)의 동일한 연속으로, q개의 연속적인 그룹들의 사이클들을 구성한다.
본 발명의 다른 이점과 특징들은 본 발명의 단지 비제한적인 예로서 주어지고 첨부도면에 나타낸 예시적인 실시예들에 대한 다음 설명에서 더욱 명료하게 된다.
제2도에서, 전기 메인시스템의 전도체(1)는 차단기(2)에 의해 보호된다. 차단기(2)의 메카니즘(3)은 과부하 혹은 단락의 경우에 차단기의 차단을 지령하는 분극 릴레이(polarized relay)(4)에 의해 제어된다. 전도체(1)과 관련되어, 전류 트랜스포머 (5)는 전도체내에 흐르는 전류를 나타내는 아날로그 신호를 전달한다. 이 신호는 정형회로(6)를 경유하여 출력이 분극 릴레이(4)를 제어하는 전자 처리 유니트(7)에 공급된다. 차단장치는, 전도체 내에 이상이 발생했을 때, 당업자들에 잘 알려진 적어도 긴 지연기능을 수행한다.
Is는 초과될 때 차단을 야기하는 전류문턱이며, 차단기의 열적상태를 나타내는 양(TLR1)의 변화들은 전류를 나타내는 값의 제곱과 전류문턱의 제곱간의 차(I2- Is2)에 비례한다.
전자 처리 유니트에 의한 전류를 나타내는 값의 매 수집을 바탕으로, 이 유니트는 양(TLR1)의 새로운 값을 다음과 같이 결정한다 :
양 TLR1은 초기에 로우레벨 바람직하게 0에 설정된다.
양 (TLR1)이 미리 설정된 값 (TLR1max)보다 더 클 때 유니트(7)의 출력에는 차단신호가 생성된다.
제3도에서 곡선 a는, 대수좌표에서, 종래 차단장치의 긴 지연차단곡선을 나타내며, 곡선들(b)은, (I2- Is2)t=일정 인 경우의, 값 (TLR1max)의 2개의 다른 값들에 대하여, 식(1)에 따라 양 (TLR1)을 변화시킴에 의해 얻은 차단곡선들이다. 곡선 a와 같지 않게, 곡선들 b는 문턱전류(Is)의 레벨에서 만곡되어(rounded)있는데, 이것은 유리한 것이다.
제4도는, 전류를 나타내는 값(I)이 전류문턱(Is)보다 낮은 평균값(I 평균)부근에서 주기적으로 발진할 때, 제1도에서와 같은 형의 종래 긴 지연기능에 대한 시간대 TLR의 변화를 나타낸다. 발열과 냉각기능의 비대칭은 값(I)에 의해 문턱(Is)의 오버슈우트에 대해 큰 비중이 두어지고, 비록 I의 평균값이 전류차단(Is)보다 지속적으로 낮지만, TLR이 TLRmax에 이를 때, 차단시간(td1)에서 차단에 이르게 됨을의미한다.
전류차단(Is)보다 낮은 평균값(I 평균)주위에서 I의 동일한 주기적 발진은 TLR1의 변화가 I의 제곱과 Is의 제곱의 차에 비례한다면 차단에 이르지 않는다. 사실, 제 5도에 나타낸 바와같이, Is보다 높고 낮은 값들과 동일한 방식에서 고려하면, 그림에서 0인 미리 설정한 값보다 낮게될 수 없는 양(TLR1)은 I의 각 변화주기의 끝전에 0에 돌아가고 차단을 야기하는 값(TLR1max)에 이르지 못한다. 그럼에도 불구하고 이러한 TLR1의 변화원칙은 만약 전류의 평균값(I평균)이 충분히 긴 시간동안 차단문턱을 초과한다면 차단(td2)을 야기한다.
본 발명에 따르면, 양(TLR1)은 차단기의 열적상태를 나타내는 또 다른 양(TLR2)과 조합된다. 이 양(TLR2)는 종래 긴 지연기능들의 양(TLR)과 같이, 바람직하게 I2에 비례하여 발열하는 정(positive)변화 및 바람직하게 지수함수적으로 냉각하는 부(negative)변화를 갖는다.
그러나, 종래의 양(TLR)(제1도 및 제4도)와 같지 않게, 양(TLR2)의 발열과 냉각기능들 간의 전환은 값(I)을 전류문턱에의 비교에 직접 연관되어있는 것이 아니라 양(TLR1)을 중간발열문턱(STLR1)에 비교하는 것에 직접적으로 연관되어 있다.
제7도는 I 및 Is의 다양한 관련값들에 대한 TLR1의 시간대 변화(곡선c) 및 TLR2의 시간대 변화(곡선d)를 나타낸다 :
-시간 t1까지는, I는 Is보다 작고, 양들(TLR1 및 TLR2)은 0에 있다.
-시간 t1에서, I는 Is보다 크며, TLR1은 I2- Is2에 비례하여 증가한다.
-시간 t1과 t2사이에서, TLR1은 STRL1보다 작으며, TLR2는 0에 있다.
-시간 t2에서, 계속 증가하는 TLR1은 문턱 STLR1에 이르고, 양 TLR2가 과발열로 여겨진다. TLR2는 I2t에 따라 증가한다.
-나타낸 실시예에서, 양(TLR1)은 하이레벨 PTLR1의 최대한계를 갖는다. 시간 t3에서 TLR1이 이PTLR1에 이를 때, 이것은 I가 Is보다 큰 동안은 PTLR1 값과 동일하게 유지된다.
-시간 t4에서, I는 다시 Is보다 조금 낮게 되고 따라서 TLR1은 감소한다.차 I2- Is2이, 절대치에서, 시간들 t1과 t3사이에서 보다 시간 t4 후가 조금 작기 때문에 시간 t4 후 TLR1의 감소는 시간들 t1과 t3사이에서 이의 증가보다 덜 빠르다. 시간 t5까지, TLR1은 STLR1보다 더 큰 채로 있고, TLR2는 계속 과발열로 여겨지며 I2에 비례하여 증가한다. t4와 t5사이에서 I의 값은 t1과 t4사이에서의 이의 값보다 낮으므로, TLR2의 증가는 전보다 덜 빠르다.
-TLR1이, t5로부터, STLR1아래로 떨어질 때, TLR2는 냉각으로 여겨지고 지수함수적으로 감소한다.
-시간 t6에서, I는 Is보다 더 크게 된다. 그때 TLR1은 신속하게 증가하여 시간 t7에서 문턱 STLR1에 이른다. t6와 t7사이에서, TLR2는 지수함수적으로 감소한다.
-t7로부터, TLR2는 I가 다시 Is보다 더 작게되는 시간 t8까지 매우 신속하게 증가한다.
-t8로부터, TLR1은 I가 Is보다 매우 낮기 때문에 그림에서 나타낸 실시예에서 차(I2- Is2)에 비례하여 매우 신속하게 감소한다. TLR1은 시간 t9까지 STLR1 보다 더 큰 채로 있다. t8과 t9사이에서, TLR2는 증가하지만, I가 매우 약하기 때문에 t7과 t8 사이 보다 덜 신속하다.
-t9로부터, TLR2는 다시 지수함수적으로 감소하기 시작한다.
제7도에서, TLR2는 최대치(TLR2max)보다 낮게 유지되기 때문에, 어떠한 차단신호도 방출되지 않는다.
양(TLR2)은 값(I)이 전류문턱(Is)보다 크거나 혹은 작을 때 시간에 관한 정확한 지연으로 각각 단지 발열 혹은 냉각으로 여겨질 뿐이다. 그림에서, 발열에 관한 시간지연은 시간들 t1과 t2 사이에서 tr1으로, 시간들 t6와 t7사이에서 tr3로 나타내져 있고 냉각에 대한 시간지연은 시간들 t4와 t5사이에서 tr2로, 시간들 t8와 t9사이에서 tr4로 나타내져 있다. 이러한 발열 및 냉각에 대한 관성(inertia)은 전류문턱(Is)을 기준으로 하는 전류를 나타내는 값(I)의 레벨에 의존한다. t6과 t8사이에 값(I)은 문턱보다 매우 크므로, 발열에 대한 시간지연(tr3)은 시간 t1으로부터 값(I)에 의한 문턱의 더 짧은 오버슈우트에 상응하는 발열에 대한 시간지연(tr1)보다 매우 짧다.
제5도 및 제6도에 관해 설명된 택일적인 실시예에서 처럼, 시간지연동안에 문턱보다 낮은 평균값을 갖는 전류를 나타내는 값은 차단을 일으키지 않을 것이다. 양 (TLR1)의 이용으로부터 초래되는 양(TLR2)의 발열에 대한 관성은 TLR1이 문턱(STLR1)을 초과하지 않는 한 TLR2 증가를 방지한다. 문턱(STLR1)의 선택은 차단곡선의 모양이 조정가능하게 한다. 발열과 냉각에 대한 대칭적인 관성을 성취하기 위하여, 문턱(STLR1)은 바람직하게, 제7도에 나타낸 바와같이, PTLR1/2과 동등하게 선택되어야 한다. 만약 TLR1max가 STLR1에 의해 대치된다면 제 5도 및 제 6도는 본 발명에 따른 TLR1의 변화에 적용된다. 제5도에는, Is보다 낮은 I평균 주위에서 I의 변화는 TLR1이 STLR1을 초과하기에 불충분하며 TLR2는 활성화되지 않는다. 제6도에서, I평균은 Is보다 크게 되어, TLR1은 연속적으로 증가하고, TLR1이 문턱(STLR1)에 이를 때, TLR2는 발열로 여겨지기 시작한다. 만약 후자가 충분한 시간길이동안 지속된다면, TLR2는 TLR2max에 이르게될 것이고 차단을 야기할 것이다.
제8도는 본 발명에 따른 긴 지연기능의 다양한 차단곡선을 예시한다. 변수 k=STLR1/TLR2max는 전류문턱(Is) 주위에서 전류를 나타내는 값의 작은 변화에 대해 양(TLR1)에 의해 긴 지연기능에 도입된 관성을 나타낸다. k=0일 때, 제8도에 나타낸 차단곡선은 제3도에 나타낸 종래 긴 지연차단곡선에 상응한다. 제8도는, TLR2max의 동일 값에 대해, k의 다양한 값들로 얻어진 차단곡선들을 나타낸다. STLR1이 TLR2max의 1% 혹은 2%(K=0.01 혹은0.02)와 같을 때, 차단곡선은 곡선의 대부분에서 종래의 차단곡선에 매우 가깝지만, 차단문턱에 근접해서는 잘 만곡(rounded)되어 있음을 주목할 수 있다.
바람직한 실시예에 따르면, 전자처리유니트(7)는 마이크로 프로세서로 구성되고 긴 지연기능을 제9도에 나타낸 흐름도에 따라 수행된다.
전류를 나타내는 값(I)의 매 수집후(단계 F1), 양 TLR1은 재계산되고(F2), 그런다음 문턱(STLR1)과 비교된다(F3). 만약 TLR1이 STLR1보다 클 경우, 값(I)의 제곱이 TLR2에 더해지고(F4) 새로운 값 TLR2가 TLR2max와 비교된다(F5). 만약 TLR2가 TLR2max보다 크면, 차단명령이 생성된다(F6). 만약(F3)TLR1이 STLR1 보다 낮은 경우, TLR2는 지수함수적으로 감소된다(F7). 사이클의 끝에서(F8), 만약 TLR이 0보다 적으면, TLR1은 0에 리세트에 되고, 만약 TLR1이 PTLR1보다 큰 경우, 다음 사이클을 위해 TLR1을 PTLR1 값으로 제한한다. 이와같은 TLR1을 하이 및 로우 값들에 제한시키는 것은 단계 F2와 F3사이에 수행되는 것이 가능하다.
예를 들어 제4도 내지 제6도에 나타낸 것들과 같이, 본 발명에 의해 제거되는 평균값 주위에서 전류를 나타내는 값의 변화 및 긴 지연기능에 대한 이의 영향은 수많은 원인들을 갖을 수 있다. 디지털 차단장치의 경우에, 검출수단으로 부터의 출력신호를 샘플링하여 이를 제곱하고 미리 설정된 적분주기에 대해 적분함으로써 얻어진 전류의 rms값을 나타내는 값(I)의 이용은 얻어지는 이런 형의 값(I)이 전류주파수가 변화하자마자 전류의 실제 rms값 주위에서 주기적으로 발진하게 된다.
제10도는, 일예로서, 3개의 다른 주파수들에 대해, 샘플링 주기 Te=2.5ms로 샘플되고 적분주기 Ti=20ms에 대해, 즉 8샘플수(N)에 대해 적분된 순수한 정현파의 계산된 값의 제곱과 실제적인 rms 값의 제곱 사이의 백분율로 나타낸, 차(E)의 시간에 대한 변화를 나타낸다. 50Hz(곡선e)의 주파수에 대하여는 차(E)는 0인 반면, 1Hz의 주파수 변화는 0.5s의 주기(Tv) (곡선f와 g)로 정현파적으로 변화하는, 0평균값의, 무시할 수 없는 차를 초래한다.
제11도는 정현 주파수(F)의 신호의 rms값의 제곱이, 샘플링 주기 Te=2.5ms와 적분주기 Ti=40ms, 즉 값 I의 각 수집에 16 샘플수(N)로 계산될 때 얻어진, 절대값으로, 제10도에 나타낸 차의 첨두치에 상당하는, 백분율로 나타낸,최대차(Emax)를 나타낸다. 이 곡선은 로우브(lobes)의 연속과, 샘플링 주기, 적분주기 및 신호주기의 상대적인 값들에 따라 주파수와 함께 크게 변화하는 최대차를 나타낸다.
최대차가 100%에 이르는 메인 로우브들은 주기가 샘플링 주기의 두배 혹은 이 값의 다수배(그림에서, 200Hz, 400Hz...의 주파수 신호들)인 신호들 뿐만 아니라 적분주기가 신호의 반주기 보다 작게될 때의 저주파 (제11도에서 12.5Hz보다 적은)에 상당한다.
메인 로우브들로부터 떨어져서, 적분주기가 신호 반주기의 정수배일 때 최대차는 0이고, 적분주기가 이들 값들로부터 떨어져 이동될때는 최대차는 증가하여 중간로우브들을 형성한다. 차(E)의 변화주기(Tv)가 커질수록 최대차(Emax)는 더 작아지고, 모든 경우에 차(E)의 평균값은 0으로 된다.
평균값 주위에서 전류를 나타내는 값의 변화의 영향을 제거함으로써, 상기 설명한 본 발명은 차단장치가 메인 주파수에 대한 적분주기의 선택에 기인한 수치적인 에라(numerization errors)에 실제적으로 영향을 받지 않도록 하고, 미리 설정된 샘플링 및 적분주기동안, 차단장치가 메인 주파수의 변화에 영향을 받지 않도록 한다. 모든 중간 로우브들은 제11도에 나타낸 샘플링 및 적분조건하에 본 발명을 실시함으로써 제거될 수 있다.
메인 주파수, 특히 제11도에 나타낸 메인로우브들에 상응하는 고주파에 대해 긴 지연기능의 독립성을 개선하기 위하여, 바람직한 실시예에 따르면, 신호는 샘플링 주기 (Te)에 의해 연속적인 4샘플 그룹들로 샘플되고, 2개의 연속적인 그룹들의 인접한 샘플들은 Te+Te/4에의해 분리된다.
메인 주파수 고조파에 관한 측정의 독립성을 개선하기 위하여, 본 발명의 다른 실시예는 검출수단으로 부터의 출력신호를 연속적인 n 샘플 그룹들로, 2개의 연속적인 그룹들의 샘플링 주기가 다르게, 샘플링하는 것이다. 예로서 4개의 64샘플 그룹들의 사이클은, 평균샘플링주기(Te)에 대해, 아래와 같이 수행될 수 있다:
-제1그룹들의 64샘플 : Te1=63/64 Te ;
-제2그룹들의 64샘플 : Te2=65/64 Te ;
-제3그룹들의 64샘플 : Te3=62/64 Te ;
-제4그룹들의 64샘플 : Te4=66/64 Te ;
그룹들의 연속은 다음과 같다 :
G1, G2, G3, G4, G1, G2....
바람직한 실시예에서, q그룹들(예로서4)의 사이클 내에, 샘플링 주기의 값들(Te1.Te2; Te3, Te4)은 샘플링 주기의 평균값(Te)에 대해 대칭적으로 분배된다.
샘플링 주기들의 다른 값들은 메인 주파수로부터 독립되어 있으면서 가장 짧은 가능한 시간에서 신호를 최대로 커버하는 식으로 선택된다.
한 그룹의 샘플수(n)은 적분주기(Ti) 동안 고려된 샘플수와는 별개의 것이다.
본 발명은 단상 차단장치에 뿐만 아니라 다극차단 장치에도 적용된다. 값들 Ii, 예를들면 3상과 다른 상들에서 전류를 나타내는 뉴트럴(neutral)를 갖는 차단장치에 대해 I1,I2,I3 및 In의 수집에 대해 다른 상들의 전류들의 처리와, 제12도에 나타낸 바와 같이, 관련된 양들(TLR1 Ii)의 계산을 분리시키는 것(단계 F11 내지 F14와 F21 내지 F24)는 필수불가결한 것이다. 어쨌든, 단일양(TLR2)은 이용될 수 있다. 이 경우에, 양들(TLR1 Ii)은 문턱(STLR1)과 비교되고(F30) 만약 그들 중 적어도 하나가 문턱 보다 크다면, TLR2는 TLR2max와 비교(F50) 되기전에 전류들을 나타내는 최대값(Iimax)의 제곱만큼 증가되며(F40), TLR2가 TLR2max보다 크다면 차단신호를 생성한다(F60). 만약 양들(TLR1 Ii)의 어떠한 것도 STLR1보다 크지 않다면, 양 TLR2는 지수함수적으로 감량된다(F70).

Claims (8)

  1. 전기 회로 차단기(2)에 의해 보호되도록 된 전도체(1)에 흐르는 전류를 검출하는 검출수단(5), 긴 지연형의 적어도 지연된 차단기능을 수행하고 그 집합체가 검출수단에 연결되며, 전류를 나타내는 값(I)을 생성하는 수단, 차단기의 열적상태를 나타내며 그 변화가 전류를 나타내는 값(I)의 제곱과 미리 설정된 전류문턱(Is)의 제곱간의 차(I2-Is2)에 비례하는 제1양(TLR1)을 생성하는 수단, 및 제1양(TLR1)을 미리 설정된 제1문턱(STLR1)과 비교하는 수단으로 구성되는 전자처리유니트(7)을 구비하는 전자식 차단장치에 있어서, 상기 집합체는 제1양(TLR1)이 제1문턱(STLR1)보다 클 때 차단기의 열적상태를 나타내는 제2양(TLR2)을 증분하는 수단(F4), 제1양(TLR1)이 제1문턱(STLR1)보다 낮을 때 제2양(TLR2)을 감량하는 수단(F7), 및 제2양을 제2미리 설정된 문턱(TLR2max)과 비교하여 제2양(TLR2)가 제2문턱(TLR2max)보다 클 때 차단신호(F6)을 생성하는 수단(F5)로 구성됨을 특징으로 하는 전자식 차단장치.
  2. 제1항에 있어서, 제2양(TLR2)의 증분은 전류를 나타내는 값(I)의 제곱에 비례하고 이의 감량은 시간에 대한 지수함수임을 특징으로 하는 전자식 차단장치.
  3. 제1항에 있어서, 제1양(TLR1)은 미리 설정된 하이(PTLR1) 및 로우(0)레벨들에 제한됨(F8)을 특징으로 하는 전자식 차단장치.
  4. 제1항에 있어서, 전류를 나타내는 값(I)은 전류의 rms 값을 나타내며, 검출수단으로 부터의 출력신호를 샘플링하고 그 샘플들을 제곱하여 소정의 적분주기로 적분함으로써 얻은 것임을 특징으로 하는 전자식 차단장치.
  5. 제4항에 있어서, 검출수단으로 부터의 출력신호는 소정의 샘플링 주기(Te)에 의해 n샘플들의 연속적인 그룹들로 샘플링되고, 2개의 연속적인 그룹들의 인접한 샘플들은 샘플링 주기 보다 약간 큰 주기에의해 분리됨을 특징으로 하는 전자식 차단장치.
  6. 제5항에 있어서, 2개의 연속적인 그룹들의 인접한 샘플들을 분리하는 주기는 샘플링 주기에 그 샘플링 주기의 1/4을 더한 것임을 특징으로 하는 전자식 차단장치.
  7. 제4항에 있어서, 검출수단으로 부터의 출력신호는, 2개의 연속적인 그룹들에 대해 서로 다른 소정의 샘플링주기들 (Te1-Te4)에의해 n샘플들의 연속적인 그룹들로 샘플됨을 특징으로 하는 전자식 차단장치.
  8. 제7항에 있어서, 샘플들은 한 사이클내에 동일한 연속적인 샘플링 주기들(Te1-Te4)에의해, q개의 연속적인 그룹들의 사이클들을 구성함을 특징으로 한는 전자식 차단장치.
KR1019910011211A 1990-07-03 1991-07-02 개선된 긴 지연기능을 갖는 전자식 차단장치 KR0180746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9008527 1990-07-03
FR9008527A FR2664442B1 (fr) 1990-07-03 1990-07-03 Declencheur electronique comportant une fonction long retard amelioree.

Publications (2)

Publication Number Publication Date
KR920003357A KR920003357A (ko) 1992-02-29
KR0180746B1 true KR0180746B1 (ko) 1999-05-15

Family

ID=9398380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011211A KR0180746B1 (ko) 1990-07-03 1991-07-02 개선된 긴 지연기능을 갖는 전자식 차단장치

Country Status (9)

Country Link
US (1) US5195012A (ko)
EP (1) EP0465384B1 (ko)
JP (1) JP3027237B2 (ko)
KR (1) KR0180746B1 (ko)
CA (1) CA2045043A1 (ko)
DE (1) DE69114061T2 (ko)
ES (1) ES2080280T3 (ko)
FR (1) FR2664442B1 (ko)
MY (1) MY106378A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763993A (en) * 1994-04-01 1998-06-09 Samsung Display Devices Co., Ltd. Focusing electrode structure for a color cathode ray tube
DE19835781C2 (de) * 1998-08-07 2002-10-24 Daimler Chrysler Ag Verfahren und Vorrichtung zur Auslösung einer Sicherung für elektrische Leiter in einem Kraftfahrzeug
TW473705B (en) * 2000-01-28 2002-01-21 Via Tech Inc Method and device to prevent overcurrent of pickup head
FR2826197B1 (fr) * 2001-06-19 2003-08-15 Schneider Electric Ind Sa Declencheur electronique comportant un condensateur d'alimentation d'une bobine de declenchement
US7421353B1 (en) 2002-11-20 2008-09-02 National Hybrid, Inc Digital integration method
FR2910162B1 (fr) * 2006-12-18 2009-12-11 Schneider Electric Ind Sas Dispositif de couplage de signal de mesure a isolation electrique et appareil electrique comportant un tel dispositif
FR2910173B1 (fr) * 2006-12-18 2012-05-04 Schneider Electric Ind Sas Dispositif de mesure de courant a isolation electrique, declencheur electronique, et disjoncteur comportant un tel dispositif
DE102009027387B4 (de) * 2009-07-01 2019-01-03 Lisa Dräxlmaier GmbH Vorrichtung und Verfahren zum Absichern einer elektrischen Leitung mit einem steuerbaren Schaltelement
US20240186784A1 (en) * 2022-12-02 2024-06-06 Hamilton Sundstrand Corporation Residual overcurrent protection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445183A (en) * 1981-12-23 1984-04-24 Rockwell International Corporation Electrical switch
US4513342A (en) * 1983-01-31 1985-04-23 General Electric Company Current-squared-time (i2 t) protection system
FR2578090B1 (fr) * 1985-02-25 1989-12-01 Merlin Gerin Disjoncteur a declencheur statique numerise a fonction de declenchement a temps inverse

Also Published As

Publication number Publication date
MY106378A (en) 1995-05-30
JP3027237B2 (ja) 2000-03-27
EP0465384B1 (fr) 1995-10-25
FR2664442B1 (fr) 1996-04-26
JPH04229014A (ja) 1992-08-18
CA2045043A1 (en) 1992-01-04
KR920003357A (ko) 1992-02-29
DE69114061D1 (de) 1995-11-30
ES2080280T3 (es) 1996-02-01
US5195012A (en) 1993-03-16
EP0465384A1 (fr) 1992-01-08
DE69114061T2 (de) 1996-05-09
FR2664442A1 (fr) 1992-01-10

Similar Documents

Publication Publication Date Title
US4710845A (en) Circuit breaker with solid-state trip unit with sampling and latching at the last signal peak
US4689712A (en) Circuit breaker with solid-state trip unit with a digital processing system shunted by an analog processing system
US4717985A (en) Circuit breaker with digitized solid-state trip unit with inverse time tripping function
US4589052A (en) Digital I2 T pickup, time bands and timing control circuits for static trip circuit breakers
AU659662B2 (en) Electronic circuit breaker
US5115371A (en) Circuit breaker comprising an electronic trip device
US5933305A (en) Arc fault detector comparing integrated interval to interval filtered load current and circuit breaker incorporating same
JPH0340718A (ja) 交流電力系統の保護遮断器における静的引はずし装置
US5402299A (en) Coordination arrangment for protective devices in electrical systems
KR0180746B1 (ko) 개선된 긴 지연기능을 갖는 전자식 차단장치
KR19980024669A (ko) 순방향 과전류 보호 및 펌핑 방지 특성을 갖는 시퀀스 기반 네트워크 프로텍터
US4354216A (en) Detector device for overcurrents and the loss of one or two phases
KR100464596B1 (ko) 과부하 검출 회로 차단기
EP0326237B1 (en) Control circuit with validity-determining arrangement
US3946281A (en) Overcurrent protection system with variable inverse-time characteristic
US5818674A (en) Solid state overload relay
US3944890A (en) Static overcurrent relay
US3467890A (en) Electrical circuit protection devices utilizing capacitor discharge
EP0464076A1 (en) DEVICE AND METHOD FOR MEASURING ELECTRIC CURRENTS IN A HIGH INTERFERENCE CONDITION.
US3968410A (en) Static overcurrent relays
US5208720A (en) Electronic trip device with short delay function
US2879453A (en) Fault responsive protective system for an electric power transmission line
US4916573A (en) Control circuit for a circuit interrupter
EP1435127B1 (en) Residual current operated circuit breaker
US3970915A (en) Fault detector and interrupt circuit useful in a television signal processing system

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910702

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960311

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19910702

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981009

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20021011