KR0180309B1

KR0180309B1 - Viterbi decoder

Info

Publication number: KR0180309B1
Application number: KR1019950061325A
Authority: KR
Inventors: 조규택; 김백현
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-28
Filing date: 1995-12-28
Publication date: 1999-04-01
Also published as: KR970055629A

Abstract

본 발명은 비터비 디코더를 공개한다. 그 회로는 수신지는 신호와 전송 신호와의 오차 정도를 나타내는 브랜치 메트릭 값을 계산하는 브랜치 매트릭 계산수단, 상기 브랜치 메트릭 계산수단으로부터 출력되는 브랜치 메트릭 값과 이진 상태의 경로 메트릭 값을 가산하고 계산된 경로 메트릭 값중 작은 값을 경로 메트릭 값으로 선택하는 가산 비교 선택수단, L개의 역추적층중 L-1번째 역추적층까지에 대하여 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭에 해당하는 각각의 현재의 상태를 어드레스로 하고, 이전의 상태를 데이터로 저장하는 잔존 메모리를 구비하여, 상기 L개의 역추적층에 대한 역추적을 수행함에 의해서 디코딩을 할 때, 상기 잔존 메모리에 저장된 최하위 비트 데이터를 디코딩 데이터로 출력하는 것을 특징으로 한다.The present invention discloses a Viterbi decoder. The circuit adds branch metric calculation means for calculating a branch metric value indicating an error degree between a signal and a transmission signal, and adds a branch metric value output from the branch metric calculation means and a path metric value in binary state and calculates a calculated path. An addition comparison selecting means for selecting a smaller one of the metric values as the path metric value, and each current state corresponding to the path metric selected by the addition comparison selecting means for the L-1 th backtracking layer among the L backtracking layers; The remaining bit data stored in the remaining memory as decoding data when the decoding is performed by performing backtracking on the L traceback layers. It is characterized by outputting.

따라서 , 종래의 디코덩시 잔존된 브랜치가 엔코딩시 0이 입력되어 분기된 브랜치인지 1이 입력되어 분기된 브랜치인지를 기억하는 메모리를 줄일 수 있을 뿐만 아니라 소정의 메모리의 수를 줄일 수 있는 장점이 있다.Therefore, the memory that stores whether a branch which has been decoded in the conventional decoded branch is 0 when it is encoded and is branched or 1 is branched, and the number of predetermined memories can be reduced. have.

Description

Viterbi Decoder

본 발명은 비터비 디코더에 관한 것으로, 특히 디코딩시 역추적핀 최종단의 상태수의 최하위 비트를 출력하여 디코딩함으로써 상태수를 기억하는 메모리 수를 줄이고 가지에 대한 정보를 기억하는 메모리가 없어도 복호가 가능한 비터비 디코더에 관한 것이다.The present invention relates to a Viterbi decoder, and in particular, by decoding and outputting the least significant bit of the state number of the last stage of the traceback pin during decoding, the decoder can reduce the number of memories storing the number of states and decode even if there is no memory storing information on the branch. Relates to a possible Viterbi decoder.

일반적으로, 비터비 디코더(VITERBI DECODER)는 브랜치 메트릭부(BRANCH METRIC UNIT:BMU)와 가산비교 선택부(ADD-COMPARE-SELECT UNIT:ACS) 및 잔존 메모리부(SURVIVOR MEMORY UNIT:SMU)로 구성 된다.In general, the Viterbi decoder includes a branch metric unit (BMU), an add-comparison selection unit (ADD-COMPARE-SELECT UNIT: ACS), and a residual memory unit (SURVIVOR MEMORY UNIT: SMU). .

브랜치 메트릭부(BMU)는 입력된 신호와 롬(READ ONLY MEMORY:ROM)에 저장된 데이터를 비교하여 입력된 신호의 오차전도를 측정할 수 있는 브랜치 메트릭(BRANCH METRIC)을 계산한다.The branch metric unit BMU compares the input signal with data stored in a READ ONLY MEMORY (ROM) to calculate a branch metric that can measure the error conductivity of the input signal.

가산비교 선택부(ACS)는 계산된 브랜치 매트릭을 이용하여 경로 메트릭(PATH METRIC)을 계산하고, 이 값을 비교하여 잔존 경로(SURVIVOR METRIC)를 선택한다.The add comparison selector ACS calculates a path metric using the calculated branch metric, compares these values, and selects the remaining path SURVIVOR METRIC.

잔존 메모리부(SMU)는 선택된 잔존 경로를 저장하고 역추적(TRACE-BACK) 방법을 이용하여 원래의 신호를 복원한다.The remaining memory unit SMU stores the selected remaining path and restores the original signal by using a trace back method.

역추적하여 정보를 복원하는 방법으로 종래에는 현재의 상태수와 이전의 상태수를 비교하여 브랜치가 인코딩시 0이 입력되어 분기된 브랜치이면 0으로 복호하고, 1이 입력되어 분기된 브랜치이면 1로 복호하였다.The method of restoring information by backtracking conventionally compares the current state number with the previous state number, and decodes 0 if the branch is a branched branch and 0 when encoding, and 1 if the branch is branched. Decoded.

그러나, 종래의 디코딩 방법은 인코더 메모리 수가 m개이고 역추적층(TRACE-BACK DEPTH)이 d인 경우 상태수를 기억하는 메모리 수는 2m×d×m 비트이고 또한 현재상태와 이전상태사이의 브랜치가 0 또는 1물 나타내는 브랜치인가를 기억하는 메모리가 필요하기 때문에 효과적인 방법이라 할 수 없다.However, in the conventional decoding method, when the number of encoder memories is m and the trace back layer (TRACE-BACK DEPTH) is d, the number of memories that store the number of states is 2m × d × m bits, and the branch between the current state and the previous state is This is not an effective method because it requires a memory to store the branch indicating 0 or 1.

본 발명의 목적은 디코딩시 역추적된 최종단의 상태수의 최하위비트를 출력하여 디코딩함으로써 브랜치에 대한 정보를 기억하는 메모리가 없이도 디코딩이 가능하고, 비터비 디코더에 존재하는 잔존 메모리부의 메모리 어드레스 및 데이터를 역추적시 상태수로 사용함으로써 상태수를 기억하는데 필요한 메모리의 수를 줄이는 비터비 디코더를 제공하는데 있다.An object of the present invention is to output and decode the least significant bit of the state number of the last stage traced back during decoding, so that decoding can be performed without a memory storing information on a branch, and a memory address of a remaining memory part existing in a Viterbi decoder and The present invention provides a Viterbi decoder which reduces the number of memories required to store the number of states by using the data as the number of states during backtracking.

상기 목적을 달성하기 위한 본 발명의 비터비 디코더는 수신되는 신호와 전송 신호와의 오차 정도를 나타내는 브랜치 메트릭 값을 계산하는 브랜치 메트트릭 계산수단, 상기 브랜치 메트릭 계산수단으로부터 출력되는 브랜치 매트릭 값과 이전 상태의 경로 메트릭 값을 가산하고 계산된 경로 메트릭 값중 작은 값을 경로 매트릭 값으로 선택하는 가산 비교 선택수단, L개의 역추적층중 L-1번째 역추적층까지에 대하여 상기 가산 비교 선택수단에 의해서 선택된 경로 매트릭에 해당하는 각각의 현재의 상태를 어드레스로 하고, 이전의 상태를 데이터로 저장하는 잔존 메모리를 구비하여 , 상기 L개의 역추적층에 대한 역추적을 수행함에 의해서 디코딩을 할때, 상기 잔존 메모리에 저장된 최하위 비트 데이터를 디코딩 데이터로 출력하는 것을 특징으로 한다.Viterbi decoder of the present invention for achieving the above object is a branch metric calculation means for calculating a branch metric value indicating the degree of error between the received signal and the transmission signal, the branch metric value and the output from the branch metric calculation means An addition comparison selection means for adding a path metric value of a state and selecting a smaller value of the calculated path metric values as a path metric value, and the addition comparison selection means for the L-1 th back trace layer among the L back trace layers. When the current state corresponding to the selected path metric is addressed, and a residual memory for storing the previous state as data, decoding is performed by performing backtracking on the L backtrace layers. Outputting the least significant bit data stored in the remaining memory as decoded data. .

제1도는 메모리가 2개인 경우의 비터비 복호화 상태도를 나타내는 것이다.1 shows a Viterbi decrypted state diagram in the case of two memories.

제2도는 일반적인 비터비 복호기의 구성을 설명하기 위한 블록도를 나타내는 것이다.2 is a block diagram for explaining the configuration of a general Viterbi decoder.

제3도는 본 발명의 비터비 디코더의 디코딩 방법을 설명하기 위한 잔존 매모리부의 블록도를 나타내는 것이다.3 is a block diagram of a residual memory unit for explaining the decoding method of the Viterbi decoder of the present invention.

첨부된 도면을 참고로 하여 본 발명인 비터비 디코더를 설명하면 다음과 같다.The Viterbi decoder of the present invention will be described with reference to the accompanying drawings.

제1도는 메모리가 2개인 경우의 일반적인 복호화 상태도를 나타낸 것으로 복호화 과정을 설명하면 다음과 같다.FIG. 1 is a diagram illustrating a general decryption state when two memories are described.

t=j의 각 상태에서 t=j+1의 상태들로 전이하는 두 가지중 위의 브랜치는 0이 입력되었을 경우의 브랜치이므로 디코더에서 0으로 복호되고 아래 브랜치는 엔코더에 1이 입력되었을 경우의 브랜치이므로 디코더에서 1로 복호된다.The upper branch is a branch when 0 is input, and the lower branch is decoded to 0 at the decoder and the lower branch is when 1 is input to the encoder. Since it is a branch, it is decoded to 1 at the decoder.

따라서, 1=j +1에서 t=j로 역추적할 때 상위 상태 00과 10에서 역추적되는 브랜치는 모두 위의 브랜치이므로 디코더에서 1로 복호된다.Therefore, when backtracking from 1 = j + 1 to t = j, the branches backtracked in the upper states 00 and 10 are both decoded above and thus decoded to 1 in the decoder.

메모리가 6개인 경우의 복호화 과정도 마찬가지로 상기 32 상태에서 역추적되는 브랜치는 모두 위의 브랜치이므로 디로터에서 0으로 복호되고 하위 32 상태에서 역추적되는되는 브랜치는 모두 아래 브랜치이므로 디코더에서 1로 복호된다.Similarly, in the case of six memories, the branches backtracked in the 32 state are all the above branches, and thus, the branches decoded to zero in the derotor and the branches backtracked in the lower 32 states are all the following branches, so they are decoded to 1 in the decoder. do.

제2도는 일반적인 비터비 복호기의 구성 블럭도를 나타낸 깃으로. 브랜치 매트릭부(200), 가산비교 선택부(202) 및 잔존 메모리부(204)로 구성되어 있으며 각 구성에 따른 복호화 과정을 설명하면 다음과 같다.2 is a configuration block diagram of a general Viterbi decoder. It is composed of the branch metric unit 200, the addition comparison selector 202 and the remaining memory unit 204, the decoding process according to each configuration will be described as follows.

브랜치 메트릭부(200)에서는 엔코더에서 부호화되어 디코더로 입력된 정보와 이미 롬 메모리에 저장된 모든 엔코더 출력코드를 비교하여 오차의 정도를 나타내는 브랜치 매트릭을 출력한다. 즉, 브랜치 메트릭부(200)는 헌재상태와 입력되는 신호의 상태의 차를 비교하여 오차 정도를 나타내는 브랜치 메트릭 값을 계산한다.The branch metric unit 200 compares the information encoded by the encoder to the decoder and all encoder output codes already stored in the ROM memory, and outputs a branch metric indicating the degree of error. That is, the branch metric unit 200 calculates the branch metric value indicating the degree of error by comparing the difference between the current state and the state of the input signal.

가산비교 선택부(202)는 브랜치 메트릭부(200)로부터 계산되어 출력되는 브랜치 메트릭을 입력으로 하여 경로 메트릭을 계산한다. 현재의 경로 메트릭은 이전 상태의 경로 메트릭과 브랜치 메트릭을 더하여 발생된다. 제1도의 복호화 상태도를 참조로 하여 경로 메트릭 계산과정을 설명하면 다음과 같다.The addition comparison selector 202 calculates a route metric by using a branch metric calculated and output from the branch metric unit 200 as an input. The current path metric is generated by adding the path metric from the previous state and the branch metric. The path metric calculation process will be described with reference to the decoding state diagram of FIG. 1.

t=j+1의 00 상태의 경로 메트릭은 각각 t=j의 00 상태의 경로 매트릭과 t=j의 00 상태에서 t=j+1의 00 상태로 전이하는 브랜치 메트릭의 합과, t=j+1의 10 상태의 경로 메트릭과 t=j의 10 상태에서 t=j+1의 00 상태로 전이하는 브랜치 메트릭의 합으로 이루어진다.The path metrics of the 00 state of t = j + 1 are the sum of the path metrics of the 00 state of t = j, the branch metrics that transition from the 00 state of t = j to the 00 state of t = j + 1, and t = j, respectively. It is the sum of the path metric of the 10 state of +1 and the branch metric that transitions from the 10 state of t = j to the 00 state of t = j + 1.

계산된 경로 메트릭은 한 개와 상태에서 두개씩 존재하므로 크기를 비교하여 작은 경로 메트릭을 선택하고 각각의 경로에 대해 그 경로가 온 이전상태의 상태수를 현재의 상태수출 어드레스로 갖는 메모리에 기억시킨다. 이때 적추적층이 L인 경우에는 이 과정을 L-1번 반복하고 L번째 경로 메트릭을 계산한 후 모든 경로 메트릭 을 계산한 후 모든 경로 메트릭을 비교하여 가장 작은 경로 메트릭을 갖는 상태를 찾아낸다. 이렇게 찾아낸 상태수로 역추적을 시작하여 잔존 메모리부(204)의 출력단으로 복호된 정보가 출력된다.Since the calculated route metrics exist in one and two states, the size is compared to select a small route metric and stored in the memory having the current state export address as the number of states before the route came for each route. In this case, if the LPC is L, repeat this process L-1 times, calculate the Lth path metric, calculate all the path metrics, and compare all the path metrics to find the state with the smallest path metric. The back tracking is started with the number of states thus found, and the decoded information is output to the output terminal of the remaining memory unit 204.

제3도는 본 발명인 비터비 디코더의 디코딩 방법을 설명하기 위한 잔존 메모리부의 블록도를 나타낸 것으로, 제3도를 참조로 하여 본 발명에 따른 디코딩 방법을 설명하면 다음과 같다.3 is a block diagram illustrating a residual memory unit for explaining a decoding method of a Viterbi decoder according to the present invention. Referring to FIG. 3, the decoding method according to the present invention will be described below.

어드레스값은 현재의 상태수를 나타내며 메모리에 기억된 값은 현재상태로 전이하기 전에 잔존된 경로의 상태수이다. 메모리에 L-1번 정보가 입력되고 L번째(역추적층이 L인 경우) 경로 메트릭을 계산했을 때 가장 작은 경로 메트릭을 갖는 상태의 상태수를 어드레스로 선택하여 첫 번째 메모리를 역추적하고 역추적된 메모리의 데이타를 어드레스로 하여 두 번째 메모리를 역추적한다. 이런식으로 L-1번째 메모리까지 역추적한다.The address value represents the current state number, and the value stored in memory is the number of state of the path remaining before the transition to the current state. When the L-1 information is entered into the memory and the Lth (if the backtrace layer is L) path metric is calculated, the first memory is traced back by selecting the number of states with the smallest path metric as the address. The second memory is traced back using the data of the tracked memory as an address. In this way, it traces back to the L-1th memory.

데이타의 디코딩은 L번째 상태수와 L-1번째 상태수 사이의 잔존된 브랜치가 엔코팅시 0이 입력되어 분기된 브랜치이면 0으로 디코딩되고 엔코딩시 1이 입력되어 분기된 브랜치이면 0이면 디코딩하고 엔코딩시 1이 입력되어 분기된 가지이면 1로 디코딩된다.The decoding of data is decoded to 0 if the remaining branch between the L-th state and L-1 th-state number is 0 when it is encoded and branched, and 1 if it is input and 0 when it is branched. When encoding, if 1 is input and branched, it is decoded to 1.

메모리의 수가 6개인 경우 최하위비트(LEAST SIGNFICANT BIT:LSB)가 0인 32개 상태수로 분기하는 브랜치는 모두 엔코딩시 0이 입력되어 분기된 브랜치이므로 역추적할 때 0으로 디코딩되고 LSB가 1인 32개의 상태수로 분기하는 브랜치는 모두 엔코딩시 1이 입력되어 분기된 브랜치이므로 역추적할 때 1로 디코딩된다.If the number of memory is 6, the branch branching into 32 state numbers with the least significant bit (LSB) of 0 is a branched branch with 0 input when encoding, so it is decoded to 0 when backtracking and the LSB is 1 Branches branched into 32 state numbers are all branched to 1 when encoded and decoded to 1 when backtracked.

결국 디코딩되는 데이타와 역추적된 상태수의 LSB값이 일치하므로 디코딩은 역추적된 상태수의 LSB를 출력하면 되는 것이다. 또한 L-1번째 메모리의 데이타는 L번째 역추적된 상태의 상태수와 같으므로 L번째 메모리가 없이도 데이타의 디코딩은 가능하다.As a result, since the data to be decoded matches the LSB value of the number of traced states, decoding is required to output the LSB of the number of traced states. In addition, since the data of the L-1 th memory is equal to the number of states in the L th traceback state, the data can be decoded without the L th memory.

따라서, 본 발명인 비터비 디코더는 역추적된 상태수의 최하위비트를 디코딩 데이타로 출력시킴으로서 종래의 디코딩시 잔존된 브랜치가 엔코딩시 0이 입력되어 분기된 브랜치인지 1이 입력되어 분기된 브랜치인지를 기억하는 메모리를 줄일 수 있고, 잔존 메모리부의 메모리 어드레스를 현재의 상태수로 이용하고 그 어드레스에 해당하는 메모리를 잔존경로의 이전 상태수를 기억하는데 이용함으로써 소정의 메모리의 수를 줄 수 있는 장점이 있다.Therefore, the Viterbi decoder of the present invention outputs the least significant bit of the traced state number as decoded data to store whether the branch remaining in the conventional decoding is a branch branched by 0 or a branch branched by 1 when encoding. The number of memories can be reduced, and the number of predetermined memories can be given by using the memory address of the remaining memory unit as the current state number and using the memory corresponding to the address to store the previous state number of the remaining path. .

Claims

Metric calculation means for calculating a branch metric value indicating an error degree between a received signal and a transmitted signal; Addition comparison selecting means for adding a branch metric value output from the branch metric calculation means and a path metric value of a previous state and selecting a smaller value among the calculated path metric values as a path metric value; Residual memory for storing the previous state as data by addressing each current state corresponding to the route metric selected by the addition comparison selecting means to the L-1 th tracer layer among the L traceback layers. And outputting, as decoding data, the least significant bit data stored in the remaining memory when decoding by performing backtracking on the backtracking layer of L.