KR0177766B1 - Tester of pot having noisefilter - Google Patents
Tester of pot having noisefilter Download PDFInfo
- Publication number
- KR0177766B1 KR0177766B1 KR1019950032143A KR19950032143A KR0177766B1 KR 0177766 B1 KR0177766 B1 KR 0177766B1 KR 1019950032143 A KR1019950032143 A KR 1019950032143A KR 19950032143 A KR19950032143 A KR 19950032143A KR 0177766 B1 KR0177766 B1 KR 0177766B1
- Authority
- KR
- South Korea
- Prior art keywords
- noise filter
- logic
- test
- output
- testing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
원활한 동작을 수행하는 반도체 장치의 노이즈 필터를 가지는 포트를 테스트하기 위한 장치에 관한 것이다.An apparatus for testing a port having a noise filter of a semiconductor device that performs a smooth operation.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
원활한 동작을 수행하는 반도체 장치의 노이즈 필터를 가지는 포트를 테스트하기 위한 장치에 제공함에 있다.An apparatus for testing a port having a noise filter of a semiconductor device that performs a smooth operation is provided.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
노이즈 필터의 이상유무를 테스트하기 위한 테스트장치에 있어서; 제1입력단은 인터랩트 또는 리셋 등의 입력신호를 수신하는 포트부의 출력단에 연결되어 있고, 제2입력단은 테스트의 대상이 되는 노이즈 필터의 출력단에 연결되어 있으며 테스트 모드 신호에 따라 제1로직을 출력하는 멀티플렉스부와; 상기 노이즈 필터의 출력단에 연결되어 있으며 상기 제1로직과 비교하기 위한 제2로직을 출력하는 래치부를 구비함을 요지로 한다.A test apparatus for testing the presence of abnormality of the noise filter; The first input terminal is connected to the output terminal of the port unit for receiving an input signal such as an overlap or reset, and the second input terminal is connected to the output terminal of the noise filter to be tested and outputs the first logic according to the test mode signal. A multiplex unit; A latch part is connected to an output end of the noise filter and outputs a second logic for comparison with the first logic.
4.발명의 중요한 용도4. Important uses of the invention
노이즈 필터의 이상유무를 테스트하는데 적합한 테스트장치이다.It is a test device suitable for testing the noise filter.
Description
제1도는 종래의 기술에 따른 노이즈 필터를 나타내는 도면.1 shows a noise filter according to the prior art.
제2도는 본 발명의 실시예에 따른 노이즈 필터의 이상유무를 테스트하기 위한 테스트장치를 나타내는 도면.2 is a view showing a test apparatus for testing the presence of abnormality of the noise filter according to an embodiment of the present invention.
본 발명은 반도체 장치에 관한 것으로서, 특히 노이즈 필터의 이상유무를 테스트하기 위한 테스트장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a test apparatus for testing the presence or absence of abnormality of a noise filter.
일반적으로, 랜덤 억세스 메모리(RAM) 집적회로는 생산공정동안 사용자에 의해서 노이즈 테스트가 수행되어진다. RAM의 집적도가 증가함에 따라 각기 RAM 집적회로는 4메가 바이트 이상의 정보를 저장할 수가 있다. 이처럼 데이터의 저장능력이 증가됨에 따라 노이즈의 발생 또한 증가되므로 집적회로의 노이즈를 테스트하기 위한 시간이 점차 증가되고 있다.Generally, random access memory (RAM) integrated circuits are noise tested by the user during the production process. As RAM density increases, each RAM integrated circuit can store more than 4 megabytes of information. As the storage capacity of data increases, the generation of noise also increases, so the time for testing the noise of the integrated circuit is gradually increasing.
제1도는 종래의 기술에 따른 노이즈 필터(20)를 나타내는 도면이다.1 is a diagram showing a noise filter 20 according to the related art.
제1도를 참조하면, 종래의 인터럽트, 리셋신호등의 입력신호를 수신하는 포트(10)의 출력단에 글리치 현상을 제거하기 위하여 미리 설정된 시간만큼 상기 입력된 신호를 지연시키기 위한 지연회로가 내장되어 있는 노이즈 필터(20)가 연결되어 있다. 따라서, 상기 노이즈 필터(20)로부터 출력된 로직(30)을 통해 상기 노이즈 필터(20)의 이상동작 유무, 즉 고장유무를 판단하게 된다. 그러나, 노이즈 테스트시에 상기 노이즈 필터(20) 내부에 구비된 지연회로로 인해 신호 지연현상이 유발되고, 이로 인해 입력된 신호가 노이즈 필터(20)를 통과하는 시간이 길어지게 된다. 또한 테스트하고자 하는 테스트 벡터로 테스트 시간을 맞추기가 어려워지며, 또한 종래의 노이즈 필터(20)의 본래 특성이 주변 온도에 따라 지연시간을 확정하기가 어렵다는 단점을 가진다.Referring to FIG. 1, a delay circuit for delaying the input signal by a predetermined time is provided at the output terminal of the port 10 receiving an input signal such as a conventional interrupt or reset signal to remove a glitch phenomenon. The noise filter 20 is connected. Therefore, the logic 30 output from the noise filter 20 determines whether there is an abnormal operation of the noise filter 20, that is, whether there is a failure. However, the signal delay phenomenon is caused by the delay circuit provided in the noise filter 20 during the noise test, and thus the time for the input signal to pass through the noise filter 20 becomes long. In addition, it is difficult to match the test time with the test vector to be tested, and also has the disadvantage that the original characteristic of the conventional noise filter 20 is difficult to determine the delay time according to the ambient temperature.
따라서, 본 발명의 목적은 노이즈 필터의 이상유무를 보다 정확히 테스트할 수 있는 테스트장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a test apparatus that can more accurately test the presence or absence of abnormality of a noise filter.
본 발명의 다른 목적은 노이즈 테스트 시간을 보다 단축시킬 수 있는 테스트장치를 제공함에 있다.Another object of the present invention is to provide a test apparatus that can further shorten the noise test time.
상기한 목적들을 달성하기 위한 본 발명에 따른 노이즈 필터의 이상유무를 테스트하기 위한 테스트장치는: 제1입력단은 인터랩트 또는 리셋 등의 입력신호를 수신하는 포트부의 출력단에 연결되어 있고, 제2입력단은 테스트의 대상이 되는 노이즈 필터의 출력단에 연결되어 있으며 테스트 모드 신호에 따라 제1로직을 출력하는 멀티플렉스부와; 상기 노이즈 필터의 출력단에 연결되어 있으며 상기 제1로직과 비교하기 위한 제2로직을 출력하는 래치부를 구비함을 특징으로 한다.A test apparatus for testing the presence of abnormality of the noise filter according to the present invention for achieving the above objects: a first input terminal is connected to the output terminal of the port portion for receiving an input signal, such as an overlap or reset, the second input terminal A multiplex unit connected to an output of a noise filter to be tested and outputting a first logic according to a test mode signal; And a latch unit connected to an output terminal of the noise filter and outputting a second logic for comparison with the first logic.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
제2도는 본 발명의 실시예에 따른 노이즈 필터의 이상유무를 테스트하기 위한 테스트장치를 나타내는 도면이다.2 is a view showing a test apparatus for testing the presence of abnormality of the noise filter according to an embodiment of the present invention.
제2도를 참조하면, 인터랩트 또는 리셋 등의 입력신호를 수신하는 포트(10)의 출력단에 일측이 상기 포트(10)의 출력단에 연결되어 있으며 글리치 현상을 제거하기 위하여 미리 설정된 시간만큼 입력된 신호를 지연시키기 위해, 예컨대 인버터 등으로 구성된 지연회로를 구비한 노이즈 필터(20)가 연결되어 있다. 그리고, 상기 노이즈 필터(20)의 이상유무를 테스트하기 위해 제1입력단은 상기 포트(10)의 출력단에 연결되고 제2입력단은 상기 노이즈 필터(20)의 출력단에 연결되어 있으며 인가되는 테스트 모드 신호에 응답하여 제1로직(60)을 출력하는 멀티플렉서(40) 및 상기 노이즈 필터(20)의 출력단에 입력단이 연결되어 상기 테스트 모드 신호의 값을 체크 및 저장하여 제2로직(70)을 출력하는 플립플롭 등으로 이루어진 래치(50)로 구성된 테스트장치가 형성되어 있다.Referring to FIG. 2, one side is connected to an output terminal of the port 10 that receives an input signal such as an interlap or reset, and is input for a predetermined time to remove a glitch phenomenon. In order to delay the signal, a noise filter 20 having a delay circuit composed of, for example, an inverter or the like is connected. In order to test the abnormality of the noise filter 20, a first input terminal is connected to an output terminal of the port 10 and a second input terminal is connected to an output terminal of the noise filter 20, and a test mode signal is applied. In response, an input terminal is connected to an output terminal of the multiplexer 40 outputting the first logic 60 and the noise filter 20 to check and store a value of the test mode signal to output the second logic 70. A test apparatus composed of a latch 50 made of a flip flop or the like is formed.
상기 제2도의 구성에 따른 동작을 살펴보면, 먼저 노말(normal) 모드에서는 상기 포트(10)에서 노이즈 필터(20)를 거친 신호가 테스트 모드 신호에 의해 멀티플렉서(40)에서 1이 선택되어 제1로직(60)으로 출력된다. 이때, 상기 포트(10)에서 노이즈 필터(20)를 거치지 않고 바이패스(by-pass)된 신호는 테스트 모드 신호에 의해 차단된다.Referring to the operation according to the configuration of FIG. 2, first, in a normal mode, a signal passed through the noise filter 20 at the port 10 is selected from the multiplexer 40 by a test mode signal, and thus the first logic is selected. The output is 60. In this case, the signal bypassed by the port 10 without passing through the noise filter 20 is blocked by the test mode signal.
그러나 테스트 동작 모드에서는, 상기 테스트 모드 신호에 의해 멀티플렉서(40)에서 1이 선택되면 상기 포트(10)로부터 출력된 신호는 노이즈 필터(20)를 거치지 않고 직접 멀티플렉서(40)를 통과하여 제1로직(60)으로 출력된다. 한편, 상기 포트(10)로부터 출력된 신호가 노이즈 필터(20)를 거쳐 테스트 모드 신호 값에 따라 멀티플렉스(40)에서 0이 선택되면 노이즈 필터(20)를 거쳐 노이즈가 필터링된 신호가 래치(50)에 저장된 뒤, 제2로직(70)으로 출력된다.However, in the test operation mode, when 1 is selected in the multiplexer 40 by the test mode signal, the signal output from the port 10 passes directly through the multiplexer 40 without passing through the noise filter 20 and thus the first logic. The output is 60. On the other hand, if a signal output from the port 10 is selected from the multiplex 40 according to the test mode signal value through the noise filter 20, the signal from which the noise is filtered through the noise filter 20 is latched ( 50, and then output to the second logic (70).
이와 같이 출력된 제1로직(60)과 제2로직(70)의 값을 서로 비교하여 상기 노이즈 필터(20)의 이상유무(고장유무)를 판단할 수 있다. 즉, 상기 제1로직(60)과 제2로직(70)의 출력값이 서로 다를 경우에는 상기 노이즈 필터(20)를 통해 노이즈가 필터링되었다는 증거이므로 상기 노이즈 필터(20)의 상태는 양호하다고 할 수 있으나, 상기 제1로직(60)과 제2로직(70)의 출력값이 서로 동일할 경우에는 상기 노이즈 필터(20)의 상태는 양호하지 않은 것으로 판단할 수 있다. 바람직하게는, 상기 테스트 모드 신호는 필요에 따라 테스트 핀으로 바로 연결하여 사용할 수도 있다.The abnormality (failure) of the noise filter 20 may be determined by comparing the values of the first logic 60 and the second logic 70 output as described above. That is, when the output values of the first logic 60 and the second logic 70 are different from each other, since the noise is filtered through the noise filter 20, the state of the noise filter 20 is good. However, when the output values of the first logic 60 and the second logic 70 are the same, it may be determined that the state of the noise filter 20 is not good. Preferably, the test mode signal may be directly connected to the test pin if necessary.
상기한 바와 같은 본 발명에서는, 멀티플렉스 및 래치로 구성된 테스트장치를 이용함으로써, 노이즈 필터의 이상유무를 정확히 테스트할 수 있으며, 테스트 시간 또한 보다 단축시킬 수 있는 효과를 얻을 수 있다.In the present invention as described above, by using the test apparatus composed of multiplex and latch, it is possible to accurately test the presence or absence of abnormality of the noise filter, it is possible to obtain the effect that the test time can be further shortened.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032143A KR0177766B1 (en) | 1995-09-27 | 1995-09-27 | Tester of pot having noisefilter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032143A KR0177766B1 (en) | 1995-09-27 | 1995-09-27 | Tester of pot having noisefilter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970016615A KR970016615A (en) | 1997-04-28 |
| KR0177766B1 true KR0177766B1 (en) | 1999-04-01 |
Family
ID=19428017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032143A KR0177766B1 (en) | 1995-09-27 | 1995-09-27 | Tester of pot having noisefilter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177766B1 (en) |
-
1995
- 1995-09-27 KR KR1019950032143A patent/KR0177766B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970016615A (en) | 1997-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960018891A (en) | Single-Chip Microprocessor with Self-Test | |
| KR960024421A (en) | Test Control Circuit and Method of Semiconductor Memory Device | |
| KR940025183A (en) | Integrated circuit having pins that can be active-level disposed and method for placing the same | |
| US5574731A (en) | Set/reset scan flip-flops | |
| JPH0450678A (en) | Test facilitating circuit | |
| US6553530B1 (en) | Integrated circuit devices that include self-test apparatus for testing a plurality of functional blocks and methods of testing same | |
| US5293123A (en) | Pseudo-Random scan test apparatus | |
| US5528162A (en) | Semiconductor device having a test mode setting circuit | |
| KR100393472B1 (en) | Automatic reset bypass control for scan test | |
| WO2002057802A1 (en) | Input/output continuity test mode circuit | |
| KR0177766B1 (en) | Tester of pot having noisefilter | |
| US6813579B1 (en) | Apparatus and method for test mode control | |
| US6789219B2 (en) | Arrangement and method of testing an integrated circuit | |
| JPS59168995A (en) | Memory | |
| US6112163A (en) | Semiconductor integrated circuit and test method therefor | |
| US6158029A (en) | Method of testing an integrated circuit having a memory and a test circuit | |
| JP2849007B2 (en) | Semiconductor integrated circuit | |
| KR100690995B1 (en) | Self test circuit of semiconductor memory | |
| JPH0644031B2 (en) | Test circuit | |
| KR0129918Y1 (en) | Memory apparatus having self test function | |
| JP2874248B2 (en) | Electronic circuit with scan path for diagnostics | |
| JPH0517667Y2 (en) | ||
| KR0139872Y1 (en) | Microcontroller semiconductor device | |
| JP3080850B2 (en) | Semiconductor integrated circuit | |
| JPH01170874A (en) | Test mode setting circuit for semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |