KR0177762B1 - 게이트 어레이 입출력장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

칩의 검증 특성을 향상시키기 위한 게이트 어레이 입출력 장치에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

칩내의 불필요한 면적을 이용하여 칩의 면적 증가없이도 고속으로 칩의 특성을 평가하기 위한 게이트 어레이 입출력 장치를 제공함에 있다.

3.발명의 해결방법의 요지

칩의 검증 특성을 향상시키기 위한 게이트 어레이 입출력 장치에 있어서, 기존에 사용되지 않던 영역을 이용하여 칩을 AC 특성을 검출하는 AC 특성 검출 회로를 가지는 것을 요지로 한다.

4.발명의 중요한 용도

칩의 검증 특성을 향상시키기 위한 게이트 어레이 입출력 장치에 적합하다.

Description

게이트 어레이 입출력 장치

제1도는 종래의 기술에 따른 게이트 어레이 입출력 장치를 가지는 칩의 구조를 보인 도면.

제2도는 제1도의 패드와 내부회로를 상세히 보인 도면.

제3도는 본 발명의 일실시예에 따른 게이트 어레이 입출력 장치를 가지는 칩의 구조를 보인 도면.

제4도는 제3도의 패드와 내부회로를 상세히 보인 도면.

본 발명은 게이트 어레이 입출력 장치에 관한 것으로, 특히 칩의 검증 특성을 향상시키기 위한 게이트 어레이 입출력 장치에 관한 것이다.

일반적으로, 오늘날의 반도체 산업은 반도체 칩의 고집적화, 고속화, 다기능화 및 복합화 기능을 실현하는 추세에 있으며, 이에 따른 반도체 칩의 품질과 특성 평가는 가장 중요한 요소가 되었다. 특히, 반도체 칩의 고속화 추세에 따라 칩의 동작 속도를 나타내는 AC특성 평가가 중요시되었다.

하지만, 칩의 동작 주파수와 같은 AC특성과 관련된 사항에 대하여서는 기존의 DC 데이타로 평가가 불가능한 문제점이 있다.

제1도는 종래의 기술에 따른 게이트 어레이 입출력 장치를 가지는 칩의 구조를 보인 도면이다. 제1도를 참조하면, 칩의 면적을 차지하는 게이트 어레이는 크게 ESD 방지회로, 출력버퍼, 프리 버퍼, 수신셀등으로 이루어진 내부회로와, 버스라인 1을 통한 입출력 패드 2, 4, 6, 8, 10으로 나뉘어진다. 즉, 버스라인 1을 통해 패드 2와 연결되는 내부회로는 접지 및 전원 전압단 20, 22의 라인에 접속되고 기판상에 레이아웃된 엔형트랜지스터 영역 12와 피형 트랜지스터 영역 14이 형성된다.

그리고, 이의 하단에는 접지 및 전원 전압단 20, 22의 라인에 접속된 프리버퍼 및 수신셀들을 가지는 영역 16이 형성된다.

제1도에 따른 종래의 게이트 어레이에서 버스라인 1을 통하여 내부회로와 접속되지 않은 패드 4, 10이 있으며, 이에 대응하는 내부회로에는 사용하지 않은 영역 18이 형성되어 있다.

제2도는 제1도의 패드와 내부회로를 보인 도면이다. 제2도를 참조하면, 패드 2, 6, 8은 ESD방지회로 24와 버퍼 28로 형성되며 패드 4와 10은 스위치 26의 단락에 의해 내부회로와 차단된다. 이러한 형성은 게이트 어레이의 마스터의 제조공정상에 존재하게 된다.

따라서, 이러한 버스라인 1에 의해 접속되지 않은 패드 및 이에 대응하는 내부회로의 셀은 칩의 기능에 있어 불필요하며 칩 내의 불필요한 면적만 차지하는 문제점이 있다.

따라서, 상기한 바와 같은 문제점들을 해소하기 위한 본 발명의 목적은 칩내의 불필요한 면적을 이용하여 칩의 면적 증가없이도 고속으로 칩의 특성을 평가하기 위한 게이트 어레이 입출력 장치를 제공함에 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 칩의 검증 특성을 향상시키기 위한 게이트 어레이 입출력 장치에 있어서, 내부회로와 접속되지 않은 패드와 접속되며 상기 검증시에 발생하는 과전류로부터 칩을 보호하기 위한 과전류보호회로와, 상기 과전류보호회로와 접속되며 AC값을 지연시키는 체인으로 이루어진 AC지연체인과, 상기 AC지연체인간을 직렬 연결하는 배선으로 구성됨을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제3도는 본 발명의 일실시예에 따른 게이트 어레이 입출력 장치를 가지는 칩의 구조를 보인 도면이다.

제3도를 참조하면, 종래의 게이트 어레이 마스터 칩내의 사용되지 않는 영역에 AC특성검출부 30을 형성하고, 이를 버스라인 3을 통하여 패드 4, 10에 접속한다.

제4도는 제3도의 패드와 내부회로를 상세히 보인 도면이다.

제3도 및 제4도를 참조하여 본 발명에 따른 칩의 검증 특성을 향상시키기 위한 게이트 어레이 입출력 장치의 동작을 설명한다. 종래 내부회로에 접속되지 않던 패드 4, 10은 칩 특성 측정시 각각 입출력 단자로 사용되며, 버스라인 3을 통해 AC특성검출부 30과 연결된다. 이하, 패드 4는 입력 패드로 간주하고, 패드 10은 출력 패드로 간주하여 설명한다. AC특성검출부 30은 ESD보호회로 24와 AC지연체인 34로 구성되며, 칩의 AC 특성을 검출한다. ESD보호회로 24는 버스라인 3을 통해 입출력 패드 4, 10과 각각 접속되며, 과전류로부터 회로를 보호한다. 그리고, AC지연체인 34는 ESD보호회로 24와 연결되며, 칩의 AC값을 지연시킨다. 입력 패드 4측과 연결되는 AC지연체인 34는 다수개 인버터로 구성된다. 또한, AC지연체인 34는 제4도에 도시된 것과 같은 인버터에 국한되는 것이 아니라 낸드게이트 또는 노아게이트등으로 이루어질 수 있다. 한편, 출력 패드 10측과 연결되는 AC지연체인 34는 다수개의 버퍼로 구성된다. 그리고, 입력 및 출력단의 구조를 형성하기 위해 배선 32를 통하여 AC지연체인 34간을 서로 접속한다. 배선 32는 메탈 배선으로 구현될 수 있으며, 입력 패드 4측과 연결된 AC지연체인 34와 출력패드 10측과 연결된 AC지연체인 34간을 서로 직렬 연결한다. 그리고, AC지연체인 34의 각 단계별 팬아웃수도 배선 32를 통하여 임의로 조정가능하다. 아울러, 패키지시에 버스라인으로 접속되지 않은 패드로 인한 입력 플로팅 상태가 발생하는 경우에 대해서는 게이트 입력단에 풀업 및 풀다운 트랜지스터를 서로 연결시킴으로서 방지할 수가 있는 것이다.

이에 따라, 웨이퍼 레벨에서 프로브(probe) 팁(tip)을 이용한 프로빙을 통하여 AC지연체인 34의 입력 및 출력 패드 4, 10간의 AC지연수치를 측정한다. 이러한 측정치를 통하여 롯(lot)간의 산포와 기간별 데이타의 상태변화등을 주기적 또는 정기적으로 체크할 수가 있는 효과가 있다. 또한, 본 발명은 칩의 초기 개발시에 이러한 AC 특성 평가 기준치로 활용할 수 있으며 이를 바탕으로 하여 스팩(SPEC) 설정도 가능한 효과가 있다.

Claims (2)

1. 칩의 검증 특성을 향상시키기 위한 게이트 어레이 입출력 장치에 있어서: 기존의 내부회로와 연결되지 않던 패드로서, 칩의 검증 특성 측정시 입력단자로 사용되는 입력 패드와, 기존의 내부회로와 연결되지 않던 패드로서, 칩의 검증 특성 측정시 출력단자로 사용되는 출력 패드와, 상기 입력 패드와 소정 버스라인을 통해 연결되며, 과전류로부터 회로를 보호하는 제1과전류보호회로와, 상기 출력 패드와 소정 버스 라인을 통해 연결되며, 과전류로부터 회로를 보호하는 제2과전류보호회로와, 상기 제1과전류보호회로와 연결되며, 다수개의 인버터로 구현되어 AC 값을 지연시키는 제1AC지연체인과, 상기 제2과전류보호회로와 연결되며, 다수개의 버퍼로 구현되어 AC 값을 지연시키는 제2AC지연체인과, 상기 제1AC지연체인과 상기 제2AC지연체인간을 연결하는 배선으로 이루어지는 것을 특징으로 하는 게이트 어레이 입출력 장치.
2. 제1항에 있어서, 상기 배선은, 메탈 배선으로서, 상기 제1AC지연체인과 상기 제2AC지연체인간을 서로 직렬 연결함을 특징으로 하는 게이트 어레이 입출력 장치.