KR0175443B1 - Power switch circuit - Google Patents
Power switch circuit Download PDFInfo
- Publication number
- KR0175443B1 KR0175443B1 KR1019950053690A KR19950053690A KR0175443B1 KR 0175443 B1 KR0175443 B1 KR 0175443B1 KR 1019950053690 A KR1019950053690 A KR 1019950053690A KR 19950053690 A KR19950053690 A KR 19950053690A KR 0175443 B1 KR0175443 B1 KR 0175443B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- switch
- power
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Electronic Switches (AREA)
Abstract
본 발명은 휴대용 전자 기기의 전원을 온/오프(on/off)하기 위한 전원 스위치 회로에 관한 것으로, 한쪽 단자에는 제1전원이 연결되고 다른 쪽 단자에는 병렬연결되어 있는 저항과 커패시터를 통하여 제2전원과 연결되는데 제1스위치와; 상기 제1스위치의 한 단자에 연결된 제1전워이 자신의 드레인에 입력되는 제1트랜지스터와; 한쪽 단자에는 상기 제1전워이 통과하는 저항과 상기 제1트랜지스터의 게이트단 및 제2전원에 연결된 커패시터가 연결 되고 다른 쪽 단자에는 저항이 연결된 제2스위치와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1스위치의 한 단자로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제1인버터와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1인버터의 출력으로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제2인버터를 포함하여 구성되어, 온 스위치를 접속하는 경우에는 구동하고자 하는 전자 기기에 전원이 공급되어 상기 온 스위치를 개방하여도 계속적으로 전자기기에 전원이 공급되고, 오프 스위치를 접속하는 경우에는 전자 기기로부터 전원을 차단하여 오프시 발생하던 누설전류에 의한 전력의 소모를 방지할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power switch circuit for turning on / off a power supply of a portable electronic device. A first switch connected to a power source; A first transistor having a first power connected to one terminal of the first switch input to its drain; A second switch connected at one terminal to a resistor connected to the first power and a capacitor connected to a gate terminal of the first transistor and a second power supply, and at a second terminal to a resistor; A first inverter connected to a source terminal of the first transistor, the first inverter comprising a pull-up transistor and a pull-down transistor whose input is input from one terminal of the first switch; A second inverter connected to a source end of the first transistor, the input of which includes a pull-up transistor and a pull-down transistor, the input of which is input from an output of the first inverter; Power is supplied to the electronic device, the power is continuously supplied to the electronic device even when the on-switch is opened, and when the off switch is connected, power consumption by the leakage current generated when the power supply is turned off from the electronic device is turned off. There is an effect that can be prevented.
Description
제1도는 본 발명에 의한 전원 스위치 회로의 실시예의 회로도.1 is a circuit diagram of an embodiment of a power switch circuit according to the present invention.
제2도는 본 발명에 의한 전원 스위치 회로의 다른 실시예의 회로도.2 is a circuit diagram of another embodiment of a power switch circuit according to the present invention;
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100, 200 : 제1전원 102, 202 : 제2전원100, 200: first power source 102, 202: second power source
SW12, SW22 : 제1스위치 SW11, SW22 : 제2스위치SW12, SW22: First switch SW11, SW22: Second switch
Q11, Q21 : 제1 트랜지스터 Q26 : 제2트랜지스터Q11, Q21: first transistor Q26: second transistor
14, 24 : 제1인버터 15,25 : 제2인버터14, 24: first inverter 15, 25: second inverter
R11, R12, R13, R22, R23 : 저항 C11, C12, C21, C22 : 커패시터R11, R12, R13, R22, R23: Resistor C11, C12, C21, C22: Capacitor
본 발명은 전원 스위치 회로에 관한 것으로서, 특히 휴대용 전자 기기의 전원을 온/오프(on/off)하기 위한 전원 스위치 회로에 관한 것이다.TECHNICAL FIELD The present invention relates to a power switch circuit, and more particularly, to a power switch circuit for turning on / off a power supply of a portable electronic device.
종래의 전자 기기의 전원을 온/오프 하는 온/오프 스위치에 있어서, 상기 온/오프 스위치의 오프시 누설되는 전류가 발생하고, 이에 따라 불필요한 전력이 소모되는 문제점이 있었다.In the on / off switch for turning on / off the power of a conventional electronic device, a current leaked when the on / off switch is turned off, and thus there is a problem in that unnecessary power is consumed.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 온 스위치(On switch)를 접속하는 경우에는 구동하고자 하는 전자 기기에 전워이 공급되어 상기 온 스위치를 개방하여도 계속적으로 전자 기기에 전원이 공급 되고, 오프 스위치(off switch)를 접속하는 경우에는 전자 기기로부터 전원을 차단하여 오프시 발생하던 누설전류에 의한 전력의 소모를 방지할 수 있도록 하는 전원 스위치회로를 제공함에 있다.Accordingly, an object of the present invention for solving the above problems, when connected to the on switch (power switch) is supplied to the electronic device to be driven to power the electronic device continuously even if the on switch is opened. In the case of supplying an off switch, a power switch circuit is provided so as to cut off the power supply from the electronic device to prevent power consumption due to leakage current generated when the power supply is turned off.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 한쪽 단자에는 제1전원이 연결되고 다른 쪽 단자에는 병렬연결되어 있는 저항과 커패시터를 통하여 제2전원과 연결되는 제1스위치와; 상기 제1스위치의 한 단자에 연결된 제1전원이 자신의 드레인에 입력되는 제1트랜지스터와; 한쪽단자에는 상기 제1전원이 통과하는 저항과 상기 제1트랜지스터의 게이트단 및 제2전원에 연결된 커패시터가 연결되고 다른 쪽 단자에는 저항이 연결된 제2스위치와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기제1스위치의 한 단자로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제1인버터와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1인버터의 출력으로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제2원버터를 포함하여 구성되는 데에 있다.Features of the present invention for achieving the above object, the first switch is connected to the second power source through a resistor and a capacitor connected to the first power source is connected to one terminal and the other terminal in parallel; A first transistor in which a first power source connected to one terminal of the first switch is input to its drain; A second switch connected at one terminal to a resistor connected to the first power supply and a capacitor connected to a gate terminal and a second power supply of the first transistor, and at a second terminal thereof to a resistor; A first inverter connected to a source terminal of the first transistor, the first inverter comprising a pull-up transistor and a pull-down transistor whose input is input from one terminal of the first switch; The second transistor is connected to a source terminal of the first transistor, and an input thereof includes a second one butter including a pull up transistor and a pull down transistor input from an output of the first inverter.
본 발명의 부가적인 특징은, 한쪽 단자에는 제1전원이 연결되고 다른 쪽 단자에는 저항과 커패시터가 병렬연결되어 있는 제1스위치와; 상기 제1스위치의 한 단자에 연결된 제1전원이 자신이 드레인에 입력되는 제1트랜지스터와; 한쪽 단자에는 상기 제1전원이 연결되고 다른 쪽 단자에는 저항이 연결되는 제2스위치와; 상기 제2스위치의 한 단자가 자신의 게이트단에 연결되고 상기 제1트랜지스터의 게이트단이 그 자신의 드레인단과 연결되며, 그 자신의 소오스단이 제2전원과 연결되는 제2트랜지스터와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1스위치의 한 단자로부터 입력되는 풀 업 트랜지스터)와 풀 다운 트랜지스터로 구성된 제1인버터와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1인버터의 출력으로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제2인버터 포함하여 구성되는 데에 있다.Additional features of the present invention include: a first switch having a first power supply connected to one terminal and a resistor and a capacitor connected to the other terminal in parallel; A first transistor to which a first power source connected to one terminal of the first switch is inputted to a drain thereof; A second switch connected to the first power source at one terminal and a resistor connected to the other terminal; A second transistor having one terminal of the second switch connected to a gate end thereof, a gate end of the first transistor connected to a drain end thereof, and a source terminal thereof connected to a second power source; A first inverter connected to a source terminal of the first transistor and having an input of a pull up transistor inputted from one terminal of the first switch; And a second inverter connected to a source terminal of the first transistor and having an input of the second inverter including a pull-up transistor and a pull-down transistor input from an output of the first inverter.
이하, 첨부된 도면을 참조하여 본 발명의 전원 스위히 회로의 실시예를 상세히 설명한다.Hereinafter, embodiments of the power supply switch circuit of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 의한 스위치 회로의 실시예의 회로도로서, 전원을 온/오프하는 전원 스위치 회로는, 한쪽 단자에는 제1전원(Vcc)(100)이 연결되고 다른 쪽 단자에는 병렬연결되어 있는 저항(R13)과 커패시터(C12)를 통하여 제2전워(-Vss 또는 GND)(102)과 연결되는 제1스위치(SW12)와, 상기 제1스위치(SW12)의 한 단자에 연결된 제1전원(100)이 자신의 드레인에 입력되는 제1트랜지스터(Q11)와, 한쪽 단자에는 상기 제1전원(100)이 통과하는 저항(R11)과 상기 제1트랜지스터(Q11)의 게이트단 및 제2전원(102)에 연결된 커패시터(C11)가 연결되고 다른 쪽 단자에는 저항(R12)이 연결된 제2스위치(SW11)를 포함하여 구성된다.1 is a circuit diagram of an embodiment of a switch circuit according to the present invention, in which a power switch circuit for turning on / off a power source includes a resistor having a first power source (Vcc) 100 connected to one terminal and a parallel connection to the other terminal. A first switch SW12 connected to the second power (-Vss or GND) 102 through the R13 and the capacitor C12, and a first power source 100 connected to one terminal of the first switch SW12. ) Is a first transistor (Q11) is input to its drain, and the resistor (R11) through which the first power source 100 passes through one terminal, the gate terminal and the second power source 102 of the first transistor (Q11) Is connected to the capacitor C11, and the other terminal includes a second switch SW11 to which a resistor R12 is connected.
또한, 제1도의 전원 스위치 회로는 상기 제1트랜지스터(Q11)의 소오스단에 연결되고, 그 입력이 상기 제1스위치(SW12)의 한 단자로부터 입력되는 풀 업 트랜지스터(Q12)와 풀 다운 트랜지스터(Q13)로 구성된 제1인버터(14)와 상기 제1트랜지스터(Q11)의 소오스단에 연결되고, 그 입력이 상기제1인버터(14)의 출력으로부터 입력되는 풀 업 트랜지스터(Q14)와 풀 다운 트랜지스터(Q15)로 구성된 제2인버터(15)를 포함하여 구성된다.Also, the power switch circuit of FIG. 1 is connected to a source terminal of the first transistor Q11, and a pull-up transistor Q12 and a pull-down transistor whose inputs are input from one terminal of the first switch SW12. A pull-up transistor (Q14) and a pull-down transistor connected to a source terminal of the first inverter (14) and the first transistor (Q11), the input of which is input from an output of the first inverter (14). And a second inverter 15 constituted by Q15.
상기와 같이 구성되는 전원 스위치 회로는 상기 제1트랜지스터(Q11)에 의해 전자 기기로 전원을 공급/차단하도록 제어하는데, 전자 기기로의 전원을 오프하고자 하는 경우 상기 제1트랜지스터(Q11)를 '턴오프'하고, 전자 기기로 전원을 온하고자 하는 경우 제1트랜지스터(Q11)를 '턴온'하도록 한다.The power switch circuit configured as described above is controlled to supply / block power to the electronic device by the first transistor Q11. When the power to the electronic device is to be turned off, the first transistor Q11 is turned on. 'Off', and turn on the first transistor Q11 when the power is turned on by the electronic device.
이러한 본 발명의 전원 스위치 회로의 동작을 설명하면 다음과 같다.Referring to the operation of the power switch circuit of the present invention as follows.
우선, 제2스위치(SW11)가 도통되는 경우 전류는 제1전원(100)에서 저항(R11), (R12)을 통하여 제2전원(102)으로 흐르게 되고, 이때 노드(10)의 전압은 R12/(R11+R12)의 비율로 결정되므로 R11R12일 때 제2전원(102)의 전압레벨에 가깝게 된다.First, when the second switch SW11 is turned on, current flows from the first power supply 100 to the second power supply 102 through the resistors R11 and R12, and the voltage of the node 10 is R12. Since it is determined by the ratio of / (R11 + R12), the voltage level of the second power supply 102 becomes close when R11R12.
따라서, 제1P채널 트랜지스터(Q11)가 도통되어 제1전원 노드(100)에서 노드(101)로 전류가 흐르게 된다. 즉, 전자 기기로 전원이 공급된다.Accordingly, the first P-channel transistor Q11 is turned on so that current flows from the first power supply node 100 to the node 101. That is, power is supplied to the electronic device.
이때, 제1, 2인버터(14, 15)에 전원이 공급되고, 노드(12)는 저항(R13)을 통하여 제2전원에 묶여 있으므로, 상기 제1인버터(14)의 입력이 0상태가 되고, 이에 따라 상기 제2인버터(15)의 입력노드(13)는 1상태, 노드(10)는 0상태가 되며, 상기 제2스위치(SW11)가 개방되어도 노드(10)는 0 상태를 유지하게 된다.At this time, since power is supplied to the first and second inverters 14 and 15, and the node 12 is tied to the second power source through the resistor R13, the input of the first inverter 14 is in a zero state. Accordingly, the input node 13 of the second inverter 15 is in one state, and the node 10 is in a zero state. Even if the second switch SW11 is opened, the node 10 remains in the zero state. do.
따라서, 상기 제1P채널 트랜지스터(Q11)는 계속하여 구동된다.Thus, the first P-channel transistor Q11 is continuously driven.
반면에, 상기 제1스위티(SW12)가 도통되면 제1전워(100)에서 저항(R13)을 통하여 전류가 흐르게 되고 노드(12)는 제1전원(100)의 전압과 동일하므로 상기 제1인버터(14)의 입력이 1 상태가 되며, 노드(13)는0, 노드(10)는 1 상태가 되므로 상기 제1트랜지스터(Q11)가 오프되어 노드(101)에 전류의 공급이 중단된다. 즉, 전자 기기로의 전원 공급이 중단된다.On the other hand, when the first switch SW12 is turned on, current flows through the resistor R13 in the first power 100 and the node 12 is equal to the voltage of the first power source 100. The input of (14) becomes 1 state, the node 13 becomes 0 and the node 10 becomes 1 state, so that the first transistor Q11 is turned off to stop the supply of current to the node 101. That is, the power supply to the electronic device is stopped.
이때, 상기 커패시터(C11), (C12)는 상기 제2, 1스위치(SW11), (SW12)의 스위칭시 발생되는 노이즈는 감소시키기 위한 것이다.In this case, the capacitors C11 and C12 are for reducing noise generated when the second and first switches SW11 and SW12 are switched.
제2도는 본 발명에 의한 전원 스위치 회로의 다른 실시예의 회로도로서, 전원을 온/오프하는 전원 스위치 회로는, 한쪽 단자에는 제1전원(200)이 연결되고 다른 쪽 단자에는 저항(R23)과 커패시터(C22)가 병렬연결되어 있는 제1스위치(SW22)와, 상기 제1스위치(SW22)의 한 단자에 연결된 제1전원(100)이 자신의 드레인에 입력되는 제1트랜지스터(Q21)와, 한쪽단자에는 상기 제1전원(200)이 연결되고 다른 쪽 단자에는 저항(R22)이 연결되는 제2스위치(SW21)와, 상기 제2스위치(SW21)의 한 단자가 자신의 게이트단에 연결되고 상기 제1트랜지스터(Q21)의 게이트단이 그 자신의 드레인단과 연결되며, 그 자신의 소오스단이 제2전원(202)과 연결되는 제2트랜지스터(Q26)를 포함하여 구성된다.2 is a circuit diagram of another embodiment of a power switch circuit according to the present invention, in which a power switch circuit for turning on / off a power source has a first power supply 200 connected to one terminal and a resistor R23 and a capacitor connected to the other terminal. A first switch SW22 to which C22 is connected in parallel, a first transistor Q21 to which a first power source 100 connected to one terminal of the first switch SW22 is inputted to its drain, and one side The second switch SW21 having a first power supply 200 connected to a terminal and a resistor R22 connected to the other terminal, and one terminal of the second switch SW21 connected to a gate end thereof. The gate terminal of the first transistor Q21 is connected to its own drain terminal, and its own source terminal includes a second transistor Q26 connected to the second power source 202.
또한, 제2도의 전원 스위치 회로는 상기 제1트랜지스터(Q21)의 소오스단에 연결되고, 그 입력이 상기 제1스위치(SW22)의 한 단자로부터 입력되는 풀 업 트랜지스터(Q22)와 풀 다운 트랜지스터(Q23)로 구성된 제1인버터(24)와 상기 제1트랜지스터(Q21)의 소오스단에 연결되고, 그 입력이 상기 제1인버터(24)의 출력으로부터 입력되는 풀 업 트랜지스터(Q24)와 풀 다운 트랜지스터(Q25)로 구성된 제2인버터(25)를 포함하여 구성된다.In addition, the power switch circuit of FIG. 2 is connected to a source terminal of the first transistor Q21, and an input thereof is a pull-up transistor Q22 and a pull-down transistor whose inputs are input from one terminal of the first switch SW22. A pull-up transistor (Q24) and a pull-down transistor connected to a source terminal of the first inverter (24) and the first transistor (Q21), the input of which is input from an output of the first inverter (24). And a second inverter 25 composed of Q25.
상기와 같이 구성되는 전원 스위치 회로의 동작을 설명하면 다음과 같다.The operation of the power switch circuit configured as described above is as follows.
상기 제2스위치(SW21)가 도통되는 경우 전류는 제1전워(200)에서 저항(R22)을 통하여 제2전원(202)으로 흐르게 되고 노드(21)의 전압은 제1전원(200)임에 따라 제2N채널 트랜지스터(Q26)는 능동상태가 되어 노드(20)는 제2전원(202)의 전압레벨에 가깝게 된다.When the second switch SW21 is turned on, current flows from the first power source 200 to the second power source 202 through the resistor R22 and the voltage of the node 21 is the first power source 200. Accordingly, the second N-channel transistor Q26 becomes active and the node 20 is close to the voltage level of the second power source 202.
따라서, 제1P채널 트랜지스터(Q21)가 도통되어 상기 제1전원 노드(200)에서 노드(201)로 전류가 흐르게 된다.Accordingly, the first P-channel transistor Q21 is turned on so that current flows from the first power supply node 200 to the node 201.
이때, 상기 제1,2인버터(24), (25)에 전원이 공급되고, 노드(22)는 저항(R23)을 통하여 제2전원(202)에 묶여 있으므로, 상기 제1인버터(24)의 입력이 0 상태가 되고, 상기 제2인버터(25)의 입력노드(23)는 1 상태, 노드(20)는 0 상태가 된다.At this time, power is supplied to the first and second inverters 24 and 25, and the node 22 is tied to the second power source 202 through the resistor R23. The input is in a 0 state, the input node 23 of the second inverter 25 is in a 1 state, and the node 20 is in a 0 state.
이때, 상기 제2스위치(SW21)가 개방되어도 노드(20)는 0상태를 유지 하게 된다.At this time, even if the second switch SW21 is opened, the node 20 maintains a 0 state.
반면에, 상기 제1스위치(SW22)가 도통되면 제1전원(200)에서 저항(R23)을 통하여 전류가 흐르게 되고, 이에 따라 노드(22)는 제1전워(200)의 전압과 동일하여 제1인버터(24)의 입력이 1 상태가 되며, 노드(23)는 0상태, 노드(20)는 1상태가 되어 상기 제1트랜지스터(Q21)는 오프(off)됨으로써 노드(201)에 전류의 공급이 중단된다.On the other hand, when the first switch SW22 is turned on, current flows through the resistor R23 in the first power source 200, and accordingly, the node 22 is equal to the voltage of the first power source 200. The input of the first inverter 24 is in the 1 state, the node 23 is in the 0 state, the node 20 is in the 1 state, and the first transistor Q21 is turned off to turn off the current to the node 201. Supply is interrupted.
이때, 상기 커패시터(C1), (C2)는 스위칭이 발생되는 노이즈를 감소시킨다.In this case, the capacitors C1 and C2 reduce noise in which switching occurs.
이상과 같이 본 발명은, 온 스위치를 접속하는 경우에는 구동하고자 하는 전자 기기에 전원이 공급되어 상기 온 스위치를 개방하여도 계속적으로 전자 기기에 전원이 공급되고, 오프 스위치를 접속하는 경우에는 전자 기기로부터 전원을 차단하여 오프시 발생하던 누설전류에 의한 전력의 소모를 방지할 수 있는 효과가 있다.As described above, in the present invention, when the on switch is connected, power is supplied to the electronic device to be driven, and even when the on switch is opened, the power is continuously supplied to the electronic device. By cutting off the power supply, there is an effect that can prevent the power consumption by the leakage current generated when off.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053690A KR0175443B1 (en) | 1995-12-21 | 1995-12-21 | Power switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053690A KR0175443B1 (en) | 1995-12-21 | 1995-12-21 | Power switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055424A KR970055424A (en) | 1997-07-31 |
| KR0175443B1 true KR0175443B1 (en) | 1999-04-01 |
Family
ID=19442581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950053690A KR0175443B1 (en) | 1995-12-21 | 1995-12-21 | Power switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0175443B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102137530B1 (en) * | 2020-01-06 | 2020-07-24 | 영광전설(주) | Electronic equipment, switchboard and its switching circuit with power operating mode |
-
1995
- 1995-12-21 KR KR1019950053690A patent/KR0175443B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055424A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043527A (en) | Low power high speed level shifter | |
| KR930003556A (en) | Progressive Turn-On CMOS Driver | |
| KR970705237A (en) | Supply and interface configurable input / output buffers (SUPPLY AND INTERFACE CONFIGURABLE INPUT / OUTPUT BUFFER) | |
| KR940027316A (en) | Integrated circuit with low power mode and clock amplifier circuit | |
| KR910015114A (en) | Semiconductor digital circuits | |
| US4645952A (en) | High speed NOR gate | |
| US5173627A (en) | Circuit for outputting a data signal following an output enable command signal | |
| KR0175443B1 (en) | Power switch circuit | |
| GB2275840A (en) | Programmable pin for use in programmable logic devices | |
| US5939921A (en) | Drive circuit for a field-effect-controlled semiconductor component which opens a switch when a predetermined current is exceeded | |
| KR920011067A (en) | Microprocessor reset device | |
| KR960702698A (en) | Electronic circuits (CMOS input with Vcc compensated dynamic threshold) | |
| US6163169A (en) | CMOS tri-state control circuit for a bidirectional I/O with slew rate control | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| TW245834B (en) | Low power consumption and high speed nor gate integrated circuit | |
| KR960036330A (en) | Logic gate circuit and digital integrated circuit | |
| JP3543364B2 (en) | Microcomputer input / output circuit | |
| KR980006913A (en) | Automatic Mode Selector without Input Leakage Current | |
| KR19990029670A (en) | Level shifting circuit | |
| KR100218315B1 (en) | Level shift circuit | |
| KR0125314B1 (en) | Address input buffer | |
| KR970055149A (en) | I / O circuit | |
| ATE280450T1 (en) | DIFFERENTIAL OUTPUT LEVEL FOR THREE STATES | |
| KR970068167A (en) | Tri-state output circuit | |
| KR970072697A (en) | Tri-State Output Driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071024 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |