KR0175295B1 - Sealing method of semiconductor chip using face down method - Google Patents
Sealing method of semiconductor chip using face down method Download PDFInfo
- Publication number
- KR0175295B1 KR0175295B1 KR1019900020313A KR900020313A KR0175295B1 KR 0175295 B1 KR0175295 B1 KR 0175295B1 KR 1019900020313 A KR1019900020313 A KR 1019900020313A KR 900020313 A KR900020313 A KR 900020313A KR 0175295 B1 KR0175295 B1 KR 0175295B1
- Authority
- KR
- South Korea
- Prior art keywords
- sealing
- semiconductor chip
- package
- heat
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
본 발명은 패키지리드를 가열하여 반도체칩을 시일링함으로 칩시일링에 있어서 발생하는 열에 의한 칩의 열화를 최소화하는 페이스다운방식을 이용한 반도체칩의 시일링 방법으로, 반도체칩 자체에 직접 열이 가해지지 않도록 히팅블록을 패키지리드측에 위치시켜 하드솔더가 도포된 패키지리드를 가열하여 상부의 반도체칩이 내장된 패키지에 시일링하므로 시일링시 오랜시간 반도체칩에 열이 가해져서 칩이 열에 의해 열화되는 현상을 방지할 수 있다.The present invention is a sealing method of a semiconductor chip using a face down method that minimizes deterioration of the chip due to heat generated in the chip sealing by heating the package lead to seal the semiconductor chip, and heat is applied directly to the semiconductor chip itself. The heating block is placed on the package lead side to heat the package lead coated with hard solder to seal the package on the upper semiconductor chip, so that the semiconductor chip is deteriorated due to heat due to heat being applied to the semiconductor chip for a long time during sealing. The phenomenon can be prevented.
Description
제1도는 종래의 반도체칩 시일링 방법을 설명하기 위한 도면.1 is a view for explaining a conventional semiconductor chip sealing method.
제2도는 본 발명 페이스 다운 방식을 이용한 반도체칩의 시일링 방법을 설명하기 위한 도면.2 is a view for explaining a sealing method of a semiconductor chip using the face down method of the present invention.
제3도는 본 발명 시일링 방법에 따라 다수의 패키지를 연속적으로 시일링하는 것을 보여주는 도면이다.3 is a view showing the continuous sealing of a plurality of packages according to the sealing method of the present invention.
본 발명은 반도체 소자의 시일링(sealing)방법에 관한 것으로서, 특히 칩측을 가열하여 패키지 리드(Lid ; 이하에서 리드라 함은 패키지의 뚜껑을 말함)로 칩을 시일링(sealing)하는 것이 아니라 리드를 가열하여 반도체칩을 시일링함으로써 열에 의한 칩의 열화를 최소화하는 페이스 다운(Face Down)방식을 이용한 반도체 칩의 시일링(sealing) 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sealing method of a semiconductor device, and in particular, the chip side is heated to seal the chip rather than sealing the chip with a package lid (hereinafter, the lid refers to the lid of the package). The present invention relates to a sealing method of a semiconductor chip using a face down method of heating a semiconductor chip to seal the semiconductor chip by heat.
일반적으로 반도체소자의 조립공정에 있어서 리드프레임의 다이패드상에 접착제를 이용하여 칩을 접착시키고, 와이어본딩한 다음 칩을 봉지재료로 시일링하게 된다. 봉지재료에 따라 통상적으로 플라스틱 패키지와 세라믹 패키지로 구분되는바, 시일링이란 반도체칩을 중심으로 한 전자부품의 패키징을 말하는 것으로, 금속, 세라믹스, 유리재료를 사용한 기밀봉지(hermetic seal)와 합성고분자 성형재료를 사용한 비기밀봉지인 수지봉지가 있는데 신뢰성을 중심으로 한 성능면에서는 기밀봉지가 우수하다.In general, in the assembling process of a semiconductor device, a chip is bonded onto a die pad of a lead frame using an adhesive, wire bonded, and the chip is then sealed with an encapsulating material. According to the encapsulation material, it is generally divided into plastic package and ceramic package. Sealing refers to the packaging of electronic components based on semiconductor chips. Hermetic seal and synthetic polymer using metal, ceramics and glass materials There are resin bags, which are non-sealed bags using molding materials, and have excellent airtight bags in terms of performance in terms of reliability.
그런데, 통상적으로는 패키지 시일링 공정시의 높은 온도 때문에 칩의 접합부가 열로 인해 열화되기 쉬우며, 특히 GaAs와 같은 Ⅲ, Ⅴ족 반도체는 Si나 Ge같은 Ⅳ족 반도체에 비해 전자이동도(electron mobility)가 크기 때문에 열에 의한 전자의 이동(electromigration)이 쉽게 일어나 상기 열화현상이 심하게 된다.However, due to the high temperature during the package sealing process, the junction of the chip is easily deteriorated due to heat, and in particular, the III and V semiconductors, such as GaAs, have higher electron mobility than the IV semiconductors, such as Si or Ge. Because of the large size), electron migration due to heat easily occurs, and the deterioration phenomenon is severe.
한편 GaAs FET 칩의 경우는 기밀봉지를 위하여 세라믹 패키지를 많이 사용하며 시일링 접착재로는 보통 Au/Sn합금의 하드솔더(hard solder), Pb/Sn합금의 소프트솔더(soft solder) 혹은 에폭시가 주로 사용된다.In the case of GaAs FET chips, ceramic packages are often used for airtight encapsulation. Sealing adhesives are usually hard solder of Au / Sn alloy, soft solder of Pb / Sn alloy, or epoxy. Used.
그런데 일반적으로 종래의 반도체칩 시일링 방법은 제1도(a) 및 점선부분(P)을 상세하게 나타낸 제1도(b)에 도시한 것처럼, 칩(SC)이 부착된 패키지(2)를 히팅블록(1)상에 위치시킨후 콜릿(CO) 중앙에 있는 진공튜브(VT)로 시일링용 패키지리드(3)를 잡아준 다음 상기 시일링용 패키지리드(3)의 하단부에 도포되어 있는 Au/Sn 등의 시일링 접착제(4)에 가장 적합한 본딩온도의 예열단계(A)를 거치면서 용융될 수 있도록 히팅블록(1)의 온도를 올려 하부 리드페레임(LF)에 부착된 패키지(2)의 온도를 시일링 접착제(4)의 용융온도까지 올리고, Au(5)가 도포된 패키지(2)의 시일링부에 시일링용 패키지리드(3)의 하단부에 도포되어 있는 시일링 접착제(4)를 녹여서 붙이는 용융(Eutectic)방식으로 시일링하는 방법이다.In general, the conventional semiconductor chip sealing method, as shown in FIG. 1 (b) showing the first diagram (a) and the dotted line portion (P) in detail, the package (2) having the chip (SC) attached Placed on the heating block (1) and holding the sealing package lead (3) with a vacuum tube (VT) in the center of the collet (CO) and then Au / Sn is applied to the lower end of the sealing package lead (3) The temperature of the heating block 1 is raised so as to be melted through the preheating step (A) of the bonding temperature 4 that is most suitable for the sealing adhesive 4, etc. of the package 2 attached to the lower lead frame LF. The temperature is raised to the melting temperature of the sealing adhesive 4, and the sealing adhesive 4 applied to the lower end of the sealing package lid 3 is melted in the sealing portion of the package 2 coated with Au 5. It is a method of sealing by attaching melt (Eutectic) method.
하지만 이 종래의 시일링방법은 히팅블록(1)상에 칩이 부착된 패키지(2)가 직접 탑재되고, 상부의 패키지리드(3) 하단부에 도포된 시일링 접착제(4)와 히팅블록(1)의 온도로 예열된 하부의 패키지(2)와는 상당한 거리를 유지하고 있어서 시일링 접착제(4)의 히팅 시간이 길어지는 결점 뿐만아니라, 시일링 접착제(4)를 용융시키기 위해 패키지를 가열할 때 열로 인해 칩이 열화하게 되는 단점이 있다.However, in the conventional sealing method, the chip 2 is directly mounted on the heating block 1, and the sealing adhesive 4 and the heating block 1 applied to the lower end of the upper package lid 3 are mounted. When heating the package to melt the sealing adhesive 4, as well as the drawback of the sealing package 4 is maintained at a considerable distance from the lower package 2 preheated to The disadvantage is that the chip is degraded by heat.
본 발명은 이와같은 종래 반도체칩의 시일링방법이 갖는 결함을 감안하여 제안된 것으로, 종래방법에 대응되도록 즉, 히팅블록을 패키지 리드측에 위치시켜 열에 의한 반도체칩의 열화를 극소화하는 페이스 다운 방식을 이용한 반도체칩의 시일링방법을 제공함에 그 목적이 있다.The present invention has been proposed in view of the above-described defects of the conventional semiconductor chip sealing method, and corresponds to the conventional method, that is, a face down method for minimizing deterioration of the semiconductor chip due to heat by placing a heating block on the package lead side. It is an object of the present invention to provide a sealing method for a semiconductor chip using the same.
상기한 목적을 달성하기 위한 본 발명 페이스 다운 방식을 이용한 반도체칩의 시일링방법은 시일링 접착제가 도포되어 있는 패키지 리드를 예열시켜 상부에 고정되어 있는 패키지의 시일링 부위에 접착시키는 것을 특징으로 한다.The sealing method of a semiconductor chip using the face down method of the present invention for achieving the above object is characterized in that for preheating the package lead is coated with a sealing adhesive is bonded to the sealing portion of the package fixed to the upper .
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.
제2도는 본 발명에 따른 시일링방법에 사용되는 GaAs FET(Field Effect Transistor) 패키지와 패키지 리드의 단면도, 제3도는 본 발명 페이스 다운 방식을 이용한 반도체칩의 시일링방법으로 다수의 패키지를 연속적으로 시일링하는 것을 보여주는 도면으로서, 리드프레임(LF)상의 패키지(2) 내부에 다이접착제(DA)로 반도체칩(SC)을 접착하고 와이어(6)본딩한다.2 is a cross-sectional view of a GaAs FET (Field Effect Transistor) package and a package lead used in the sealing method according to the present invention, and FIG. 3 is a sealing method of a semiconductor chip using the face down method of the present invention. As a drawing showing the sealing, the semiconductor chip SC is bonded with the die adhesive DA inside the package 2 on the lead frame LF and the wire 6 is bonded.
이어 상기 패키지(2)의 시일링되는 부위에 시일링이 잘되도록 Au(5)를 도포한다. 패키지리드(3)는 시일링되는 외주면에 80%의 Au와 20% Sn으로 혼합된 시일링 접착제(4)를 일정두께 도포한후 시일링 접착제(4)가 열에 의해 산화되는 것을 방지하기 위해 환원 분위기에서 예열단계를 거친후 시일링에 적합한 온도로 조절되는 히팅블록(1)을 통과시킨다. 이때, 시일링 접착제(4)로는 Au/Sn의 하드솔더 외에 Pb/Sn의 소프트솔더 및 에폭시를 사용할 수 있다. 패키지 리드(3)가 히팅블록(1)을 통과할때 중앙에 진공튜브(VT)를 갖는 콜렛(CO)을 움직여 진공튜브(VT)내의 진공도를 높이면서 패키지리드(3)을 잡는다. 그후 콜릿(CO)을 움직여 패키지(2)의 시일링부위까지 패키지리드(3)를 가져가, 패키지(2)와 리드(3)를 서로 접착시키게 된다. 이때 진공에 따른 리드의 온도손실을 방지하기 위하여 콜릿(CO)에 히팅블록(1')을 장착하여 콜릿(CO)자체를 가열하여 온도손실을 방지한다. 한편 지금까지는 하나의 반도체칩을 시일링하는 방법에 대해 설명하였지만 본 발명은 이에 한정되지 않고 리드프레임 고정용지그(Jig;J)를 이용하여 제3도에 도시한 바와같이 히팅블록(1)에 탑재된 다수의 패키지(2)를 동시에 시일링할 수 있음도 물론이다.Subsequently, Au (5) is applied to the sealed portion of the package 2 so that the sealing is good. The package lead 3 is applied to a sealing thickness of the sealing adhesive 4 mixed with 80% Au and 20% Sn on the outer peripheral surface to be sealed, and then reduced to prevent the sealing adhesive 4 from being oxidized by heat. After passing through the preheating step in the atmosphere, the heating block 1 is adjusted to a temperature suitable for sealing. In this case, as the sealing adhesive 4, in addition to the hard solder of Au / Sn, a soft solder of Pb / Sn and an epoxy may be used. When the package lead 3 passes through the heating block 1, the collet CO having the vacuum tube VT is moved to hold the package lead 3 while increasing the degree of vacuum in the vacuum tube VT. Then, the collet CO is moved to bring the package lead 3 to the sealing portion of the package 2, thereby adhering the package 2 and the lid 3 to each other. At this time, in order to prevent the temperature loss of the lead due to the vacuum by mounting the heating block (1 ') to the collet (CO) by heating the collet (CO) itself to prevent the temperature loss. Meanwhile, a method of sealing a single semiconductor chip has been described so far, but the present invention is not limited thereto, and the heating block 1 is attached to the heating block 1 using a lead frame fixing jig (Jig; J). Of course, a plurality of mounted packages 2 can be sealed at the same time.
만일, 다이접착제(DA)로 에폭시를 사용할 경우 패키지 리드(3)의 시일링부위에 Au를 도포하고 패키지(2)의 시일링부위에는 하드솔더(hard solder)를 도포할 수도 있다.If epoxy is used as the die adhesive DA, Au may be applied to the sealing portion of the package lead 3 and a hard solder may be applied to the sealing portion of the package 2.
상기한 본 발명 페이스 다운 방식을 이용한 반도체칩의 시일링 방법으로, 반도체칩을 시일링하게 되면 히팅블록에서의 열이 반도체칩측에 가해지지 않고, 하드솔더(80% Au + 20% Sn)가 도포된 패키지 리드를 히팅블록으로 직접 가열시키면서 Au가 도포된 패키지의 시일링 부위에, 콜릿(CO)의 진공튜브(VT)로 패키지 리드를 잡은후 움직여 시일링을 하게 되므로 시일링시 오랜시간동안 반도체 칩에 열이 가해서 칩이 열에 의해 열화되는 것을 방지할 수 있다.In the sealing method of the semiconductor chip using the face down method of the present invention described above, when the semiconductor chip is sealed, heat from the heating block is not applied to the semiconductor chip side, and a hard solder (80% Au + 20% Sn) is applied. While holding the package lead directly with a heating block and holding the package lead with the collet (VT) vacuum tube (VT) in the sealing area of the Au coated package, it moves and seals. Heat is applied to the chip to prevent the chip from being degraded by heat.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020313A KR0175295B1 (en) | 1990-12-11 | 1990-12-11 | Sealing method of semiconductor chip using face down method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020313A KR0175295B1 (en) | 1990-12-11 | 1990-12-11 | Sealing method of semiconductor chip using face down method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013592A KR920013592A (en) | 1992-07-29 |
| KR0175295B1 true KR0175295B1 (en) | 1999-04-01 |
Family
ID=19307326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020313A KR0175295B1 (en) | 1990-12-11 | 1990-12-11 | Sealing method of semiconductor chip using face down method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0175295B1 (en) |
-
1990
- 1990-12-11 KR KR1019900020313A patent/KR0175295B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013592A (en) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6658727B2 (en) | Method for assembling die package | |
| JP2647194B2 (en) | Semiconductor package sealing method | |
| US5888847A (en) | Technique for mounting a semiconductor die | |
| US6700178B2 (en) | Package of a chip with beveled edges | |
| US6191359B1 (en) | Mass reflowable windowed package | |
| JPH0997805A (en) | Die bonding device with pickup tool that does revolving motion and die bonding method | |
| CN101015054A (en) | Package and method for packaging an integrated circuit wafer | |
| JPH08111491A (en) | Semiconductor device | |
| US6849915B1 (en) | Light sensitive semiconductor package and fabrication method thereof | |
| EP0090566A2 (en) | Semiconductor device package | |
| KR0175295B1 (en) | Sealing method of semiconductor chip using face down method | |
| JPH01241828A (en) | Semiconductor package | |
| JPS62241355A (en) | Semiconductor device | |
| KR100209682B1 (en) | Manufacturing method of semiconductor package | |
| JPH05308083A (en) | Semiconductor device | |
| JPS63293963A (en) | Resin-sealed semiconductor device | |
| JPH07307350A (en) | Semiconductor lead frame and package | |
| JPH03108361A (en) | Semiconductor integrated circuit device | |
| JPH01130547A (en) | Manufacture of semiconductor device | |
| JP3060100U (en) | Suspended chip package | |
| JPH0448755A (en) | Manufacture of package type semiconductor device | |
| KR19980079223A (en) | Semiconductor device and manufacturing method thereof | |
| JPH09298262A (en) | Semiconductor device and manufacture thereof | |
| JPH0513608A (en) | Semiconductor device | |
| JPS6151852A (en) | Printed circuit board and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |