KR0172842B1 - Low brightness signal compensation circuit - Google Patents
Low brightness signal compensation circuit Download PDFInfo
- Publication number
- KR0172842B1 KR0172842B1 KR1019950043481A KR19950043481A KR0172842B1 KR 0172842 B1 KR0172842 B1 KR 0172842B1 KR 1019950043481 A KR1019950043481 A KR 1019950043481A KR 19950043481 A KR19950043481 A KR 19950043481A KR 0172842 B1 KR0172842 B1 KR 0172842B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- dirom
- low luminance
- luminance signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/72—Combination of two or more compensation controls
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 발명은 저휘도신호 보상회로에 관한 것으로, (-)휘도신호 보상데이터를 별도의 구성없이 (+)휘도신호 보상데이터로부터 얻어냄으로서 불필요한 롬의 용량을 감소시키는데 적당한 저휘도신호 보상회로를 제공하기 위한 것이다.The present invention relates to a low luminance signal compensation circuit, and provides a low luminance signal compensation circuit suitable for reducing unnecessary ROM capacity by obtaining (+) luminance signal compensation data from the (+) luminance signal compensation data without any configuration. It is to.
이를 위한 본 발명의 저휘도신호 보상회로는 수평윤곽 보정신호와 수직윤곽 보정신호를 합산하여 출력하는 제1가산기와, 상기 제1가산기에서 출력하는 수평, 수직 윤곽 보정신호에서 특정레벨 이상의 신호를 제한하는 리미터부, 상기 리미터부의 출력신호에 해당하는 디롬의 데이터 값 출력을 디롬의 어드레스를 발생 출력하는 디롬 어드레스 발생부, 상기 디롬 어드레스 발생부에서 지정하는 어드레스에 해당하는 데이터 값을 출력하는 디롬, 상기 리미터부의 출력신호중 특정신호를 이용하여 부호를 판별하여 음수일 경우 부호를 반전하여 출력하는 +/- 판별회로부, 상기 리미터부의 출력신호에 +/-판별회로부의 데이터 값을 합산하여 최종 저휘도 보상신호를 출력하는 제2가산기를 포함하여 이루어짐을 특징으로 한다.The low luminance signal compensation circuit of the present invention limits a signal of a specific level or more in the horizontal and vertical contour correction signals output from the first adder and the first adder for summing and outputting the horizontal contour correction signal and the vertical contour correction signal. A limiter unit configured to output a data value of a diode corresponding to an output signal of the limiter unit; +/- discrimination circuit unit for discriminating the sign by using a specific signal among the output signals of the limiter unit and inverting the sign if it is negative, and adding the data value of the +/- discriminant circuit unit to the output signal of the limiter unit for the final low luminance compensation signal Characterized in that it comprises a second adder for outputting the.
Description
제1도는 종래 저휘도신호 보상회로의 구성블럭도.1 is a block diagram of a conventional low luminance signal compensation circuit.
제2도는 종래 기술에 따른 디롬의 구성도.2 is a configuration diagram of a dirom according to the prior art.
제3도(a)~(c)는 종래 기술에 따른 각 부의 출력파형도.3 (a) to 3 (c) are output waveform diagrams of respective parts according to the prior art.
제4도는 본 발명의 저휘도신호 보상회로의 구성블럭도.4 is a block diagram of a low luminance signal compensation circuit of the present invention.
제5도는 본 발명에 따른 디롬의 구성도.5 is a configuration diagram of a dirom according to the present invention.
제6도는 본 발명에 따른 +/- 판별회로부의 상세도.6 is a detailed view of a +/- discrimination circuit unit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 제1가산기 12 : 리미터부11: first adder 12: limiter
13 : 디롬(DROM) 14 : 디롬 어드레스 발생부13: DROM 14: DiROM address generator
15 : +/-판별회로부 16 : 제2가산기15: +/- discrimination circuit section 16: second adder
21 : 익스클루시브 오아 게이트부 22 : 반가산기부21: Exclusive ora gate portion 22: Half add donation
본 발명은 카메라 DCP 칩내의 저휘도신호 보상회로에 관한 것으로 특히, DSP 칩내의 롬(ROM)의 용량을 감소시켜 코스트를 절감시키는데 적당하도록 한 저휘도신호 보상회로에 관한 것이다.The present invention relates to a low luminance signal compensation circuit in a camera DCP chip, and more particularly, to a low luminance signal compensation circuit suitable for reducing costs by reducing the capacity of a ROM in a DSP chip.
저휘도신호 보상회로는 수평윤곽 보정신호와 수직윤곽 보정신호를 합한 윤곽보정 신호의 저휘도 부분에 일정한 값을 더하여 저휘도성분을 강조해 주는 회로이다.The low luminance signal compensation circuit is a circuit that emphasizes low luminance components by adding a constant value to the low luminance portion of the contour correction signal, which is a sum of the horizontal contour correction signal and the vertical contour correction signal.
이하, 첨부도면을 참조하여 종래의 저휘도신호 보상회로를 설명하면 다음과 같다.Hereinafter, a conventional low luminance signal compensation circuit will be described with reference to the accompanying drawings.
제1도는 종래 저휘도신호 보상회로의 구성블럭도이고, 제2도는 종래 기술에 따른 디롬(DROM)의 구성을 나타낸 것이며, 제3도(a)~(c)는 종래 기술에 따른 각부의 출력파형도이다.FIG. 1 is a block diagram of a conventional low luminance signal compensation circuit, and FIG. 2 is a block diagram of a conventional ROM according to the prior art, and FIGS. 3A to 3C show the output of each part according to the prior art. It is a waveform diagram.
먼저, 종래 저휘도신호 보상회로의 구성은 제1도에서와 같이, 수평윤곽 보정신호와 수직윤곽 보정신호를 입력으로 하여 상기 두 신호를 합산하는 제1가산기(1)와, 상기 제1가산기(1)에 의해 두 신호가 합산된 윤곽보정 신호의 특정레벨 이상을 제한하는 리미터부(2), 상기 리미터부(2)에서 제한된 특정레벨의 신호에 따라 더해줄 값에 대한 정보의 어드레스를 지정해 주는 디롬(DROM) 어드레스 발생부(3), 상기 리미터부(2)의 출력신호에 따라 최종 저휘도신호 보상을 위한 정보를 저장하고 상기 디롬 어드레스 발생부(3)에서 지정하는 어드레스에 해당하는 정보를 출력하는 디롬(DROM)(4), 상기 디롬(DROM)(4)에서 출력되는 특정정보와 상기 리미터부(2)에 의해 제한된 특정레벨의 신호를 합산하는 제2가산기(5)를 포함하여 구성된다.First, as shown in FIG. 1, the conventional low luminance signal compensating circuit includes a first adder 1 for adding up the horizontal outline correction signal and the vertical outline correction signal to add the two signals, and the first adder ( Limiter unit 2 for limiting the level of the contour correction signal over which the two signals are summed by 1), and the address for the information about the value to be added according to the signal of the limit level limited by the limiter unit 2; (DROM) Stores information for final low luminance signal compensation according to the output signal of the address generator 3 and the limiter 2, and outputs information corresponding to the address designated by the ROM address generator 3 And a second adder (5) for summing specific information output from the ROM (DROM) 4 and a signal of a specific level limited by the limiter unit 2. .
상기와 같이 구성된 종래 저휘도신호 보상회로의 동작설명은 다음과 같다.Operation of the conventional low luminance signal compensation circuit configured as described above is as follows.
제1도에서와 같이, 수직윤곽 보정신호(Vertical Aperture Compensation Signal)와 수평윤곽 보정신호(Horizontal Aperture Compensation Signal)를 제1가산기(1)를 통해 윤곽보정된 신호를 얻은 후 리미터부(2)를 통해 특정레벨 이상이 제한된 신호를 얻는다.As shown in FIG. 1, the limiter unit 2 is obtained after the contour correction signal is obtained from the vertical aperture correction signal and the horizontal aperture correction signal through the first adder 1. Through this, you get a signal limited to a certain level or more.
이어, 상기 특정레벨 이상이 제한된 신호가 디롬 어드레스 발생부(3)에 입력되면 디롬 어드레스 발생부(3)는 입력된 신호가 저휘도신호 인가를 판단하여 저휘도신호라 판단되면 상기 저휘도신호에 더해질 데이터 값을 저장하고 있는 디롬(DROM)(4)의 해당 어드레스를 출력한다.Subsequently, when a signal having a predetermined level or more is input to the dirom address generating unit 3, the dirom address generating unit 3 determines whether the input signal is a low luminance signal and determines that the low luminance signal is a low luminance signal. The corresponding address of the DROM 4 storing the data value to be added is output.
따라서, 디롬(4)에서는 지정된 어드레스에 해당하는 데이터를 출력한다.Therefore, the dirom 4 outputs data corresponding to the designated address.
이어, 상기 디롬(4)에서 출력되는 데이터와 상기 리미터부(2)에 의해 특정레벨 이상이 제한된 신호가 제2가산기(5)에 의해 더해지므로서 최종 저휘도 보상된 신호가 출력된다.Subsequently, the data output from the dirom 4 and the signal limited to a specific level or more by the limiter 2 are added by the second adder 5 to output the final low luminance compensated signal.
이때 상기 리미터부(2)의 출력신호가 고휘도 신호이면(즉, 저휘도신호 설정범위 이상이면) 상기 디롬 어드레스 발생부(3)에서는 디롬(4)의 어드레스중 최대 어드레스를 출력하는데 상기 최대 어드레스에 해당하는 디롬(4)의 데이터 값은 0이므로 상기 리미터부(2)의 출력신호가 소휘도 신호인 경우에는 휘도신호가 보상되지 않는다. 이어서, 종래 기술에 따른 디롬(DROM)의 구성은 제2도에서와 같이, (+)휘도신호 보상데이터 영역은 상기 리미터부(2)에 의해 특정레벨 이상이 제한된 신호가 0에서사이인 경우에 제2가산기(5)에서 더해질 디롬의 데이터 영역이며 (-)휘도신호 보상데이터 영역은 상기 리미터부(2)의 출력신호가 -1에서사이값을 가질 경우에 제2가산기(5)에서 더해질 디롬(4)의 데이터 영역이다.At this time, if the output signal of the limiter unit 2 is a high luminance signal (ie, more than a low luminance signal setting range), the dirom address generating unit 3 outputs the maximum address among the addresses of the dirom 4, Since the data value of the corresponding dirom 4 is 0, the luminance signal is not compensated when the output signal of the limiter 2 is a small luminance signal. Subsequently, as shown in FIG. 2, in the configuration of a conventional DROM according to the prior art, the positive luminance signal compensation data region has a signal in which a signal limited to a specific level or more by the limiter 2 is zero. Is a data area of the dirom to be added by the second adder 5, and the (-) luminance signal compensation data area has the output signal of the limiter unit 2 at -1. It is the data area of the dirom 4 to be added by the second adder 5 when having a value in between.
다시 말해서, 리미터부(2)의 출력신호가 0에서사이의 값을 가지면 상기 디롬 어드레스 발생부(3)는 0에서사이의 데이터를 출력하기 위한 디롬(4)의 어드레스를 발생하고, 상기 리미터부(2)의 출력신호가 -1에서사이의 값을 가지면에서 m-1사이의 값을 출력하기 위한 디롬(4)의 어드레스를 발생한다.In other words, the output signal of the limiter section 2 is set to zero. The value of the dirom address generator 3 is zero at Generates an address of the dirom 4 for outputting data therebetween, and the output signal of the limiter section 2 is set to -1. If you have a value between Generates an address of the dirom 4 for outputting a value between m-1.
한편 제3도 (a)~(c)는 종래 기술에 따른 각 블록의 출력파형도로서, 제3도(a)는 제1가산기(1)에 의해 합산된 수직, 수평윤곽 보정신호와, 리미터부(2)에 의해 특정레벨 이상이 제한된 신호를 보여주는 것으로서, 수직, 수평윤곽 보정신호가 특정레벨(-l~l -1)이상에서 일정레벨로 제한됨을 나타낸 것이다.3 (a) to 3 (c) show the output waveforms of the respective blocks according to the prior art, and FIG. 3 (a) shows the vertical and horizontal contour correction signals summed by the first adder 1 and the limiter. Part 2 shows a signal limited to a specific level or more, and indicates that the vertical and horizontal outline correction signals are limited to a certain level above a specific level (−l to l −1).
제3도(b)는 디롬 어드레스 발생부의 출력과 디롬의 출력을 보여주는 것으로서, 상기 디롬 어드레스 발생부(3)의 출력에 따른 디롬(4)의 출력 데이터 영역을 나타내었다.FIG. 3 (b) shows the output of the dirom address generator and the output of the dirom, and shows an output data area of the dirom 4 according to the output of the dirom address generator 3.
일예로서, 상기 다음 어드레스 발생부(3)에서 디롬의 최대 어드레스를 지정하면 디롬의 값은 최대 어드레스에 해당하는 데이터 값0을 출력하게 됨을 나타낸 것이다.As an example, when the next address generator 3 specifies the maximum address of the dirom, the value of the dirom indicates that the data value 0 corresponding to the maximum address is output.
이어서 제3도(c)는 리미터부의 출력 V와 디롬의 출력 Y와의 합으로 최종 저휘도신호 보상신호를 나타낸 것이다.3C shows the final low luminance signal compensation signal based on the sum of the output V of the limiter and the output Y of the dirom.
그러나, 상기와 같은 저휘도신호 보상회로는 디롬의 (-)휘도신호 보상데이터가 (+)휘도신호 보상데이터에 (-)부호만 붙이면 얻을 수 있음에도 불구하고 불필요한 롬의 사용을 초래하는 문제점이 있었다.However, the low luminance signal compensation circuit as described above has a problem of causing unnecessary use of the ROM even though the (−) luminance signal compensation data of the DiROM can be obtained by attaching the (−) sign to the (+) luminance signal compensation data. .
본 발명은 상기의 문제점을 해결하기 위한 안출한 것으로, (+)휘도신호 보상데이터로부터 (-)휘도신호 보상데이터를 얻을 수 있는 +/- 판별회로를 추가 구성하므로서, 불필요한 룸의 사용을 감소시키는데 목적이 있다.The present invention has been made to solve the above problems, and further comprises a + /-discrimination circuit for obtaining (-) luminance signal compensation data from the (+) luminance signal compensation data, thereby reducing the use of unnecessary room There is a purpose.
상기의 목적을 달성하기 위한 본 발명의 저휘도신호 보상회로는 수평윤곽 보정신호와 수직윤곽 보정신호를 합산하여 출력하는 제1가산기와, 상기 제1가산기에서 출력하는 수평, 수직윤곽 보정신호에서 특정레벨 이상의 신호를 제한하는 리미터부, 상기 리미터부의 출력신호에 해당하는 디롬의 데이터 값 출력을 위해 디롬의 어드레스를 발생 출력하는 디롬 어드레스 발생부, 상기 디롬 어드레스 발생부에서 지정하는 어드레스에 해당하는 데이터 값을 출력하는 디롬, 상기 리미터부의 출력신호중 특정신호를 이용하여 부호를 판별하여 음수일 경우 부호를 반전하여 출력하는 +/-판별회로부, 상기 리미터부의 출력신호에 +/-판별회로부의 데이터 값을 합산하여 최종 저휘도 보상신호를 출력하는 제2가산기를 포함하여 이루어짐을 특징으로 한다.The low luminance signal compensation circuit of the present invention for achieving the above object is specified by a first adder for summing and outputting the horizontal contour correction signal and the vertical contour correction signal, and the horizontal and vertical contour correction signal output from the first adder Limiter unit for limiting signal of level or higher, Dirom address generator for generating and outputting address of Dirom for outputting data value of Dirom corresponding to output signal of the limiter, Data value corresponding to address designated by Dirom address generator Di /, and +/- judging circuit unit for reversing the sign if the negative is determined by using a specific signal of the output signal of the limiter unit, and outputs the negative signal, the data value of the +/- judging circuit unit is added to the output signal of the limiter unit And a second adder for outputting a final low luminance compensation signal.
이하, 첨부도면을 참조하여 본 발명의 저휘도신호 보상회로를 설명하면 다음과 같다.Hereinafter, the low luminance signal compensation circuit of the present invention will be described with reference to the accompanying drawings.
제4도는 본 발명의 저휘도신호 보상회로의 구성블럭도이고, 제5도는 본 발명에 따른 디롬의 구성을 나타낸 도면이고, 제6도는 본 발명에 따른 +/-판별회로를 나타낸 것이다.4 is a block diagram of the low luminance signal compensation circuit of the present invention, FIG. 5 is a diagram showing the configuration of a dirom according to the present invention, and FIG. 6 is a +/- discrimination circuit according to the present invention.
먼저, 본 발명의 저휘도신호 보상회로는 제4도에서와 같이, 수평윤곽 보정신호와 수직윤곽보정신호를 입력으로 하여 두 신호를 합산하는 제1가산기(11)와, 상기 제1가산기(11)에서 출력하는 윤곽보정 신호를 입력으로 하여 특정레벨 이상의 신호를 제한하는 리미터부(12), 최종 저휘도신호 보상을 위해 상기 리미터부(12)의 출력신호에 대응하여 상기 리미터부(12)의 출력신호에 더해줄 데이터 값을 저장하는 디롬(DROM)(13)과, 상기 리미터부(12)의 출력신호를 입력으로 하여 디롬(13)의 어드레스를 지정해주는 디롬 어드레스 발생부(14)와, 상기 리미터부(12)의 출력신호중 최상위 비트(MSB)로부터 신호의 부호를 판별하여 음수일 경우, 상기 디롬(13)에서 출력하는 데이터에 2의 보수(2's Complement)를 취하여 출력하는 +/-판별회로부(15)와, 상기 +/-판별회로부(15)의 출력과 상기 리미터부(12)의 출력신호를 합산하여 최종 저휘도 보상신호를 출력하는 제2가산기(16)를 포함하여 구성한다.First, as shown in FIG. 4, the low luminance signal compensation circuit of the present invention includes a first adder 11 and a first adder 11 for adding two signals by inputting a horizontal outline correction signal and a vertical outline correction signal. Limiter unit 12 that limits the signal of a certain level or more by inputting the contour correction signal output from the), and in response to the output signal of the limiter unit 12 for the final low luminance signal compensation A dirom (DROM) 13 for storing data values to be added to the output signal, a dirom address generator 14 for specifying an address of the dirom 13 by inputting the output signal of the limiter unit 12, and +/- discriminant circuit unit for determining the sign of the signal from the most significant bit (MSB) of the output signal of the limiter unit 12 and taking a two's complement to the data output from the diode (13) (15), and the output of the + /-discrimination circuit section 15 Summing the output signals of the limiter unit 12 to end the low luminance is configured to include a second adder (16) for outputting a compensation signal.
상기와 같이 구성된 본 발명의 저휘도신호 보상회로의 동작설명은 다음과 같다.The operation description of the low luminance signal compensation circuit of the present invention configured as described above is as follows.
제4도에서와 같이, 수평윤곽 보정신호와 수직윤곽 보정신호를 제1가산기(11)에서 합산하여 윤곽보정신호를 출력하면 리미터부(12)는 상기 제1가산기(11)의 출력신호에서, 특정레벨 이상의 신호를 제한한다.As shown in FIG. 4, when the horizontal contour correction signal and the vertical contour correction signal are summed by the first adder 11 to output the contour correction signal, the limiter unit 12 outputs the output signal of the first adder 11. Limit signals above a certain level.
이때 상기 리미터부(12)의 출력신호가 양수인 경우에는 상기 디롬 어드레스 발생부(14)에서, (+)휘도신호 보상데이터 출력을 위해 디롬(13)의 어드레스를 지정해주면, 디롬(13)에서는 지정된 어드레스에 해당하는 (+)휘도신호 보상데이터중 특정데이터를 출력하여 상기 디롬(13)의 출력데이터와 리미터부(12)의 출력신호를 제2가산기(16)에서 합산하여 최종 저휘도 보상신호를 출력한다.In this case, when the output signal of the limiter unit 12 is positive, the dirom address generation unit 14 specifies the address of the dirom 13 for outputting the positive luminance signal compensation data. Outputs the specific data among the positive luminance signal compensation data corresponding to the address, and adds the output data of the dirom 13 and the output signal of the limiter unit 12 to the final low luminance compensation signal. Output
상기와 같이 리미터부(12)의 출력신호가 양수인 경우에는 종래와 동일한 방식에 의해 최종 저휘도 보상신호가 얻어진다,When the output signal of the limiter unit 12 is positive as described above, the final low luminance compensation signal is obtained by the same method as in the prior art.
하지만 상기 리미터부(12)의 출력신호가 음수인 경우에는 다음과 같은 방식에 의해 최종 저휘도 보상신호가 얻어진다.However, when the output signal of the limiter 12 is negative, the final low luminance compensation signal is obtained by the following method.
즉, 상기 리미터부(12)의 출력신호가 음수인 경우, 디롬 어드레스 발생부(14)는 상기 리미터부(12)의 출력신호의 절대값을 디롬 어드레스로 출력한다.That is, when the output signal of the limiter unit 12 is negative, the dirom address generator 14 outputs the absolute value of the output signal of the limiter unit 12 as the dirom address.
이때(디롬(13)은 상기 디롬 어드레스 발생부(14)에서 출력하는 어드레스에 해당하는 데이터를 출력한다.At this time (the DRAM 13 outputs data corresponding to the address output from the ROM address generator 14).
이어서, 상기 +/-판별회로부(15)는 리미터부(12)의 출력신호에서, 최상위 비트(MSB)로부터 리미터부(12)의 출력신호가 음수인지 양수인지를 판별하여 음수이면 디롬(13)에서 출력하는 데이터에 2'의 보수를 추하여 음수로 변환한 다음 제2가산기(16)로 출력하는 상기 제2가산기(16)는 리미터부(12)의 출력과 +/-판별회로부(15)의 출력을 합산하여 최종 저휘도 보상신호를 출력한다.Subsequently, the +/- judging circuit unit 15 determines whether the output signal of the limiter unit 12 is negative or positive from the most significant bit MSB from the output signal of the limiter unit 12, and if it is negative, the dirom 13 The second adder 16 converts negative numbers by adding 2's complement to the data output from the second adder 16, and outputs the limiter unit 12 and the +/- discrimination circuit unit 15. The final low luminance compensation signal is output by summing outputs of?.
이어 본 발명에 따른 디롬의 구성은 제5도에서와 같이 디롬은 (-)휘도신호 보상데이터만을 얻고자 할 때는 상기 (+)휘도신호 보상데이터에 2의 보수를 취하면 된다.Next, as shown in FIG. 5, the configuration of the dirom according to the present invention may take two's complement to the (+) luminance signal compensation data when only the (-) luminance signal compensation data is to be obtained.
한편 제6도는 본 발명에 따른 +/-판별회로부의 상세도로서, 디롬이 데이터 값이 5Bit인 경우를 나타내었다.FIG. 6 is a detailed view of the +/- discrimination circuit unit according to the present invention.
먼저 제6도에서와 같이, 디렘의 출력신호와 리미터부의 출력신호에서 최상위 비트(MSB)를 공통 입력으로 하는 복수개의 익스클루시브 오아 게이트(EXCLUSIVE OR GATE)부(21)와, 상기 익스클루시브 오아 게이트부(21)의 출력을 입력으로 하는 복수개의 반가산기부(22)로 구성되어, 상기 리미터부(12)의 출력신호가 양수인 경우에는 상기 리미터부(12)의 출력신호에서 최상위 비트가 0이므로 디롬(13)에서 출력하는 데이터가 변하지 않지만, 음수인 경우에는 상기 리미터부(12)의 출력신호에서 최상위 비트가 1이므로 디롬(13)의 데이터는 익스클루시브 오아 게이트부(21)를 통과하면 1의 보수가 취해지며, 이어 반가산기부(22)를 통과하면 2의 보수가 취해져 결국 디롬과 데이터는 부호가 반전된다.First, as shown in FIG. 6, a plurality of EXCLUSIVE OR GATE sections 21 having the most significant bit MSB as a common input in the output signal of the DRAM and the output signal of the limiter section, and the exclusive It is composed of a plurality of half-adder 22 for inputting the output of the OR gate 21, if the output signal of the limiter 12 is positive, the most significant bit of the output signal of the limiter 12 is 0 Since the data output from the dirom 13 does not change, but in the case of a negative number, since the most significant bit is 1 in the output signal of the limiter unit 12, the data of the dirome 13 passes through the exclusive ora gate unit 21. Then, one's complement is taken, and then, when passing through the half adder 22, two's complement is taken, so that the sign and the data are reversed.
이상 진술한 바와 같이, 본 발명의 저휘도신호 보상회로는 디롬에서 (+)휘도신호 보상데이터로부터 (-)휘도신호 보상데이터를 얻을 수 있으므로 (-)휘도신호 보상데이터의 저장이 불필요해 디롬의 용량을 종래의 방식에 비해 반으로 감소시킬 수 있는 효과가 있다.As stated above, the low luminance signal compensation circuit of the present invention can obtain (-) luminance signal compensation data from the (+) luminance signal compensation data in the ROM, so that it is unnecessary to store (-) luminance signal compensation data. There is an effect that can be reduced in half compared to the conventional method.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043481A KR0172842B1 (en) | 1995-11-24 | 1995-11-24 | Low brightness signal compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043481A KR0172842B1 (en) | 1995-11-24 | 1995-11-24 | Low brightness signal compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970031992A KR970031992A (en) | 1997-06-26 |
| KR0172842B1 true KR0172842B1 (en) | 1999-03-20 |
Family
ID=19435554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043481A KR0172842B1 (en) | 1995-11-24 | 1995-11-24 | Low brightness signal compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172842B1 (en) |
-
1995
- 1995-11-24 KR KR1019950043481A patent/KR0172842B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970031992A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100236536B1 (en) | Modulo address generator | |
| CA1301937C (en) | Absolute value calculating circuit having a single adder | |
| EP0762739A2 (en) | Gamma correction circuit | |
| JPH0418865A (en) | Gamma correction circuit | |
| JP2000163252A (en) | Circuit, system, and method for digital signal processing for executing approximation with respect to logarithm and inverse logarithm | |
| US5325321A (en) | High speed parallel multiplication circuit having a reduced number of gate stages | |
| KR0172842B1 (en) | Low brightness signal compensation circuit | |
| WO1991018355A1 (en) | Integrated interpolator and method of operation | |
| JP3348499B2 (en) | Cyclic noise reduction device | |
| JPS6171772A (en) | Contour emphasizing circuit | |
| JP3045245B2 (en) | Gamma correction circuit | |
| KR900006007B1 (en) | Digital signal processing circuit | |
| KR960015194A (en) | Absolute value calculation method and circuit | |
| JP2783221B2 (en) | Decryption method | |
| KR19980052741A (en) | Modulo address generator and its method | |
| JPH0635673A (en) | Multiplying method and circuit | |
| KR0147408B1 (en) | Digital gamma correction circuit | |
| JPH05176221A (en) | Gamma correction circuit | |
| JP3135156B2 (en) | Qe table data creation method, Qe table data creation device, and Qe table data reading device | |
| JP2699358B2 (en) | Decoder circuit | |
| JPH0784753A (en) | Fixed point type digital signal processor | |
| JPS61105640A (en) | Parallel complement circuit | |
| JPS61189021A (en) | Attenuation quantity setting system | |
| JP2666349B2 (en) | Peak level detection circuit | |
| JP2580895Y2 (en) | Digital / analog converter with non-linear data conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |