KR0171940B1 - 반도체 소자의 콘택홀 제조방법 - Google Patents

반도체 소자의 콘택홀 제조방법 Download PDF

Info

Publication number
KR0171940B1
KR0171940B1 KR1019950006325A KR19950006325A KR0171940B1 KR 0171940 B1 KR0171940 B1 KR 0171940B1 KR 1019950006325 A KR1019950006325 A KR 1019950006325A KR 19950006325 A KR19950006325 A KR 19950006325A KR 0171940 B1 KR0171940 B1 KR 0171940B1
Authority
KR
South Korea
Prior art keywords
pattern
exposure
photoresist
photosensitive film
semiconductor device
Prior art date
Application number
KR1019950006325A
Other languages
English (en)
Other versions
KR960035819A (ko
Inventor
배상만
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950006325A priority Critical patent/KR0171940B1/ko
Publication of KR960035819A publication Critical patent/KR960035819A/ko
Application granted granted Critical
Publication of KR0171940B1 publication Critical patent/KR0171940B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 제조방법에 관한 것으로서, 반도체 장치의 제조공정중 소자에 사용된 물질들 간의 반사도 차이나, 토폴로지 변화에 의한 난반사 및 정재파 효과의 차이에 의한 감광막 패턴의 CD 바이어스 변화를 보상하기 위하여 감광막 패턴 형성을 위한 노광 공정싱 토폴로지나 흡수율이 다른 층상의 감광막을 일차로 예정된 에너지로 노광하고, 이차로 패턴 형성을 위한 선택 노광 공정을 진행하여 부위들간의 CD 바이어스를 비슷하게 한 후, 현상하여 감광막 패턴을 형성하였으므로, 경사진 부분에 미현상되어 남는 잔류 감광막 생성을 방지하고, 패턴의 오형성을 방지하여 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있다.

Description

반도체 소자의 콘택홀 제조방법
제1a 및 제1b도는 종래 반도체 소자의 콘택홀 제조 공정도.
제2도는 종래 기술에 따른 반도체 소자의 콘택홀 제조 공정시의 반도체 기판의 위치에 따른 광세기를 도시한 그래프.
제3a도 내지 제3c도는 본 발명에 따른 반도체 소자의 제조 공정도.
제4도는 제3a도에서의 반도체 기판에서의 위치에 따른 광세기를 도시한 그래프.
제5도는 제3b도에서의 반도체 기판에서의 위치에 따른 광세기를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 입사광 2,14 : 노광마스크
3 : 투명기판 4 : 광차단막 패턴
5 : 감광막 6 : 소자분리 산화막
7 : 반도체 기판 8 : 반도체 기판에서 반사되는 빛
9 : 소자분리 산화막에서 반사되는 빛 12 : 잔류 감광막
13 : 콘택홀 a : 반도체 기판측 영역
b : 토폴로지 변화가 있는 영역 c : 소자분리 산화막측 영역
d1 : 오버 바이어스 CD영역 d2 : 언더 바이어스 CD영역
본 발명은 반도체 소자의 콘택홀 제조방법에 관한 것으로서, 특히 기판의 토폴로지나 광반사율 차가 있는 부분에 대하여 예정된 에너지의 광으로 일차 노광한 후, 패턴 형성을 위한 이차 노광을 실시하여 부위에 따른 광강도 차이를 제거하여 잔류 감광막 생성을 방지하고, 임계크기(critical dimention; 이하 CD라 칭함) 바이어스를 일치시켜 패턴의 오형성을 방지하여 소자 동작의 신뢰성 및 공정수율을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
최근 반도체 장치의 고집적화 추세에 따라 감광막 패턴을 형성하는 축소 노광 장치(stepper)의 광분해능을 향상시키기 위하여 광원의 파장을 감소시켜, 예를 들어 파장이 436 및 365mm인 G-라인 및 I-라인 축소 노광 장치는 공정 분해능이 각각 약 0.7, 0.5㎛정도이다.
따라서 0.5㎛이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultraviolet), 예를들어 파장이 248nm인 KrF레이저나 193nm인 ArF레이저를 광원으로 사용하는 축소 노광 장치를 이용하면, 라인/스페이스 패턴의 경우에는 약 0.30㎛정도의 패턴 분해도 가능하다.
또한 KrF레이저를 사용하는 축소 노광 장치 및 위상반전 마스크를 사용하여도 0.20㎛이하 크기의 패턴 형성이 불가능하며, 이를 위해서는 E빔이나 X선 리소그래피 기술을 사용한다.
그러나 상기와 같은 기술은 광학적 노광장치에 비해 생산량이 현저하게 작아 양산 단계로의 적용이 어렵고, 장비의 추가 도입에 따른 생산원가가 상승한다.
제1a도 및 제1b도는 종래 기술에 따른 반도체 소자의 제조 공정도로서, 콘택홀 형성의 예이며, 제2도와 연관시켜 설명한다.
먼저, 반도체 기판(7)상에 통상의 소자 분리 산화막(6)을 형성하고, 상기 전체구조 표면의 비 노광영역에 패턴이 형성되는 감광막(5)을 도포한 후, 상기 감광막(5)에서 패턴으로 예정된 부분과 대응되는 위치에 광차단막 패턴(4)이 투명기판(3)상에 형성된 노광마스크(2)를 사용하여 상기 감광막(5)을 노광(1)한다.
이때, 상기 감광막(5)의 노광영역(a,b,c)은 각각 반도체 기판(7)의 평탄한 부분과 경사진 부분 및 소자 분리 산화막(6)부분으로 구성된다(제1a도 참조).
그 다음, 상기 감광막(5)의 노광된 부분을 제거하하는 현상공정으로 반도체 기판(7)과 소자 분리 산화막(6)의 일측을 노출시키는 감광막(5) 패턴을 형성한다.
그러나 상기 경사면에서의 난반사와 바닥면의 반사율 차에 의해 감광막(5)에 대한 정재파 효과가 부위별로 달라져, 동일시간 노광 및 현상을 거치면, 제2도에 도시되어 있는 바와 같이 a, b, c부분에서의 광세기 분포의 이동이 일어난다. 이때 상기 a부분은 b부분에서 난반사된 광세기까지 노광 효과를 일으켜 감광막(5)의 피.에이.씨(photo active compound)가 많이 반응되어 오버(over) CD바이어스가 발생되고, 소자분리 산화막(6)의 경계 부분 b에서는 광강도가 부족하여 언더(under) CD바이어스가 발생하여, 양측벽이 각각 d1 및 d2의 씨.디(critical dimantion; CD)바이어스가 차가 발생하므로, 패턴이 형성하고자 하는 위치에서 한쪽으로 이동되게 형성되며, 언더 CD 바이어스 부분에서는 감광막 구성물질이나 부산물인 감광막 잔류물(12)이 남아 후속 공정이 어려워져, 소자동작의 신뢰성 및 공정수율을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 기판의 토폴로지 변화에 의해 단차가 진경사 및 높은 부분에 낮은 에너지로 일차 노광하여 반사광에 의한 빛 강도 차이를 보상하고, 이차로 패턴 마스크로 이용하여 선택 노광하여 CD바이어스의 이동이 방지되고,감광막 잔류물이 남지 않아 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 반도체 소자의 콘택홀 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택홀 제조방법은,
반도체기판 상부에 토폴로지 변화가 있는 부분을 형성하는 공정과,
전체표면상부에 감광막을 도포하는 공정과,
상기 반도체 기판에서 노폴로지 변화가 있는 부분을 형성하는 공정에 사용되었던 노광 마스크를 사용하여 상기 감광막을 예정된 에너지로 일차 노광하는 공정과,
상기 감광막을 패턴 형성을 위한 노광 마스크로 이차 노광하는 공정과,
상기 감광막에서 노광된 부분을 현상하여 제거함으로써 감광막 패턴을 형성하는 공정을 구비하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 콘택홀 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제3a도 및 제3c도는 본 발명의 따른 반도체 소자의 제조 공정도로서, 포지티브형 감광막을 사용한 예이며, 제4도 및 제5도와 연관시켜 설명한다.
먼저, 반도체 기판(7)상에 소자 분리 산화막(6)을 형성하고, 상기 구조의 전표면에 비 노광영역이 패턴이 되는 감광막(5)을 도포한 후, 상기 소자 분리 산화막(6) 형성시의 패턴닝용 제1노광마스크(14)를 사용하여 예정된 에너지로 일차 노광한다.
이때 상기 제1노광마스크(14)는 소자 분리 산화막(6)의 상측 부분을 모두 노출시키므로 b 및 c부분이 모두 노광되며, 제4도에 도시되어 있는 바와 같이 상기에서의 일차 노광에너지는 감광막(5)의 잔류물이 남지 않는 정도의 에너지로서 전체의 현상에 필요한 에너지(Et)의 약 2~20%정도의 에너지이다(제3a도 참조).
그 다음 상기 감광막(5)에서 패턴으로 예정된 부분과 대응되는 위치, 즉 반도체 기판(7)의 평탄한 부분 a와 소자 분리 산화막(6)의 경계면 b를 제외한 부분의 광을 차단하는 노광마스크(2)를 사용하여 이차 노광한다. 이때 상기 이차 노광에너지는 감광막(5)의 반응에 충분한 정도의 세기로 실시하여 제5도에 도시되어 있는 바와 같은 광세기 분포를 갖도록 한다(제3b도 참조).
그 후, 상기 감광막(5)의 노광된 부분을 제거하여 반도체 기판(7)과 소자 분리 산화막(6)의 일측을 노출시키는 감광막(5)패턴을 형성한다.
이때의 감광막(5)패턴은 일차 노광에 의해 부위에 따른 CD바이어스가 비슷하게 되며, a 및 b부분의 노광강도가 전체 감광막(5) 현상에 충분한 수준 이상이 되므로 감광막 잔류물이 남지 않는다.
상기에서의 반도체 기판과 소자분리 산화막 간의 반사도 차이 및 소자분리 산화막의 토폴로지에 의한 CD 바이어스 보상을 예로 들었으나, 반사도 차이를 보이는 다양한 물질들이나 다양한 토폴로지에 대해서도 본 발명의 사상을 적용할 수 있다.
또한 일차 노광 마스크로 전 공정에서 토폴로지 변화를 일으킨 층에 대한 노광마스크를 사용하므로 별도의 마스크 제작이 불필요하며, 포지티브형 감광막이 아닌 네가티브형 감광막에도 적용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 반도체 장치의 제조 공정중 소자에 사용된 물질들 간의 반사도 차이나, 토폴로지 변화에 의한 난반사 및 정재파 효과의 차이에 의한 감광막 패턴의 CD바이어스 변화를 보상하기 위하여 감광막 패턴 형성을 위한 노광 공정시 토폴로지나 흡수율이 다른 층상의 감광막을 일차로 예정된 에너지로 노광하고, 이차로 패턴 형성을 위한 선택 노광 공정을 진행하여 부위들 간의 CD바이어스를 비슷하게 한 후, 현상하여 감광막 패턴을 형성하였으므로, 경사진 부분에 미현상되어 남는 잔류 감광막 생성을 방지하고, 패턴의 오형성을 방지하여 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (3)

  1. 반도체 기판 상부에 토폴로지 변화가 있는 부분을 형성하는 공정과, 전체표면상부에 감광막을 도포하는 공정과, 상기 반도체 기판에서 토폴로지 변화가 있는 부분을 형성하는 공정에 사용되었던 노광 마스크를 사용하여 상기 감광막을 예정된 에너지로 일차 노광하는 공정과, 상기 감광막을 패턴 형성을 위한 노광 마스크로 이차 노광하는 공정과, 상기 감광막에서 노광된 부분을 현상하여 제거함으로써 감광막 패턴을 형성하는 공정을 구비하는 반도체 소자의 콘택홀 제조방법.
  2. 제1항에 있어서, 상기 감광막이 포지티브 또는 네가티브형인 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
  3. 제1항에 있어서, 상기 일차 노광공정은 전체 현상에 필요한 에너지의 2~20%정도로 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
KR1019950006325A 1995-03-24 1995-03-24 반도체 소자의 콘택홀 제조방법 KR0171940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006325A KR0171940B1 (ko) 1995-03-24 1995-03-24 반도체 소자의 콘택홀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006325A KR0171940B1 (ko) 1995-03-24 1995-03-24 반도체 소자의 콘택홀 제조방법

Publications (2)

Publication Number Publication Date
KR960035819A KR960035819A (ko) 1996-10-28
KR0171940B1 true KR0171940B1 (ko) 1999-03-30

Family

ID=19410487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006325A KR0171940B1 (ko) 1995-03-24 1995-03-24 반도체 소자의 콘택홀 제조방법

Country Status (1)

Country Link
KR (1) KR0171940B1 (ko)

Also Published As

Publication number Publication date
KR960035819A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
US6015650A (en) Method for forming micro patterns of semiconductor devices
US5955222A (en) Method of making a rim-type phase-shift mask and mask manufactured thereby
US5308721A (en) Self-aligned method of making phase-shifting lithograhic masks having three or more phase-shifts
US5573634A (en) Method for forming contact holes of a semiconductor device
CA2116805C (en) Mask and method for manufacturing the same
KR970009825B1 (ko) 하프톤형 위상반전 마스크 및 그 제조 방법
JP4613364B2 (ja) レジストパタン形成方法
US6902851B1 (en) Method for using phase-shifting mask
US5338626A (en) Fabrication of phase-shifting lithographic masks
KR0119377B1 (ko) 반도체장치 제조방법
KR0171940B1 (ko) 반도체 소자의 콘택홀 제조방법
KR970009822B1 (ko) 하프톤형 위상반전 마스크 및 그 제조방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR20020051109A (ko) 하프톤 마스크의 제조 방법
US5928814A (en) Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate
KR100870347B1 (ko) 이미지 소자의 제조 방법
US6406819B1 (en) Method for selective PSM with assist OPC
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100214063B1 (ko) 위상반전마스크 제조방법
KR100393202B1 (ko) 패턴형성에사용되는마스크및그제조방법
KR0130168B1 (ko) 미세 패턴 형성방법
KR0123241B1 (ko) 포토마스크 및 그 제조방법
KR100272519B1 (ko) 반도체소자의 패터닝방법
KR0137618B1 (ko) 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee