KR0171096B1 - Capacitor fabrication method - Google Patents
Capacitor fabrication method Download PDFInfo
- Publication number
- KR0171096B1 KR0171096B1 KR1019950047359A KR19950047359A KR0171096B1 KR 0171096 B1 KR0171096 B1 KR 0171096B1 KR 1019950047359 A KR1019950047359 A KR 1019950047359A KR 19950047359 A KR19950047359 A KR 19950047359A KR 0171096 B1 KR0171096 B1 KR 0171096B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor electrode
- capacitor
- material film
- dielectric layer
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
본 발명에 의한 반도체 장치의 캐패시터는 도전물질층으로 형성시킨 제1캐패시터전극 및 제2캐패시터전극과, 제1캐패시터전극 및 제2캐패시터전극의 사이에 형성된 반도체물질막과, 제1캐패시터전극과 반도체물질막의 계면에 형성된 제1유전층과, 제2캐패시터전극과 반도체물질막의 계면에 형성된 제2유전층을 포함하여 이루어지는 것을 특징으로 하며, 그 제조방법으로는 도전물질로 제1캐패시터전극을 형성시키는 단게와, 제1캐패시터전극의 상면에 티타니아계의 물질로 모체 절연물질막을 형성시키는 단계와, 모체 절연물질막에 미량의 도판트와 회트류 이온을 첨가하여 반응시키면서, 다시 환원 분위기 속에서 열처리/서냉하여 모체 절연물질막이 반도체물질막으로 형성되도록 하는 단계와, 반도체물질막의 상면에 도전물질로 제2캐패시터전극을 형성시키고,, 다시 산화 분위기 속에서 열처리하여 제1캐패시터전극과 반도체물질막의 계면에는 제1유전층이 형성되도록 하고, 제2캐패시터전극과 반도체물질막의 계면에는 제2유전층이 형성되도록 하는 단계를 포함하여 이루어진다.The capacitor of the semiconductor device according to the present invention includes a semiconductor material film formed between a first capacitor electrode and a second capacitor electrode formed of a conductive material layer, and between the first capacitor electrode and the second capacitor electrode, and the first capacitor electrode and the semiconductor. And a first dielectric layer formed at the interface of the material film, and a second dielectric layer formed at the interface between the second capacitor electrode and the semiconductor material film. The manufacturing method includes the steps of forming the first capacitor electrode with a conductive material; Forming a matrix insulating material film on the upper surface of the first capacitor electrode by using a titania-based material, and adding a small amount of dopant and slate ions to the matrix insulating material film and reacting the same; The mother insulating material film is formed of a semiconductor material film, and the second capacitor electrode as a conductive material on the upper surface of the semiconductor material film And forming a first dielectric layer at an interface between the first capacitor electrode and the semiconductor material film by performing heat treatment in an oxidizing atmosphere and forming a second dielectric layer at an interface between the second capacitor electrode and the semiconductor material film. Is done.
Description
제1도는 종래의 반도체 장치의 캐패시터와 그 제조방법을 설명하기 위한 단면도.1 is a cross-sectional view illustrating a capacitor of a conventional semiconductor device and a method of manufacturing the same.
제2도는 본 발명에 의한 반도체 장치의 캐패시터의 일부 단면을 도시한 단면도.2 is a cross-sectional view showing a partial cross section of a capacitor of a semiconductor device according to the present invention.
제3도는 본 발명에 의한 반도체 장치의 캐패시터 제조방법의 단계를 도시한 단면도.3 is a cross-sectional view showing steps of a capacitor manufacturing method of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 스토리지전극 11 : 플레이트전극10: storage electrode 11: plate electrode
12 : O-N-O 또는 N-O 구조의 유전체막 20,30 : 제1캐패시터전극12: dielectric film having an O-N-O or N-O structure 20,30: first capacitor electrode
21,31 : 반도체물질막 21-1 : 제1유전층21,31: semiconductor material film 21-1: first dielectric layer
21-2 : 제2유전층 22,32 : 제2캐패시터전극21-2: Second dielectric layer 22,32: Second capacitor electrode
본 발명은 반도체 장치의 캐패시터(capacitor)와 그 제조방법에 관한 것으로, 특히 반도체 장치에서 높은 정전용량을 가지는 캐패시터를 제조함으로써 반도체 기억소자의 고집적화에 적당하도록 한 반도체 장치의 캐패시터와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor of a semiconductor device and a method of manufacturing the same, and more particularly to a capacitor of a semiconductor device and a method of manufacturing the same, which are suitable for high integration of a semiconductor memory device by manufacturing a capacitor having a high capacitance in a semiconductor device. will be.
일반적으로 반도체 장치의 캐패시터는 반도체 기판상에서 다층적층(stack)형 또는 트랜치(trench)형 등의 캐패시터 제조방법에 의해 형성되며, 캐패시터의 정전용량을 극대화시키기 위해서는 캐패시터의 유전층을 구성하는 유전물질의 고유 유전상수나 스토리지전극의 면적이 클수록 좋고, 유전층의 두께는 얇을수록 좋다.In general, a capacitor of a semiconductor device is formed by a capacitor manufacturing method such as a stack type or a trench type on a semiconductor substrate, and in order to maximize the capacitance of the capacitor, the intrinsic material of the dielectric material constituting the dielectric layer of the capacitor is maximized. The larger the dielectric constant or the area of the storage electrode, the better and the thinner the dielectric layer is.
즉, 반도체 장치에서 캐패시터의 정전용량(C; capacitance)은That is, in the semiconductor device, the capacitance C of the capacitor is
C = ε × [A ÷ d]C = ε × [A ÷ d]
의 식으로 표현될 수 있으며, ε는 유전물질의 유전율이고, A는 스토리지 전극의 표면적, d는 유전층의 두께를 표시하고 있다.Where ε is the dielectric constant of the dielectric material, A is the surface area of the storage electrode, and d is the thickness of the dielectric layer.
제1도는 종래의 반도체 장치의 캐패시터와 그 제조방법을 설명하기 위한 도면으로, 종래의 반도체 장치의 캐패시터 제조방법에 의해 제조된 캐패시터의 일부 단면을 도시한 도면이다. 이하 첨부된 도면을 참고로 종래의 반도체 장치의캐패시터와 그 제조방법을 설명하면 다음과 같다.1 is a view for explaining a capacitor and a method of manufacturing the conventional semiconductor device, showing a partial cross section of the capacitor manufactured by the capacitor manufacturing method of the conventional semiconductor device. Hereinafter, a capacitor and a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
종래의 반도체 장치의 캐패시터 제조방법에서의 일실시에인 다층적층형의 캐패시터 제조방법은 반도체 기판상에 형성시킨 반도체소자의 불순물영역에 매몰접촉(burried contact)하게 형성시킨 불순물이 도핑된 다결정실리콘(doped polysilicon)으로 스토리지(storage)전극을 형성시킨 후에, 그 상면에 열적으로 형성시킨 유전층, 즉 실리콘질화막(silicon nitride ; Si3N4이하 N이라함)과, 이 실리콘질화막(N)을 산화시킨 실리콘산화막(silicon oxide ; SiO2이하 O이라 함)의 O-N-O 또는 N-O의 구조의 유전층을 형성시킨 후에, 유전층의 상면에 불순물이 도핑된 다결정실리콘의 플레이트(plate)전극을 형성시킨다.(도면에 도시안됨)In one embodiment of the conventional capacitor manufacturing method of a semiconductor device, a multilayer multilayer capacitor manufacturing method is doped with polycrystalline silicon doped with impurities formed by buried contact with an impurity region of a semiconductor device formed on a semiconductor substrate. After the storage electrode is formed of polysilicon, a dielectric layer thermally formed on the upper surface thereof, that is, silicon nitride (hereinafter referred to as Si 3 N 4 or less N) and silicon oxidized the silicon nitride film (N) After forming a dielectric layer having a structure of ONO or NO of an oxide film (hereinafter referred to as SiO 2 or less O), a plate electrode of polycrystalline silicon doped with impurities is formed on the upper surface of the dielectric layer (not shown). )
즉, 종래의 반도체 장치의 캐패시터는 제1도에 도시된 바와 같이, 불순물이 도핑된 다결정실리콘으로 형성시킨 스토리지전극(10)과 플레이트전극(11)의 사이에 O-N-O 또는 N-O의 구조의 유전층(12)으로 이루어진다.That is, as shown in FIG. 1, the capacitor of the conventional semiconductor device has a dielectric layer 12 having a structure of ONO or NO between the storage electrode 10 and the plate electrode 11 formed of polycrystalline silicon doped with impurities. )
그러나 종래의 반도체 장치 캐패시터 제조방법에서는 반도체 소자의 고집적화에 따라 캐패시터 전극 즉, 스토리지전극의 표면적이 점차로 작아지게 됨에 따라 정전용량을 증대시키기에는 한계가 있다.However, in the conventional semiconductor device capacitor manufacturing method, there is a limit to increase the capacitance as the surface area of the capacitor electrode, that is, the storage electrode, gradually decreases as the semiconductor device is highly integrated.
또한 종래의 반도체 장치의 캐패시터에서는 실리콘질화막(N)과 실리콘산화막(O)의 제한된 고유 유전상수(실리콘질화막의 고유 유전상수=7.5, 실리콘산화막의 고유 유전상수=3.9)에 의해서 O-N-O 또는 N-O의 적층구조의 유전층의 유전율도 제한되어 있어서 캐패시터의 정전용량을 증대시키기에는 한계가 있는 문제가 발생되었다.In the capacitor of the conventional semiconductor device, the ONO or NO is laminated by the limited intrinsic dielectric constant of the silicon nitride film N and the silicon oxide film O (intrinsic dielectric constant of silicon nitride film = 7.5, intrinsic dielectric constant of silicon oxide film = 3.9). Since the dielectric constant of the dielectric layer of the structure is also limited, there is a problem that there is a limit to increase the capacitance of the capacitor.
본 발명은 이러한 문제를 해결하기 위하여 안출된 것으로, 반도체 장치의 캐패시터와 그 제조방법을 개선하여 높은 정전용량을 갖는 캐패시터를 형성하는 것이 그 목적이다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object thereof is to form a capacitor having a high capacitance by improving a capacitor of a semiconductor device and a manufacturing method thereof.
본 발명에 의한 반도체 장치의 캐패시터와 그 제조방법에서 반도체 장치의 캐패시터는 도전물질층으로 형성시킨 제1캐패시터전극 및 제2캐패시터전극과, 제1캐패시터전극 및 제2캐패시터전극의 사이에 형성된 반도체물질과, 제1캐패시터전극과 반도체물질막의 계면에 형성된 제1유전층과, 제2캐패시터전극과 반도체물질막의 계면에 형성된 제2유전층을 포함하여 이루어지는 것을 특징으로 하며, 그 제조방법으로는 도전물질로 제1캐패시터전극을 형성시키는 단계와, 제1캐패시터전극의 상면에 티타니아계의 물질로 모체 절연물질막을 형성시키는 단계와, 모체 절연물질막에 미량의 도판트(dopant)와 희토(rare earth)류 이온을 첨가하여 반응시키면서, 다시 환원 분위기 속에서 열처리/서냉하여 모체 절연물질막이 반도체물질막으로 형성되도록 하는 단계와, 반도체물질막의 상면에 도전물질로 제2캐패시터전극을 형성시키고, 다시 산화 분위기 속에서 열처리하여 제1캐패시터전극과 반도체물질막의 계면에는 제1유전층이 형성되도록 하고, 제2캐패시터전극과 반도체물질막의 계면에는 제2유전층이 형성되도록 하는 단계를 포함하여 이루어진다.In the semiconductor device capacitor and the method of manufacturing the same, the semiconductor device capacitor includes a semiconductor material formed between a first capacitor electrode and a second capacitor electrode formed of a conductive material layer, and between the first capacitor electrode and the second capacitor electrode. And a first dielectric layer formed at the interface between the first capacitor electrode and the semiconductor material film, and a second dielectric layer formed at the interface between the second capacitor electrode and the semiconductor material film. Forming a first capacitor electrode, forming a mother insulating material film with a titania-based material on an upper surface of the first capacitor electrode, and a small amount of dopant and rare earth ions in the mother insulating material film. Adding and reacting, followed by heat treatment / slow cooling in a reducing atmosphere so that the mother insulating material film is formed into a semiconductor material film. The second capacitor electrode is formed of a conductive material on the upper surface of the semiconductor material film, and then heat-treated in an oxidizing atmosphere so that a first dielectric layer is formed at the interface between the first capacitor electrode and the semiconductor material film, and the second capacitor electrode and the semiconductor material film The interface includes a step of forming a second dielectric layer.
제2도는 본 발명에 의한 반도체 장치의 캐패시터의 일부 단면을 도시한 단면도이고, 제3도는 본 발명에 의한 반도체 장치의 캐패시터 제조방법의 단게를 도시한 단면도로서, 이하 첨부된 도면을 참고하여 본 발명에 의한 반도체 장치의 캐패시터와 그 제조방법을 설명하면 다음과 같다.2 is a cross-sectional view showing a partial cross-sectional view of a capacitor of a semiconductor device according to the present invention, Figure 3 is a cross-sectional view showing a stage of a capacitor manufacturing method of a semiconductor device according to the present invention, with reference to the accompanying drawings below. The capacitor of the semiconductor device and the manufacturing method thereof are as follows.
본 발명에 의한 반도체 장치의 캐패시터는 제2도에 도시된 바와 같이, 도전물질층로 불순물이 도핑된 다결정실리콘(doped polysilicon)으로 형성시킨 제1캐패시터전극(20) 및 제2캐패시터전극(22)과, 제1캐패시터전극 및 제2캐패시터전극의 사이에 형성된 반도체물질막(21)과, 제1캐패시터전극과 반도체물질막의 계면에 형성된 제1유전층(21-1)과, 제2캐패시터전극과 반도체물질막의 계면에 형성된 제2유전층(21-2)을 포함하여 이루어진다.As shown in FIG. 2, the capacitor of the semiconductor device according to the present invention includes a first capacitor electrode 20 and a second capacitor electrode 22 formed of a polysilicon doped with an impurity with a conductive material layer. And the semiconductor material film 21 formed between the first capacitor electrode and the second capacitor electrode, the first dielectric layer 21-1 formed at the interface between the first capacitor electrode and the semiconductor material film, and the second capacitor electrode and the semiconductor. And a second dielectric layer 21-2 formed at an interface of the material film.
이때, 반도체물질층은 티타니아계의 물질인 (BaxSr1-xTiO3)계의 물질로 형성시킨 모체 절연물질막이 반도체화되어 형성된다.In this case, the semiconductor material layer is formed by semiconductorizing a mother insulating material film formed of a material of (BaxSr 1-x TiO 3 ), which is a titania-based material.
그리고, 본 발명에 의한 반도체 장치의 캐패시터를 제조하기 위해서는 먼저 제3도의 (a)와 같이, 도전물질로서 불순물이 도핑된 다결정실리콘으로 제1캐패시터전극(30)을 형성시킨다.In order to manufacture the capacitor of the semiconductor device according to the present invention, first, as shown in FIG. 3 (a), the first capacitor electrode 30 is formed of polycrystalline silicon doped with impurities as a conductive material.
그리고 제3도의 (b)와 같이, 제1캐패시터전극(20)의 상면에 티타니아계의 물질로 모체 절연물질막을 형성시키고, 모체 절연물질막에 미량의 도판드(dopant)와 라탄(La) 또는 세륨(Ce) 등의 희토(rare earth)류 이온을 첨가하여 반응시키고, 다시 환원 분위기 속에서 열처리/서냉하여 반도체물질막(31)으로 형성되도록 한다.Then, as shown in FIG. 3 (b), a mother insulating material film is formed on the upper surface of the first capacitor electrode 20 with a titania-based material, and a small amount of dopant and rattan (La) or Rare earth ions, such as cerium (Ce), are added and reacted, followed by heat treatment / slow cooling in a reducing atmosphere to form the semiconductor material film 31.
이때, 티타니아계의 물질은 바륨(Ba) 또는 스트론튬(Sr) 등과 이산화티탄(TiO2)을 반응시켜 형성시키며, 도판트는 Dy2O3또는 Nb2O5중의 하나이다.In this case, the titania-based material is formed by reacting barium (Ba) or strontium (Sr) with titanium dioxide (TiO 2 ), and the dopant is one of Dy 2 O 3 or Nb 2 O 5 .
이어서 제3도의 (c)와 같이, 반도체물질막(31)의 상면에 도전물질로서 불숱물이 도핑된 다결정실리콘으로 제2캐패시터전극(32)을 형성시키고, 산화 분위기속에서 열처리하여 제1캐패시터전극과 반도체물질막의 계면에는 제1유전층(31-1)이 형성되도록 하고, 제2캐패시터전극과 반도체물질막의 계면에는 제2유전층(31-1)이 형성되도록 한다.Subsequently, as shown in FIG. 3 (c), the second capacitor electrode 32 is formed of polycrystalline silicon doped with a thin layer of conductive material on the upper surface of the semiconductor material film 31, and heat-treated in an oxidizing atmosphere to form the first capacitor. The first dielectric layer 31-1 is formed at the interface between the electrode and the semiconductor material film, and the second dielectric layer 31-1 is formed at the interface between the second capacitor electrode and the semiconductor material film.
즉, 본 발명에서는 반도체물질막으로서 유전상수가 큰 티타니아계의 물질-예로서, TiO2의 유전상수는 40~170이고, SrTiO3의 유전상수는 310정도이다.-을 모체절연물질막을 반도체화하여 사용하고, 제2캐패시터전극 형성 후에 실시하는 산화 분위기 속에서의 열처리과정에서는 모체 절연물질막에 첨가된 희토류 이온에 의하여 금속이온의 체적확산속도가 확산되어 캐패시터전극과 반도체물질막의 계면에 금속이온의 정선 장벽(junction barrier)층과 전하공핍층이 형성되도록 하여 얇은 유전층이 형성되도록 하여, 같은 면적의 종래의 O-N-O 또는 N-O구조의 유전층을 구비하는 종래의 캐패시터 정전용량에 비하여 높은 정전용량을 갖게 된다.In other words, according to the present invention, the material of the titania-based material having a high dielectric constant, for example, the dielectric constant of TiO 2 is 40 to 170 and the dielectric constant of SrTiO 3 is about 310. In the heat treatment process in an oxidizing atmosphere performed after the formation of the second capacitor electrode, the volume diffusion rate of the metal ions is diffused by the rare earth ions added to the mother insulating material film, and the metal ions are interposed between the capacitor electrode and the semiconductor material film. By forming a junction barrier layer and a charge depletion layer, a thin dielectric layer is formed to have a higher capacitance than a conventional capacitor capacitance having a conventional ONO or NO structure dielectric layer of the same area. .
그리고 본 발명에 의한 반도체 장치의 캐패시터 제조방법에 의해서 제조된 캐패시터는 유전층이 얇게 형성되어 정전용량이 증가되며, 이로 인하여 고정전용량을 요하는 고집적 반도체 기억장치 즉, 반도체 기억소자에 적합하다.The capacitor manufactured by the method for manufacturing a capacitor of the semiconductor device according to the present invention has a thin dielectric layer, which increases capacitance, and thus is suitable for a highly integrated semiconductor memory device, that is, a semiconductor memory device requiring a fixed capacitance.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047359A KR0171096B1 (en) | 1995-12-07 | 1995-12-07 | Capacitor fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047359A KR0171096B1 (en) | 1995-12-07 | 1995-12-07 | Capacitor fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053993A KR970053993A (en) | 1997-07-31 |
| KR0171096B1 true KR0171096B1 (en) | 1999-02-01 |
Family
ID=19438231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047359A KR0171096B1 (en) | 1995-12-07 | 1995-12-07 | Capacitor fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171096B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180051464A (en) | 2014-08-04 | 2018-05-16 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Halftone phase shift photomask blank and making method |
-
1995
- 1995-12-07 KR KR1019950047359A patent/KR0171096B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180051464A (en) | 2014-08-04 | 2018-05-16 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Halftone phase shift photomask blank and making method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053993A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5478769A (en) | Process for fabricating a stashed capacitor in a semiconductor device | |
| US5014098A (en) | CMOS integrated circuit with EEPROM and method of manufacture | |
| KR960005245B1 (en) | Method for manufacturing a capacitor having a rough electrode surface | |
| KR910001426B1 (en) | A method of manufacturing semiconductor device | |
| KR0180779B1 (en) | Method for manufacturing semiconductor capacitor | |
| EP0915522A3 (en) | Semiconductor device comprising a capacitor and method of manufacturing the same | |
| US5773330A (en) | Semiconductor device and method for fabricating the same | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| US6228701B1 (en) | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs | |
| US8710626B2 (en) | Semiconductor device having trapezoidal shaped trenches | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| JPH06151751A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| US6033950A (en) | Dual layer poly deposition to prevent auto-doping in mixed-mode product fabrication | |
| JPH04326766A (en) | Thin film transistor for liquid crystal and its method of manufacturing | |
| US20020102808A1 (en) | Method for raising capacitance of a trench capacitor and reducing leakage current | |
| KR0171096B1 (en) | Capacitor fabrication method | |
| US6080623A (en) | Method of manufacturing capacitive element with a non-doped semiconductor film to minimize native oxide formation | |
| KR930009482B1 (en) | Semiconductor device and manufacturing method thereof | |
| US7084000B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| JP2006210512A (en) | Semiconductor device and its manufacturing method | |
| KR100293721B1 (en) | Capacitor manufacturing method having a tantalum oxide film as a dielectric film | |
| KR102386990B1 (en) | Device comprising a hydrogen diffusion barrier and fabricating method of the same | |
| US20020135031A1 (en) | Method for forming a dielectric layer and semiconductor device incorporating the same | |
| US20010013616A1 (en) | Integrated circuit device with composite oxide dielectric | |
| JPH0561783B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |