KR0170576B1

KR0170576B1 - 부분 불량 메모리 소자를 이용한 메모리 모듈

Info

Publication number: KR0170576B1
Application number: KR1019950040847A
Authority: KR
Inventors: 서승진; 이국상
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-11-11
Filing date: 1995-11-11
Publication date: 1999-03-30
Also published as: KR970029879A

Abstract

본 발명은 부분 불량 메모리 소자를 이용한 모듈 메모리 소자를 제공하여 불량 메모리 소자의 제조에 투자된 비용을 절감하기 위한 것으로서, 여러 메모리 블럭으로 이루어진 메모리 셀들을 지정하는 번지 신호의 일부를 옵션 패드를 사용하여 전원 단자나 접지 단자로 연결하여 불량이 발생하지 않은 일부 메모리 블럭만을 지정하도록 모듈 기판을 구성함으로써 부분 불량 메모리 소자보다 한 단계 기억용량이 낮은 메모리 소자로 구성된 메모리 모듈과 동일한 기억용량과 데이타 출력을 갖는 메모리 모듈을 구현하였다.

Description

부분 불량 메모리 소자를 이용한 메모리 모듈

제1도는 일반적인 4M DRAM 소자의 개략적인 구성도.

제2도는 제1도에 도시한 4M DRAM 소자의 핀 구성도.

제3도는 제2도에 도시한 핀 구성을 가진 4M DRAM 소자 8개를 이용한 1M×32 메모리 모듈의 구성도.

제4도는 일반적인 4M×4 비트 16M DRAM 메모리 소자의 개략적인 구성도.

제5도는 제4도에 도시한 16M DRAM 소자의 핀 구성도.

제6도는 일부 불량인 4M×4 비트 16M DRAM을 이용한 본 발명의 일실시예에 따른 1M×32 메모리 모듈의 개략적인 구성도.

제7도는 일반적인 2M×8 비트 16M DRAM 메모리 소자의 개략적인 구성도.

제8도는 일부 불량인 2M×8 비트 16M DRAM을 이용한 본 발명의 또 다른 실시예에 따른 1M×32 메모리 모듈의 개략적인 구성도.

[기술분야]

본 발명은 반도체 메모리 모듈에 관한 것으로서, 보다 구체적으로는 일부 번지에 해당하는 메모리 셀에서 불량이 발생한 메모리 소자를 이용하여 양품 메모리 소자로 구성된 것과 동일한 기능과 용량을 갖도록 구성한 메모리 모듈에 관한 것이다.

[종래기술]

최근 메모리 제품의 기억용량이 점점 증가하고 미세 가공 기술의 발달로 인한 보다 엄격한 설계 규칙(design rule) 때문에 16M DRAM (Dynamic Random Access Memory), 64MDRAM의 프라임 수율 (prime yield)이 점차 감소하고 있다. 웨이퍼 레벨에서 프리-레이저 (pre-laser) 및 EDS(Electrical Die Sorting) 공정을 거쳐 프라임이 된 메모리 소자일지라도 실제 패키지 조립공정을 완료한 다음에 번-인 (burn-in) 및 신뢰성 검사 등의 최종 검사까지의 공정을 거치면서 불량이 발생하는 경우가 많다. 최종 공정을 거쳐 완성된 메모리 소자라도 단 하나의 번지(address)에 해당하는 메모리 셀(memory cell)에서 불량이 발생하게 되면 그 소자는 실제 사용자에게 공급할 수가 없게 된다.

특히, 웨이퍼 레벨 검사에서는 불량이 없는 것으로 판정된 반도체 칩이 조립공정을 거친 다음에 특정 번지에 해당하는 몇개의 메모리 셀에서만 불량이 발생하는 비율이 높지만 이를 불량 소자로 취급하여 폐기 처분하고 이용할 수 있는 방법이 없었다. 그런데 플라스틱 패키지 조립 공정에 들어가는 제조 원가가 상당히 높은 데에도 불구하고 이런 불량 반도체 패키지를 이용하는 방법이 없어서 생산 비용의 측면에서 불리한 점이 많고 향후 메모리 소자의 용량이 1G DRAM으로까지 증가한다고 했을 때 이러한 불량에 의한 문제점은 더욱 가중될 것이다. 실제로 생산 현장에서 패키지 조립 공정이 완성된 반도체 메모리 소자에서 단 하나의 메모리 셀에서 불량이 발생하는 비율은 전체 메모리 소자의 약 7%, 불량 메모리 소자의 약 90% 이상을 차지하고 있다.

[발명의 요약]

따라서 본 발명의 목적은 조립 공정이 끝난 다음에 일부 번지에 해당하는 메모리 셀에서 불량이 발생한 메모리 소자를 불량이 없는 양품 메모리 소자와 마찬가지로 이용하기 위한 것이다.

본 발명의 또 다른 목적은 일부 번지에 해당하는 메모리 셀에서 불량이 발생한 메모리 소자를 이용하여 메모리 모듈을 구성함으로써 반도체 제조 공정의 생산 비용을 절감하기 위한 것이다.

이러한 목적을 달성하기 위해서 본 발명은 A) 복수의 메모리 셀로 구성된 2^M개의 메모리 어레이를 갖는 2^N개의 메모리 블럭과, 상기 메모리 어레이 각각을 번지 지정하기 위한 M개의 어레이 번지 핀과, 메모리 블럭 각각을 번지 지정하기 위한 N개의 블럭 번지 핀 및 상기 메모리 셀 각각을 번지 지정하기 위한 복수개의 메모리 셀 번지 핀을 구비하는 P개의 메모리 소자와, B) 상기 P개의 메모리 소자가 실장되며 실장된 메모리 소자 간의 전기적인 연결을 위한 배선 패턴을 갖는 회로 기판을 구비하는 소정의 기억 용량의 메모리 모듈로서, 상기 메모리 소자의 메모리 블럭의 일부 메모리 어레이는 불량 메모리 셀을 포함하고 있고, 상기 M개의 어레이 번지 핀 각각은 전기적으로 서로 연결되어 있으며, 상기 회로 기판은 상기 연결되어 있는 어레이 번지 핀을 접지 단자와 전원 단자에 선택적으로 연결하는 옵션 패드를 갖는 것을 특징으로 하는 메모리 모듈을 제공하는 것을 특징으로 한다.

이하, 도면을 참조로 본 발명을 구체적으로 설명한다. 먼저, 본 발명의 일실시예로서 일부 메모리 셀에서 불량이 발생한 16M DRAM 메모리 소자를 이용하여 양품의 4M DRAM으로 구성된 메모리 모듈과 동일한 기능을 하는 메모리 모듈을 실현하는 것에 대해서 설명한다.

제1도는 일반적인 4M DRAM 소자의 개략적인 구성도이다. 여기에 도시되어 있는 4M 메모리 소자는 1M 메모리 셀 블럭이 4개로 구성되어 있고 데이타 출력 (DQ 0 - 3)은 각각의 메모리 블럭 (1M 블럭 #0 - 3)에서 하나씩 나오는 1M×4 비트 4M 메모리 소자이다. 각각의 메모리 블럭에는 1M, 즉 1,048,576개의 메모리 셀이 있기 때문에 시분할 번지 지정 방식 (time divisional addressing)을 채택하면 행 번지(row address)와 열 번지(column address)로서 각각 10개의 번지(A0 - A9)가 필요하다.

번지 단자로 입력되는 번지 A0 - A9은 행 번지 버퍼와 열 번지 버퍼를 통해 각각의 메모리 블럭에 있는 행 번지 디코더와 열 번지 디코더로 입력되고, 번지 디코더에서 결정된 특정 번지에 해당하는 메모리 셀이 선택되고 이 셀에 저장되어 있던 데이타가 출력 버퍼를 통해 DQ0, 1, 2, 3으로 출력된다. 이때 선택되는 메모리 셀의 번지는 4개의 1M 블럭 모두에서 동일하다.

제2도는 제1도에 도시한 4M DRAM 소자의 핀 구성도이다. A0에서 A9까지는 번지의 입력을 위한 핀이고 DQ0에서 DQ3까지는 데이타 출력을 위한 핀이다. RAS(Row Address Strobe), CAS(Column Address Strobe)는 입력되는 번지 신호를 행 번지로 할 것이냐 열 번지로 할 것이냐를 결정하여 번지 지정을 시분할로 하기 위한 것이다. WE(Write Enable), OE(Output Enable)은 데이타의 입출력을 제어하기 위한 핀이며, Vcc는 전원 단자이고 Vss는 접지 단자이다.

제3도는 제2도에 도시한 핀 구성을 가진 1×4 비트 4M DRAM 소자 8개를 이용한 1M×32 메모리 모듈의 구성도이다. 번지 A0 - A9와 출력 제어 신호 W, OE는 모든 4M DRAM 소자 U0 - U7에 공통으로 연결되어 있고 시분할 번지 지정을 위한 제어 신호 RAS0, RAS1, CAS0, CAS1, CAS2, CAS3가 각각의 4M DRAM 메모리 소자 U0 - U7에 연결되어 있다. 이 번지 지정을 위한 제어 신호를 1로 하느냐 0으로 하느냐에 따라 메모리 모듈이 DQ0에서 DQ31까지 32비트 즉, 4바이트의 데이타를 출력하느냐 아니면 1바이트씩 출력하느냐를 제어할 수 있다. 이러한 메모리 모듈을 4M 베이스 메모리 모듈이라 하는데, 본 발명의 일실시예에서는 이하에서 설명하는 바와 같이 제3도와 같이 양품의 4M DRAM을 8개 사용하는 것이 아니라 일부 메모리 셀 블럭에서 불량이 발생한 16M DRAM을 8개 이용한다.

제4도는 일반적인 16M DRAM 메모리 소자의 개략적인 구성도이다. 4개의 4M 블럭 #0 - #3 각각은 다시 4개의 1M 메모리 셀 어레이 #0 - #3(이하, '1M 어레이 #0 - #3'라고 함)로 나누어져 있다. 번지 단자를 통해 입력되는 번지 신호 A0 - A11는 시분할되어 행 번지 X0 - X11과 열 번지 Y0 - Y11로 나누어져 행 번지와 열 번지를 구성한다. 도면을 간단하게 하기 위해서 번지 버퍼와 번지 디코더는 도시하지 않고 생략한다. X0 - X9는 1M 어레이에 있는 1024개의 워드 라인(word line)과 연결되어 있고 X10, X11은 4개의 1M 어레이 중 하나의 어레이를 선택하는 데에 사용된다. Y0 - Y9는 모든 1M 어레이의 비트 라인(bit line)에 연결되어 있다. 제4도에 도시한 16M DRAM을 4M×4 메모리 소자로 사용하려면 각각의 4M 블럭에서 하나씩 데이타가 출력되어야 하기 때문에 4M 블럭을 선택하는 Y10, Y11는 필요가 없으므로, 번지 핀 Y10, Y11에는 논리 값이 0이냐 1이냐에 상관이 없는 신호 (don't care signal)를 입력한다.

한편 제4도의 16M DRAM 소자를 2M×8 메모리 소자로 사용하기 위해서는 4M 블럭에서 4개의 1M 어레이를 선택하기 위한 번지 중에서 하나 예컨대, X11가 필요없게 된다. 이 때에는 데이타 출력이 모두 8개이므로 제4도와는 달리 DQ0 - DQ7까지의 데이타 출력 단자가 있어야 할 것이다.

제5도는 제4도에 도시한 16M DRAM 소자의 핀 구성도이다. 핀의 기능은 제2도와 동일하므로 자세한 설명은 생략하고, 다만 16M의 메모리 셀을 번지 지정하기 위해서 번지 핀은 A0에서 A11까지 모두 12개가 필요하다. 그런데 특정 번지에 해당하는 메모리 셀에서 불량이 발생한 경우에는 이하에서 설명되는 바와 같이 이 불량 16M DRAM 소자를 이용하여 제3도에 도시한 4M DRAM 베이스 메모리 모듈과 동일한 기능을 수행하는 메모리 모듈을 구성하는 것이 가능하다.

먼저 패키지 제조 공정이 완료된 16M DRAM의 검사 공정에서 불량이 발견된 소자를 다시 검사 공정을 거쳐서 16M DRAM의 어떤 메모리 블럭에서 불량이 발생했는가에 따라서 소자를 다시 분류한다. 동일한 1M 메모리 어레이에서 양품이 존재하는 메모리 소자를 이용하면 원하는 메모리 모듈을 만들 수 있다. 그러나, 특정 4M 블럭의 모든 1M 어레이에서 불량 메모리 셀이 발견된 경우, 예를 들어서 4M 블럭 #1의 1M 어레이 #10, #11, #12, #13이 모두 불량인 경우에는 다른 4M 블럭 #0, #2, #3에서 불량이 없더라도 본 발명을 적용할 수 없고, 또한 불량이 나지 않은 1M 어레이 중에서 X10, X11이 일치하는 것이 존재하지 않는 경우, 예를 들어서 1M #00, #11, #22, #33 어레이에서 불량이 발생한 경우에는 본 발명을 적용할 수 없으므로 상기와 같은 유형의 불량이 존재하는 메모리 소자는 재검사의 분류 대상에서 제외된다. 그 외에 동일한 1M 어레이에서 불량이 발생하지 않은 메모리 소자끼리 분류를 한다.

예컨대, 세번째 1M 어레이 #02, #12, #22, #32에서 불량이 발생한 경우에는 X10과 X11을 접지시켜서 1M 어레이 #00, #10, #20, #30만 사용하여 1M×4구성의 4M DRAM 소자로 사용할 수 있다. 그리고 4M 블럭 중에서 두번째 1M 어레이 즉, 1M #01, #11, #21, #31만이 양품이고 나머지 어레이에서는 모두 불량이 생긴 경우에는 X10은 전원 단자 (Vcc)에 X11은 접지 단자 (Vss)에 연결하면, 양품의 4M DRAM으로 구성된 메모리 모듈과 동일한 메모리 용량과 기능을 하는 메모리 모듈을 실현할 수 있다.

제6도는 앞에서 설명한 일부 불량인 16M DRAM을 이용한 본 발명에 따른 1M×32 메모리 모듈의 개략적인 구성도이다. 여기에 사용되는 16M DRAM 소자의 핀 구성은 제5도에 도시한 것과 동일하다. 기판(5)에는 4M×4 소자 8개 U0 - U7가 실장되어 있는데, 모듈의 입출력을 위한 신호 핀들은 도면을 간단히 하기 위해 도시하지 않고 다만, 본 발명을 설명하는 데에 필요한 번지 핀 A10, A11 및 옵션 패드 (option pad; 20)만 나타낸다.

모든 16M DRAM U0 - U7의 왼쪽 중앙에 있는 두개의 핀 A11, A10은 각각 선(11)과 선(10)에 의해 옵션 패드(11a)와 옵션 패드(11a)에 공통으로 연결되어 있다. A11 및 A10 번지 핀은 패드(10b, 11b)에 각각 연결되어 있다. 만약 패드(11a)가 패드(11b)와 연결되고, 패드(10a)가 패드(10b)와 연결된다면, 각 소자에는 외부의 번지 신호가 번지 핀(A10, A11)을 통해 입력되는 것으로서 이 경우는 소자에 불량이 없는 경우이기 때문에 본 발명에서는 고려 대상에서 제외된다. 또한 제5도와 관련된 설명 부분에서 언급된 것처럼, 1M 어레이 #00, #10, #20, #30가 양품인 경우에는 옵션 패드(11a)를 접지 패드와 연결시키고, 옵션 패드(10a)를 접지 패드와 연결시킨다. 그리고 만약, 1M 어레이 #01, #11, #21, #31에서 불량 메모리 셀이 발견되지 않은 경우에는 옵션 패드(10a)는 접지 패드에 연결시키고, 옵션 패드(11a)는 전원 Vcc 패드에 연결시킨다.

물론 기판(5)을 제조하는 과정에서 불량 메모리 소자의 유형(본 실시예에서는 4가지의 유형)에 적합하게 옵션 패드들이 Vcc 또는 접지 패드에 연결되도록 제조한 다음, 불량 메모리 소자를 실장할 수도 있고, 제6도와 같이 불량 메모리 소자를 실장한 다음 이에 맞도록 옵션 패드의 연결을 Vcc 또는 접지 패드에 연결할 수도 있다.

여기서 한가지 주목할 점은 이상의 본 실시예에서는 상위 번지 A10, A11을 옵션 패드에 연결하는 것으로 설명하였지만, 번지 핀이 이것에 한정되는 것은 아니고, 메모리 소자의 설계를 어떻게 하느냐에 따라서 다른 핀을 사용할 수 있다는 것이다.

제6도의 메모리 모듈과 제3도의 메모리 모듈을 비교하여 보면, 제6도의 메모리 모듈에 사용되는 16M DRAM의 각각의 4M 블럭의 하나의 1M 메모리 어레이만을 사용하기 때문에 모듈 전체로 볼 때에는 메모리 용량이 동일하고 모두 32비트의 데이타를 출력하는 동일한 기능을 수행한다는 것을 알 수 있다. 다만, 제6도에서는 제3도의 메모리 모듈에서와는 달리 4M DRAM보다 용량과 크기가 더 큰 16M DRAM을 사용하고 있다는 단점이 있지만, 종래에는 불량으로 폐기 처분되는 16M DRAM을 제6도의 메모리 모듈에서 사용하고 있기 때문에 불량 메모리 소자를 제조하는 데에 소요되었던 비용을 절감한다는 경제적인 장점이 더 크다.

이상 설명한 실시예는 일부 불량인 4M×4비트 16M DRAM 소자를 이용하여 4M DRAM 베이스 메모리 모듈을 구성하는 것이지만, 일부 불량인 2M×8비트 16M DRAM 소자를 이용하는 것도 가능하다.

제7도는 일반적인 2M×8 비트 16M DRAM 소자의 개략적인 구성도이다. ×8 메모리 제품이기 때문에 데이터 출력은 DQ0 - DQ7까지 모두 8개이다. 메모리 셀들은 2M 메모리 블럭으로 나누어져 있고, 각각의 2M 메모리 블럭은 1M 메모리 어레이 1M #00, 1M #01 … 1M #70, 1M #71로 이루어져 있다. 번지 핀 A0 - A11으로 입력되는 번지 신호는 메모리 셀들을 선택하기 위한 것인데, 1M 어레이에 들어 있는 메모리 셀을 지정하기 위해서는 X0 - X9, Y0 - Y9까지 모두 20개의 번지가 필요하다. 각각의 1M 어레이를 선택하는 데에는 하나의 번지 X10이 사용된다. 예컨대, 1M #00에 있는 메모리 셀들을 선택하기 위해서는 X10이 0의 이진값을 가질 것이고 1M #01을 지정하기 위해서는 X10이 1의 값을 가질 것이다.

본 발명을 적용하기 위해서는 제7도의 메모리 소자의 패키지 공정이 완료된 다음 검사 공정을 거쳐서 X10이 0의 값을 갖는 1M 어레이에서 불량이 발생한 소자와 X10이 1의 값을 갖는 1M 어레이에서 불량이 발생한 소자로 분류한다. 이때에도 앞에서 설명한 바와 같이 2M 블럭의 모든 1M 어레이, 예컨대 1M #10, 1M #11에서 불량이 발생한 경우에는 본 발명을 적용할 수 없다. 하나의 2M 블럭에 있는 두개의 1M 어레이 중 하나에서 불량이 발생한 이러한 2M×8 메모리 소자 4개를 사용하면, 제3도의 1M×32 메모리 모듈을 구성할 수 있는데 이를 제8도에 도시한다.

제8도는 본 발명의 또 다른 실시예로서 일부 불량인 2M×8비트 16M DRAM 소자 U0 - U3를 기판(25)에 실장하고, 각각의 메모리 소자의 A10에 해당하는 핀을 선(30)으로 연결한다. 모듈의 번지 핀 중에서 A10 번지 핀은 패드(30b)에 연결되고, 선(30)은 옵션 패드(30a)에 연결되어 있다. 옵션 패드(30a)는 전원 단자 Vcc에 연결될 수도 있고, 접지 단자 GND에 연결될 수도 있다. 만약, 메모리 소자 U0 - U3의 1M 어레이 중에서 A10이 0에 해당하는 어레이에서 불량이 발생했다면, 옵션 패드(30a)를 Vcc에 연결시켜서 A10이 1에 해당하는 1M 어레이만 선택되도록 한다. 결국 2M 메모리 블럭 중에서 절반만을 이용하기 때문에 8M DRAM 소자를 4개 사용한 것과 같고, 데이타 출력은 절반의 1M 어레이에서 하나씩 나오기 때문에 하나의 메모리 소자에서 8개가 출력되고 전체 모듈 입장에서 보면, 기억 용량은 32M이고, 데이타 출력은 DQ0에서 DQ31까지 32비트가 될 것이다. 이 결과는 제3도의 메모리 모듈과 동일하다. 다만, 이전의 실시예에 비해서 불량의 유형이 2가지로 분류되기 때문에 실용성이 떨어진다는 단점은 있다. 그러나 제6도와는 달리 부분 불량 16M DRAM 소자를 4개만 사용하여도 되므로 크기 면에서는 훨씬 유리하다.

이상 설명한 본 발명의 실시예들은 일부 불량인 16M DRAM 소자를 이용한 경우이지만, 일부 불량인 64M DRAM 소자를 이용하여 양품의 16M DRAM 베이스 메모리 모듈을 실현하는 것도 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 쉽게 이해할 수 있을 것이다. 예를 들어서, 16M×4 비트 64M DRAM 소자는 제4도에 도시한 16M DRAM 소자와 유사한 구조를 갖는데, 다만, 4M 블럭을 16M 블럭으로 바꾸고, 1M 어레이를 4M 어레이로 바꾸면 된다. 따라서 번지 핀 X0 - X9와 Y0 - Y9는 각각 X0 - X10과 Y0 - Y10으로 변경되고 4M #00, #01, #02, #03를 지정하는 번지는 X11, X12가 될 것이다. 4M 어레이의 일부에서 불량 메모리 셀이 발견된 일부 불량 64M DRAM 소자를 이용하여 예컨대, 4M×32 메모리 모듈을 구현하려고 한다면, 제6도와 같이 불량 64M DRAM을 U0 - U7까지 기판에 실장하고 번지핀 X11, X12에 해당하는 단자들을 옵션 패드에 연결하면 된다.

이상 설명한 바와 같이 본 발명에 따르면, 일부 불량인 메모리 소자 특히, 실제 불량 메모리 제품의 대부분을 차지하는 단 하나의 번지에 해당하는 메모리 셀이 불량인(비트 1 불량) 메모리 소자를 이용하여 메모리 모듈을 구성함으로써 생산 비용을 높일 수 있고 수율의 향상에 큰 기여를 할 수 있다.

Claims

A) 복수의 메모리 셀로 구성된 2^M개의 메모리 어레이를 갖는 2^N개의 메모리 블럭과, 상기 메모리 어레이 각각을 번지 지정하기 위한 M개의 어레이 번지 핀과, 메모리 블럭 각각을 번지 지정하기 위한 N개의 블럭 번지 핀 및 상기 메모리 셀 각각을 번지 지정하기 위한 복수개의 메모리 셀 번지 핀을 구비하는 P개의 메모리 소자와, B) 상기 P개의 메모리 소자가 실장되며 실장된 메모리 소자 간의 전기적인 연결을 위한 배선 패턴을 갖는 회로 기판을 구비하는 소정의 기억용량의 메모리 모듈에 있어서, 상기 메모리 소자의 메모리 블럭의 일부 메모리 어레이는 불량 메모리 셀을 포함하고 있고, 상기 M개의 어레이 번지 핀 각각은 전기적으로 서로 연결되어 있으며, 상기 회로 기판은 상기 연결되어 있는 어레이 번지 핀을 접지 단자와 전원 단자에 선택적으로 연결하는 옵션 패드를 갖는 것을 특징으로 하는 메모리 모듈.
제1항에 있어서, 상기 2^N개의 메모리 블럭의 2^M개의 메모리 어레이 중에서 적어도 하나 이상의 메모리 어레이는 불량 메모리 셀을 갖고 있지 않은 것을 특징으로 하는 메모리 모듈.
제1항에 있어서, 불량 메모리 셀을 포함하지 않는 양품 메모리 어레이의 어레이 번지는 상기 메모리 소자의 다른 메모리 블럭에 있는 양품 메모리 어레이의 어레이 번지와 적어도 하나는 일치하는 것을 특징으로 하는 메모리 모듈.
제1항에 있어서, 상기 N개의 블럭 번지 핀에는 입력되는 번지 신호의 논리 값에 관계 없는 신호(don't care signal)가 입력되는 것을 특징으로 하는 메모리 모듈.
제1항에 있어서, 상기 메모리 모듈의 기억용량은 상기 P개의 메모리 소자의 기억 용량을 1/N 기억용량을 합친 것과 동일하도록 상기 실장되는 메모리 소자의 개수 P가 결정되는 것을 특징으로 하는 메모리 모듈.
제1항에 있어서, 상기 메모리 소자 각각은 2^N개의 메모리 블럭마다 1비트의 데이타를 출력하고, 상기 메모리 모듈은 2^N×P개의 데이타를 출력하는 것을 특징으로 하는 메모리 모듈.
제1항에 있어서, 상기 메모리 소자는 16M DRAM 소자이며, 상기 M과 N은 2이고, 상기 P는 8이며, 상기 메모리 모듈의 기억 용량은 32M이고 32개의 데이타가 출력되는 1M×32 메모리 모듈인 것을 특징으로 하는 메모리 모듈.
제1항에 있어서, 상기 메모리 소자는 16M DRAM 소자이며, 상기 M은 1이고 N은 3이고, 상기 P는 4이며, 상기 메모리 모듈의 기억 용량은 32M이고 32개의 데이타가 출력되는 1M×32 메모리 모듈인 것을 특징으로 하는 메모리 모듈.