KR0168922B1 - 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치 - Google Patents

다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치 Download PDF

Info

Publication number
KR0168922B1
KR0168922B1 KR1019950056848A KR19950056848A KR0168922B1 KR 0168922 B1 KR0168922 B1 KR 0168922B1 KR 1019950056848 A KR1019950056848 A KR 1019950056848A KR 19950056848 A KR19950056848 A KR 19950056848A KR 0168922 B1 KR0168922 B1 KR 0168922B1
Authority
KR
South Korea
Prior art keywords
bip
asic
byte
asics
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950056848A
Other languages
English (en)
Other versions
KR970056246A (ko
Inventor
최성혁
진성언
엄두섭
고제수
이종현
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950056848A priority Critical patent/KR0168922B1/ko
Priority to US08/758,004 priority patent/US5696788A/en
Publication of KR970056246A publication Critical patent/KR970056246A/ko
Application granted granted Critical
Publication of KR0168922B1 publication Critical patent/KR0168922B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 다단 광대역 스위치등과 같은, 다수의 특정용도직적회로 (ASIC)를 구비한 장치에서 ASIC간 장애 위치 탐색회로에 관한 것으로, BIP 회로를 이용함과 동시에, 패리티 바이트의 삽입을 위한 저장영역으로 SDH의 오버헤드 바이트중 하나인 B1 바이트를 사용하여, 장애의 위치와 원인을 용이하게 파악할 수 있도록 하며, 감시하고자 하는 HBUS내 사용하지 않는 테이타의 일부를 이용하므로써, 장애 위치 탐색을 위한 별도의 테이타를 형성하기 위해 추가회로가 필요로 하지 않고, HBUS당 1바이트를 이용하므로 리던던시가 적을 뿐만아니라, 장애위치 탐색에 이용되는 부가회로 자체도 간단한 회로로서 구현된다는 잇점이 있다.

Description

다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치
제1도는 본 발명이 작용되는 다단 광대역 동기 디지털 계층 교차스위치 시스템의 다수의 ASIC 칩 구성예를 설명하기 위한 개략적인 블록도.
제2도는 제1도의 ASIC간 접속 신호 프레임 구성도.
제3도는 본 발명에 따른 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치의 일실시예 구성 블록도.
제4도는 제3도의 BIP 생성부의 동작을 설명하기 위한 일실시예 계략도.
제5도는 제3도의 BIP 추출부 및 BIP 비교부의 동작을 설명하기 위한 일실시예 개략도.
제6도는 제3도의 BIP 누적부의 동작을 설명하기 위한 일실시예 개략도.
제7도는 제3도의 BIP 임계인터럽트 처리부의 동작을 설명하기 위한 일실시예 개략도.
제8도는 제3도의 BIP 삽입부의 동작을 설명하기 위한 일실시예 개략도.
제9도는 본 발명을 채용한 제1도의 다단 광대역 동기 디지털 계층 교차스위치 시스템에서의 ASIC 장애 탐색점을 나타낸 예시도.
* 도면의 주요부분에 대한 부호의 설명
31 : 각 ASIC 기능 고유불럭 32,34 : BIP 생성부
33 : BIP 삽입부 35 : BIP 추출부
36 : BIP 비교부 37 : BIP 누적부
38 : BIP 임계임피던스 처리부
본 발명은 다단 광대역 스위치 등과 같은 다수의 특정용도 집적회로(Application Specific Integrated Circuit: 이하 간단히 ASIC라 함)를 구비한 장치에서의 장애 위치 탐색 장치에 관한 것이다.
최근들어 개발되는 시스템은 대용량/대규모화 되가며 이에 따른 집적화를 시도하기 때문에, 시스템 기능들의 대부분이 ASIC(Application Specific Integrated Circuit)화되어 시스템 요소로 실장되며, 시스템의 고속화로 인해 PCB(Printed Circuit Board)내, PCB와 PCB 사이의 전송선로(커넥터, 케이블, 스트립라인, 마이크 로스트립라인) 등에 고속처리가 필요하게 되어 시스템내의 기능 모듈간의 연결도 중대한 장애의 원인으로 제공되기도 한다.
특히, 동기 디지털 계층 (Synchronous Digital Hierachy:이하 간단히 SDH라 함) 기본의 다단 광대역 스위치 구성에 있어 T-S-T 구조의 AU(Administration Unit)3/AU4 단위 스위치 기능과 기타 SDH 오버 헤드 처리를 통한 모니터링 기능 등을 감안하며, 광대역 회선분배 장치에는 많은 ASIC 요소가 고속희 복잡한 스위치 네트웍을 형성하게 되므로, 장치내의 장애위치 및 원인 규명 방법이 필연적이라고 할 수 있다.
그러나, 종래의 장애 위치 탐색회로는 네트웍 링크간, 패스간에 해당하는 것이었고, 시스템내의 같은 장치에서의 장애 위치 탐색 방법 역시, ASIC 자체 장애 발생으로 인한 보고 정도였기 때문에, 이를 통한 장애 위치 파악이 힘들었고, 장애가 ASIC의 내부에서 발생되었는지 아니면 ASIC의 외부에서 발생되었는지 정확한 장애 원인을 파악하기 어려운 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 종래의 제반 문제점들을 해결하기 위해 안출된 것으로서, 다단 광대역 스위칭 장치 등과 같은 다수의 특정용도 집적회로(ASIC)를 구비한 장치에서 발생하는 ASIC간 장애 위치 탐색함에 있어, ASIC들이 자체적으로 장애 발생위치를 탐색할 수 있는 감지 기능을 갖도록 하므로써, 장애가 발생된 위치와 원인을 용이하게 파악할 수 있는 장애 위치 탐색 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위하여 본 발명은, 다수의 특정용도 집적회로(ASIC : Application Specific Integrated Circuit)를 포함하여 구성된 장치에 적용되어 ASIC들 간의 장애 위치를 파악하기 위한 장애 위치 탐색 장치에 있어서, 장애 검출 대상이 되는 상기 ASIC의 입력단에 연결되고, 전송수단내의 이미 사용이 끝난 상태인 이용하지 않는 오버헤드 바이트(overhead byte)중에 특정 바이트를 사용하여, 상기 특정 바이트를 기점으로 소정 주기 동안의 BIP(Bit Interleaved Parity)를 계산하여 출력하는 제1 BIP 생성수단; 앞단의 상기 ASIC에서 생성되어 삽입된 오버헤드중 상기 특정 바이트와 동일한 바이트를 추출하기 위한 BIP 추출수단; 상기 제1 BIP 생성수단의 출력신호와 상기 BIP 추출수단의 출력신호를 비교하기 위한 BIP 비교수단; 상기 BIP 비교수단에 의해 비교된 결과들을 누적하기 위한 BIP 누적수단; 상기 BIP 누적수단에 의해 누적된 결과와 인터럽트(interrupt)의 발생 기준이 되는 임계치를 비교하여 비교결과를 외부로 출력하는 BIP 임계인터럽트 처리수단; 장애 검출 대상이 되는 상기 ASIC의 출력단에 설치되고, 다음단의 상기 ASIC 과의 상기 전송수단의 신호를 검사하기 위해, 상기 특정 바이트를 기준으로하여 상기 전송수단내의 모든 바이트에 대한 BIP를 계산하여 출력하는 제2 BIP 생성수단; 및 상기 제2 BIP 생성수단의 출력신호를 상기 전송수단내의 소정의 위치에 삽입하기 위한 BIP 삽입수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하다.
제1도는 본 발명이 적용되는 다단 광대역 동기 디지털 계층 교차 스위치 시스템의 다수의 ASIC 칩으로 구성된 상태를 설명하기 위한 개략적인 블록도로서, AU(Administrative Unit)단위의 포인터처리와 오버헤드 감시기능을 갖는 AUSM (Administrative Unit Supervisiony and Monitoring) ASIC(1, 7)와, 다단 광대역 스위치의 전단 시간 스위치 기능을 하는 AUSW(Administrative Unit Switch) ASIC(2, 4, 6)와, H-버스 상호간의 위상정렬 기능을 갖는 AUPA(Administrative Unit Phase Aligner)ASIC (3, 5)와, STM-N(Synchronous Transfer Mode-N)신호를 수신하는 기능을 하는 STM-N(RX) ASIC(10)와, STM-N 신호를 송신하는 기능을 하는 STM-N(TX) ASIC(11)로 구현되어 있다.
모든 ASIC(1 내지 7, 10, 11)들은 서로 H-버스(HBUS)로 접속되었으며, 보드(8, 9)들도 H-버스로 접속되어 있다. 상기 ASIC들의 내부 입력단에 BIP(Bit Interleaved Parity) 생성 및 검사 비교 기능을 추가하고 출력단에 BIP 생성 및 삽입기능을 가지고 있다면, 시스템내 장애가 발생할 경우 장애 위치가 ASIC 내부/외부인지를 확인할 수 있고, 이 확인 결과 장애가 외부에서 발생되었다면, 어느 ASIC 사이의 H-버스인지를 쉽게 판단할 수 있게 된다. 그리고, 보드(8, 9)들 사이의 접속도 H-버스로 이루어지므로 보드간의 전송 장애도 검출할 수 있게 된다.
제2도는 상기 제1도의 ASIC간 접속 신호 프레임 구성을 간략하게 도시한 것으로서, 상단의 STM-4 프레임은 ITD-T의 SDH의 표준 프레임이며, STM-1이 270*9(cdunmn*row) 형식이므로, STM-4는 STM-1*4 과 같은 형식으로서, 즉 STM-4 (270*4)(9*4) 형식이됨을 나타낸다.
그리고, RSOH(regenerator section overhead), AUPTR( AU pointer), MSOH(multiplex section overhead) 등은 ITU-T에서 정의된 표준 용어들이며, RSOH 및 MSOH는 오버헤드를 중계구간과 다중구간으로 나누고, AUPTR은 AU 에이타의 시작을 알리는 포인터이다.
또한 상기 제2도에서는, STM-N 프레임은 8KHZ를 기본으로 하고 있으며, 8K와 HBDS A1 바이트의 시점이 같음을 나타내고 있다.
그리고, ASIC간, 보드간의 전송수단(H-버스)에 대하여 간단히 살펴보면, 상기 제2도에 도시된 바와 같이, STM-4 프레임을 단순 8분주한 8비트 병렬 데이타로서, 프레임 클럭인 8KHZ안에 77.78 Mbps급의 H-버스가 9720개 존재하게 된다. 또한, 상기 H-버스내의 데이타 순서는 A1 바이트가 12개, A2 바이트가 12개 순으로 열거된다.
STM-N 프레임의 시작부에 표준화된 프레임 바이트 A1 및 A2가 존재하여 상기 제1도의 STM-N Rx ASIC에서 종단되며, STM-N Tx ASIC에서 삽입된다.
또한 상기 HBDS내의 데이터 순서는 STM-N 단순분주이므로, A1 바이트가 12개, A2 바이트가 12개 순으로 열거된다.
우선, 본 발명의 장애 위치 탐색회로에 관한 동작원리를 살펴보면 다음과 같다.
B1 바이트는 STM-N 프레임의 지정된 위치에 항상 존재하는 표준화된 바이트로서 STM-N Rx ASIC에서 종단되며, STM-N Tx ASIC에서 삽입된다. 또한 STM-N Rx와 STM-N Tx 사이의 ASIC에서 BIP 계산값이 저장부로 프레임내 이미 끝난 바이트를 저장한다.
BIP 회로를 이용함에 동시에, 패리티 바이트의 삽입을 위한 저장영역으로 SDH의 오버헤드 바이트중 하나인 B1 바이트를 사용한다. B1 바이트는 전단 시간 스위치 단위 스위치 ASIC에 입력되기전 오버헤드 감시 ASIC에서 이미 해석이 끝난 상태로 전달되어 오며, 공간 및 후단 시간 단위 스위칭 ASIC를 통해서 오버헤드 처리 ASIC으로 전달되어 네트웍으로 연결되기 전까지는 사용되지 않는 바이트이다.
광대역 회선 분배 교환 장치내 모든 보드간, ASIC간 전송수단인 공지의 H-버스는 600M급의 8비트 데이터로 규정하고 있고, 이 H-버스내 B1 바이트가 존재하므로 H-버스 각 데이터를 매 프레임 동안 BIP 처리하여 ASIC앞단에서 BIP 추출과 비교, 검사기능을 맡고 출력되기 전 각 데이터의 BIP를 다시 생성하여 다음단 ASIC에서 BIP 검사 기능을 수행할 수 있도록 매 프레임 BIP 값을 다시 삽입하는 기능을 한다.
본 발명의 장애 위치 탐색회로에서는 ASIC 사이의 입출력 형태인 H-버스의 전송장애를 감시할 수 있으며, ASIC이 자체 장애 감시블럭을 자기고 있으므로 장애의 위치와 원인을 파악할 수 있다.
그리고, 감시하고자 하는 H-버스내 사용하지 않는 데이터의 일부를 이용하므로 장애 위치 탐색을 위한 별도의 데이터를 형성하기 위해 추가회로가 필요하지 않고, H-버스 1바이트를 이용하므로 리던던시가 적고, 또한 장애위치 탐색에 이용되는 부가회로 자체도 간단한 회로로서 구현된다.
제3도는 본 발명에 따른 다수의 특정용도 집적회로를 구비한 시스템에서의 장애위치 탐색 장치의 일실시예 구성 블록도이다.
제3도에 도시된 바와 같이, 본 발명에 따른 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치는, 각 ASIC 기능 고유블럭(31), BIP 생성부(32, 34), BIP삽입부(33)와, BIP 추출부(35)와, BIP 비교부(36), BIP누적부(37)와, BIP 임계임피던스 처리부(38)를 구비한다.
상기한 바와 같은 구조를 갖는 본 발명에 따른 다수의 특정용도 집적회로로 구비한 시스템에서의 장애 위치 탐색 장치의 상세한 동작은 제4도 내지 제8도의 도면을 참조하여 상세하게 설명한다.
참고적으로, 상기 제3도에 도시된, 각 ASIC 기능 고유블럭(31), BIP생성부(32,34) BIP삽입부(33), BIP추출부(35), BIP비교부(36), BIP누적부(37)및, BIP 임계임피던스 처리부(38)는 공지된 기능부이다.
제4도는 상기 제3도의 BIP 생성부를 나타내는 것으로서, 상기 BIP 생성부는 H-버스내 B1 바이트를 지점으로 한 주기(8KHZ) 동안의 BIP 를 계산하는 기능을 담당한다. 그리고, INDATA는 입력 데이터, 즉 전송수단인 H-버스를 의미하며 ENCLK는 BIP계산 대상 데이터를 알려주며, B1 바이트를 제외한 모든 데이터 영역의 위치에서 인에이블된다. PWRST는 전력 초기화(power reset ) 신호로서, 상기 BIP 생성부를 초기화 시키는데 이용된다. CLK는 INDATA에 해당하는 클럭을 의미한다. BIP RSLT는 BIT 계산 결과를 나타내는 신호로서, 상기 BIP 비교부로 전달된다.
그리고, 상기 BIP 생성부는, H-버스를 통해 연결된 상기 다수의 ASIC을 구비한 다단 광대역 동기 디지털 계층 교차스위치 시스템에서 장애 위치를 탐색하기 위해, 장애 검출 대상이 되는 상기 ASIC의 입력단에 설치되고, 상기 H-버스내의 이미 사용이 끝난 상태인 이용하지 않는 오버헤드 바이트중 B1 바이트를 사용하며, B1 바이트를 기준으로 소정 주기(8KHZ) 동안의 BIP 를 계산하여 출력하는 특징이 있다.
제5도는 상기 제3도의 BIP 추출부와 BIP 비교부를 나타내는 것으로서, 상기 BIP 추출부는 상기 BIP 생성부로 입력되는 한 주기 동안의 BIP 값과 비교해 보기 위하여 앞단의 ASIC에서 생성되어 삽입된 B1 바이트를 추출하는 기능을 담당하며, 상기 BIP 비교부는 상기 BIP 생성부와 상기 BIP 추출부에서 전달된 값들을 단순비교한다.
그리고, INDATA는 입력 데이터, 즉 전송수단인 H-버스를 의미하며, BIP-RSLT는 상기 BIP 생성부의 출력결과이며, EXCLK는 앞단의 ASIC에서 BIP 계산 결과를 삽입해 놓은 데이터를 추출하기 위한 추출 인에이블 클럭을 의미하며 B1 바이트 자리에 해당한다. CLK 는 INDATA에 해당하는 클럭을 의미하며, 출력 COMP-RSLT는 BIP 계산 결과가 틀리며, 제6도의 BIP 누적부에서 계산결과를 누적할 수 있도록 카운터 인테이블 신호를 생성해주는데 이용된다.
제6도는 상기 제3도의 BIP 누적부를 나타내는 것으로서, 검출결과 신호를 BIP 누적기를 통해 누적하고, PWRST는 전력 초기화(power reset) 신호로서 상기BIP 누적부를 초기화시키는데 이용된다. CLK는 시스템 클럭을 나타내는 신호이다. COMP-RSLT는 상기 제5도의 BIP 비교부로부터 출력된 신호로서, CLK에 의한 BIP 누적부의 내부 카운터 인에이블신호로 이용된다. ACC-REG는 상기 BIP 누적부의 누적 카운터 출력부분이며, CPU-rd는 CUP(center processor unit)(도시되지 않았음)가 누적 카운터를 리드(read)시 초기화상태로 클리어 시켜주기 위한 신호이다.
제7도는 상기 제3도의 BIP 임계인터럽트 처리부를 나타내는 것으로서, 발생제어 신호인 INTR-RSLT 를 통해 누적된 값과 임계치와의 비교를 통해 외부의 CPU로 전달함으로써, 앞단의 ASIC 출력에서 현재 ASIC으로 전달되는 H-버스상의 신호무결성을 알 수 있도록 한다.
그리고, PWRST는 전력 초기화(power reset) 신호로서 상기BIP 임계인터럽트 처리부를 초기화 시키는데 이용된다. CLK는 시스템 클럭이다.
ACC-REG는 상기 제6도의 BIP 누적부로부터 출력된 신호로서, THR-REG 누적 카운터의 임계치를 결정하는 입력신호이다.
제8도는 상기 제3도의 BIP 삽입부 처리부를 나타내는 것으로서, 입력데이타인 INDATA내의 ENCLK가 나타내는 특정위치에 BIP계산 결과인 BIP-RSLT를 클럭(CLK)에 의해 삽입한다.
그리고, 상기 제3도의 ASIC 고유 블록(31)은 상기 제1도의 AUSW, AUSW 및 AUPA 등의 고유기능을 담당하는 ASIC을 나타낸다.
즉, BIP 생성부(34), BIP 추출부(35), BIP 비교부(36) 등은 상기 제3도에 도시한 모든 ASIC 앞단에 삽입하고, BIP생성부(32) 및 BIP삽입부(33)는 상기 ASIC 뒷단에 설치하며, 본 발명이 하고자 하는 기능을 실현 할 수 있는 것이다.
제9도는 본 발명 채용한 제1도의 다단 광대역 동기 디지털 계층 교차수위치 시스템에서의 ASIC 장애 탐색점을 나타낸 예시도로서, 도면에 ASIC간 장애 탐색점과, 스위치 ASIC 내부의 장애 탐색점이 표시되어 있다.
탐색점 A는 ASIC 간 전송장애 탐색점을 의미하며, 대상이 되는 모든 ASIC 의 데이터 입력 부분에 위치하여 앞단의 ASIC 출력 부분(탐색점 B)에서 현 탐색점 A까지의 전송장애를 검출할 수 있다.
탐색점 B를 다음 단계의 ASIC내의 탐색점 A에서 전송장애 참색을 위하여 필요한 전송장애 검출을 위한 수단의 BIP 방법을 이용하여 B1 바이트내로 삽입한다. 즉, A는 전송장애 검출 포인터 B SMS 검출을 위한 삽입 포인터이다.
그리고, 탐색점 C 및 D는 다음과 같은 두가지 측면에서 고려 가능하다.
AUSW(1), AUSW(2), 및 AUSW(3) 전체 스위치 관점에서 살펴보면, AUSW(1)의 탐색점 C와 AUSW(3)의 탐색점 D를 이용하여 다단 스위치 기능 (T-S-T)에서 발생할 수 있는 연결행렬 장애를 검증할 수 있다.
그리고, AUSW(3) 탐색점 D를 이용하여 탐색할 수 있는 것은 ASIC간 전송장애가 발생하지 않은 상태에서 스위치 기능이 연결행렬이 잘못되어 오동작 하는지를 판단할 수 있다.
AUSW(1)의 탐색점 C 및 D, AUSW(2)의 탐색점 C와D, AUSW(3) 탐색점 C 및 D, 또는 AUSW(1, 2, 3) 들이 탐색점 C 및 D를 조합하므로써, ASIC의 라우팅 패스 또는 AUSW(1, 2) ASIC, AUSW(2, 3) ASIC, AUSW(1, 2, 3) ASIC 전체의 라우팅 패스에 대한 전송장애를 검출할 수 있다.
이상에서 설명한 바와 같이 본 발명은, ASIC 사이의 입출력 형태인 H-버스의 전송장애를 용이하게 감시할 수 있을 뿐만아니라, ASIC이 자체 장애 감시블럭을 가지고 있으므로 장애의 위치와 원인을 용이하게 파악할 수 있다. 또한 본 발명은, 감시하고자 하는 H-버스내 사용하지 않는 데이타의 일부를 이용하므로써, 장애 위치 탐색을 위한 별도의 데이터를 형성하기 위해 추가회로가 필요로 하지 않고, H-버스당 1바이트를 이용하므로 리던던시(redundancy)가 적을 뿐만아니라, 장애위치 탐색에 이용되는 부가회로 자체도 간단한 회로로서 구현될 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예에는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (2)

  1. 다수의 특정용도 집적회로(ASIC : Application Specific Integrated Circuit)를 포함하여 구성된 장치에 적용되어 ASIC들 간의 장애 위치를 파악하기 위한 장애 위치 탐색 장치에 있어서, 장애 검출 대상이 되는 상기 ASIC의 입력단에 연결되고, 전송수단내의 이미 사용이 끝난 상태인 이용하지 않는 오버헤드 바이트(overhead byte)중에 특정 바이트를 사용하여, 상기 특정 바이트를 기점으로 소정 주기 동안의 BIP(Bit Interleaved Parity)를 계산하여 출력하는 제1 BIP 생성수단; 앞단의 상기 ASIC에서 생성되어 삽입된 오버헤드중 상기 특정 바이트와 동일한 바이트를 추출하기 위한 BIP 추출수단; 상기 제1 BIP 생성수단의 출력신호와 상기 BIP 추출수단의 출력신호를 비교하기 위한 BIP 비교수단; 상기 BIP 비교수단에 의해 비교된 결과들을 누적하기 위한 BIP 누적수단; 상기 BIP 누적수단에 의해 누적된 결과와 인터럽트(interrupt)의 발생 기준이 되는 임계치를 비교하고, 비교 결과를 외부로 출력하는 BIP 임계인터럽트 처리 수단; 장애 검출 대상이 되는 상기 ASIC의 출력단에 설치되고, 다음단의 상기 ASIC 과의 상기 전송수단의 신호를 검사하기 위해, 상기 특정 바이트를 기준으로하여 상기 전송수단내의 모든 바이트에 대한 BIP를 계산하여 출력하는 제2 BIP 생성수단; 및 상기 제2 BIP 생성수단의 출력신호를 상기 전송수단내의 소정의 위치에 삽입하기 위한 BIP 삽입수단을 포함하는 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치.
  2. 제1항에 있어서, 상기 제1 BIP 생성수단은, 상기 전송수단을 통해 연결된 상기 다수의 ASIC을 구비한 다단 광대역 동기 디지털 계층 교차스위치 시스템에서 장애 위치를 탐색하기 위해, 장애 검출 대상이 되는 상기 ASIC의 입력단에 설치되고, 상기 전송수단내의 이미 사용이 끝난 상태인 이용하지 않는 오버헤드 바이트중 특정 바이트를 사용하며, 상기 특정 바이트를 기준으로 소정 주기(8KHZ)동안에 상기 BIP를 계산하여 출력하는 것을 특징으로 하는 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치.
KR1019950056848A 1995-12-26 1995-12-26 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치 Expired - Fee Related KR0168922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950056848A KR0168922B1 (ko) 1995-12-26 1995-12-26 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치
US08/758,004 US5696788A (en) 1995-12-26 1996-11-27 Circuit for searching fault location in a device having a plurality of application specific integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056848A KR0168922B1 (ko) 1995-12-26 1995-12-26 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치

Publications (2)

Publication Number Publication Date
KR970056246A KR970056246A (ko) 1997-07-31
KR0168922B1 true KR0168922B1 (ko) 1999-02-01

Family

ID=19444543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056848A Expired - Fee Related KR0168922B1 (ko) 1995-12-26 1995-12-26 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치

Country Status (2)

Country Link
US (1) US5696788A (ko)
KR (1) KR0168922B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI103449B (fi) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Ristikytkentäprosessorin käskyarkkitehtuuri
FR2785992B1 (fr) * 1998-11-13 2000-12-22 Centre Nat Etd Spatiales Procede et installation de localisation rapide d'un defaut dans un circuit integre
US6587461B1 (en) * 1999-06-08 2003-07-01 Cisco Technology, Inc. TDM switching system and ASIC device
US7054310B1 (en) * 2000-09-14 2006-05-30 Ciena Corporation Methods and apparatuses for providing multiple services from any slot in a SONET system having multiple slots
US6738395B1 (en) * 2000-09-15 2004-05-18 Nortel Networks Limited Pointer processing and path BIP-8 computation for large concatenated payloads
US7487893B1 (en) * 2004-10-08 2009-02-10 Homax Products, Inc. Aerosol systems and methods for dispensing texture material
US9229036B2 (en) 2012-01-03 2016-01-05 Sentient Energy, Inc. Energy harvest split core design elements for ease of installation, high performance, and long term reliability
US9182429B2 (en) 2012-01-04 2015-11-10 Sentient Energy, Inc. Distribution line clamp force using DC bias on coil
KR102097988B1 (ko) 2014-04-09 2020-05-29 한국전자통신연구원 에러 시뮬레이션 장치 및 그 방법
US9954354B2 (en) 2015-01-06 2018-04-24 Sentient Energy, Inc. Methods and apparatus for mitigation of damage of power line assets from traveling electrical arcs
US10557940B2 (en) 2015-11-30 2020-02-11 Luminar Technologies, Inc. Lidar system
US9984818B2 (en) 2015-12-04 2018-05-29 Sentient Energy, Inc. Current harvesting transformer with protection from high currents
US10634733B2 (en) 2016-11-18 2020-04-28 Sentient Energy, Inc. Overhead power line sensor
US11476674B2 (en) 2018-09-18 2022-10-18 Sentient Technology Holdings, LLC Systems and methods to maximize power from multiple power line energy harvesting devices
US11041915B2 (en) 2018-09-18 2021-06-22 Sentient Technology Holdings, LLC Disturbance detecting current sensor
US12050241B2 (en) 2018-10-15 2024-07-30 Sentient Technology Holdings, Llc. Power line sensors with automatic phase identification
US11125832B2 (en) 2018-12-13 2021-09-21 Sentient Technology Holdings, LLC Multi-phase simulation environment
US11609590B2 (en) 2019-02-04 2023-03-21 Sentient Technology Holdings, LLC Power supply for electric utility underground equipment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998242A (en) * 1988-12-09 1991-03-05 Transwitch Corp. Virtual tributary cross connect switch and switch network utilizing the same
US5040170A (en) * 1988-12-09 1991-08-13 Transwitch Corporation System for cross-connecting high speed digital signals
US5185736A (en) * 1989-05-12 1993-02-09 Alcatel Na Network Systems Corp. Synchronous optical transmission system

Also Published As

Publication number Publication date
US5696788A (en) 1997-12-09
KR970056246A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR0168922B1 (ko) 다수의 특정용도 집적회로를 구비한 시스템에서의 장애 위치 탐색 장치
US5926303A (en) System and apparatus for optical fiber interface
EP0696111B1 (en) A hitless path switching apparatus and method
US6094737A (en) Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames
US5805568A (en) Add/drop multiplexer for supporting fixed length cell
US6061328A (en) Integrated multi-fabric digital cross-connect integrated office links
US5367395A (en) Apparatus for detection and location of faults in two-way communication through single optical path
US8335240B2 (en) Methods and apparatus for aligning a communications frame to a predetermined phase
US6021112A (en) Path switching ring control apparatus in a synchronous (SDH) network that includes an asynchronous (PDH) subnetwork
US6125104A (en) Network node for switching quality detector to incoming signal specified by request message from adjacent node
US5754528A (en) Virtual ring configuration method and virtual ring system
KR100249737B1 (ko) 쇼트 셀 관리 장치 및 그 방법
KR0161759B1 (ko) 종속 유니트(tu) 신호의 교차연결장치
US7068685B1 (en) Method and arrangement for enhancing the handling of TTI identifier
JP4662652B2 (ja) Ｓｄｈ伝送システムにおける回線切替方法
CN113765725A (zh) 一种告警处理方法及装置
KR0134709B1 (ko) 다단 광대역 스위치에서의 에이직(asic)간 장애위치 검출회로
KR100258701B1 (ko) 수요밀집형 광 가입자 전송장치에 있어서의 atm 송수신 장치
EP0660556B1 (en) Method for checking data integrity and correctness of interconnections in a cross-connector of an SDH network
CA2292939A1 (en) Application-specific integrated circuit (asic) for use in communication facilities of a digital network
JP3271703B2 (ja) サブネットワークプロテクションシステムに用いられる伝送装置
JP2737771B2 (ja) Ａｔｍコネクション試験方式及びａｔｍコネクション試験方式の受信部
JP2967611B2 (ja) 信号識別方法
KR0179505B1 (ko) 저속 스위칭을 위한 티유 신호의 프레임 정렬기
KR100264858B1 (ko) 데이터전송시스템의구간에러체크방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951226

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951226

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980608

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980916

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981008

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981008

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010927

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020930

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031001

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041001

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051004

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061002

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20070919

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20070919

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090910