KR0167709B1 - 온도 보상 히스테리시스를 갖는 비교기 - Google Patents

온도 보상 히스테리시스를 갖는 비교기 Download PDF

Info

Publication number
KR0167709B1
KR0167709B1 KR1019950040866A KR19950040866A KR0167709B1 KR 0167709 B1 KR0167709 B1 KR 0167709B1 KR 1019950040866 A KR1019950040866 A KR 1019950040866A KR 19950040866 A KR19950040866 A KR 19950040866A KR 0167709 B1 KR0167709 B1 KR 0167709B1
Authority
KR
South Korea
Prior art keywords
signal
hysteresis
current
transistor
voltage
Prior art date
Application number
KR1019950040866A
Other languages
English (en)
Other versions
KR970031292A (ko
Inventor
김동희
장경희
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950040866A priority Critical patent/KR0167709B1/ko
Publication of KR970031292A publication Critical patent/KR970031292A/ko
Application granted granted Critical
Publication of KR0167709B1 publication Critical patent/KR0167709B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 온도의 변화에 따라 변하지 않는 히스테리시스를 갖는 비교기에 관한 것으로, 본 발명의 비교기는 저항(R5)을 포함하고 입력 전압 신호를 그에 대응되는 출력 전류 신호로 변환하여 출력하는 전압-전류 변환부(5)와, 이 전압-전류 변환부(5)의 출력 전류 신호(Iref)에 상응하는 제1 내지 제4정전류 신호들을 공급하는 정전류 공급부(10a)와, 입력 신호(Vin)의 크기와 기준 전압 신호(Vref)의 크기를 비교하고 그 결과에 대응되는 신호를 출력하는 신호 비교부(20)와, 저항(R1)을 포함하고 정전류 공급부(10a)의 출력 신호가 제공되는 것에 응답하여 상기 신호 비교부(20)의 출력 신호에 대응되는 히스테리시스 전압을 생성하는 히스테리시스 생성부(30)와, 이 히스테리시스 생성부(30)로부터의 히스테리시스 전압에 대응되는 신호를 출력하는 신호 출력부(40)와, 이 신호 출력부(40)의 출력 신호를 안정화시키는 신호 안정화부(50)으로 구성되어서, 히스테리시스 전압이 저항들(R1,R5)의 비에 의해 결정된다.

Description

온도 보상 히스테리시스를 갖는 비교기
제1도는 종래의 히스테리시스를 갖는 비교기의 회로도.
제2도는 본 발명의 온도 보상 히스테리시스를 갖는 비교기의 바람직한 실시예의 회로도.
제3도는 본 발명에 따른 비교기의 출력 특성을 나타낸 파형도.
* 도면의 주요부분에 대한 부호의 설명
5 : 전압-전류 변환부 10, 10a : 정 전류 공급부
20 : 신호 비교부 30 : 히스테리시스 생성부
40 : 신호 출력부 50 : 신호 안정화부
본 발명은 히스테리시스(hysteresis)를 갖는 비교기에 관한 것으로, 더 구체적으로는 온도의 변화에 따라 변하지 않는 히스테리시스를 갖는 비교기에 관한 것이다.
제1도에는 종래의 히스테리시스를 갖는 비교기가 도시되어 있다. 제1도를 참조하여, 종래의 히스테리시스를 갖는 비교기는 구동 전원(Vcc)을 입력받아 다수의 정전류(constant current)들을 공급하는 정전류 공급부(constant-current supply)(10)와, 입력 신호(Vin)의 크기(또는, 전압)와 소정의 기준 전압 신호(Vref)의 크기를 비교하고 그 결과에 대응되는 신호를 출력하는 신호 비교부(20)와, 상기 정전류 공급부(10)의 출력 신호가 제공되는 것에 응답하여 상기 신호 비교부(20)의 출력 신호에 대응되는 히스테리시스 전압을 생성하는 히스테리시스 생성부(30)와, 이 히스테리시스 생성부(30)로부터의 히스테리시스 전압에 대응되는 신호를 출력하는 신호 출력부(40)와, 이 신호 출력부(40)의 출력 신호를 안정화시키는 신호 안정화부(50)로 구성된다.
제1도에 도시된 바와 같이, 정전류 공급부(10)는 전류 미러(current mirror)를 이루는 2개의 트랜지스터들 Q1, Q2 및 정전류원(11)으로 구성되며, 전류 미러의 트랜지스터 Q2는 4개의 컬렉터들을 갖는 다중 컬렉터 트랜지스터(multiple-collector transistor)로 이루어져 있다. 상기 트랜지스터들 Q1 및 Q2의 베이스 단자들은 상호 연결되고, 그들의 에미터 단자들에는 구동 전원(Vcc)이 각각 제공된다. 전류 미러의 트랜지스터 Q2의 컬렉터 단자들로부터는 정전류들이 제공되고, 소정의 정전류(Is)를 공급하기 위한 정전류원(11)은 트랜지스터 Q1의 컬렉터 단자와 그라운드(GND) 사이에 위치한다.
신호 비교부(20)는 2개의 트랜지스터들 Q3, Q4로 구성되는데, 이 트랜지스터들 Q3 및 Q4의 베이스 단자들에는 입력 신호(Vin) 및 기준 전압 신호(Vref)가 각각 제공된다. 상기 트랜지스터들 Q3 및 Q4의 에미터 단자들은 정전류 공급부(10)의 트랜지스터 Q2의 제1 및 제2컬렉터 단자들에 각각 연결된다.
히스테리시스 생성부(30)는 히스테리시스 전압의 생성을 제어하기 위한 히스테리시스 제어신호를 제공하는 히스테리시스 제어부(31)와, 이 히스테리시스 제어부(31)로부터의 히스테리시스 제어신호에 대응되는 히스테리시스 전압을 생성하는 전압 발생부(32)로 구성된다. 상기 전압 발생부(32)는 상기 정전류 공급부(10)의 트랜지스터 Q2의 제3 및 제4컬렉터 단자들에 베이스 단자가 연결되고 상기 트랜지스터 Q2의 상기 제3 및 제4컬렉터 단자들에 컬렉터 단자가 연결되며 상기 트랜지스터 Q2의 제2컬렉터 단자에 에미터 단자가 연결되는 트랜지스터 Q5와, 상기 신호 비교부(20)의 트랜지스터들 Q3 및 Q4의 에미터 단자들에 양단자가 각각 연결되는 저항 R1으로 구성된다. 상기 히스테리시스 제어부(31)는 상기 정전류 공급부(10)의 트랜지스터 Q2의 제3 및 제4컬렉터 단자들에 컬렉터 단자가 연결되고 상기 신호 비교부(20)의 트랜지스터 Q의 컬렉터 단자에 베이스 단자가 연결되며 에미터 단자가 접지되는 트랜지스터 Q6로 구성된다.
신호 출력부(40)는 전류 미러를 이루는 두개의 트랜지스터들 Q7, Q8으로 구성된다. 트랜지스터들 Q7 및 Q8의 베이스 단자들은 상호 연결되고, 트랜지스터 Q7의 컬렉터 단자는 상기 신호 비교부(20)의 트랜지스터 Q4의 컬렉터 단자와 연결되며, 트랜지스터 Q8의 컬렉터 단자는 상기 신호 비교부(20)의 트랜지스터 Q3의 컬렉터 단자와 연결된다. 상기 트랜지스터 Q7의 베이스 단자는 자신의 컬렉터 단자와 연결되고, 상기 트랜지스터들 Q7 및 Q8의 에미터 단자들은 접지된다.
신호 안정화부(50)는 구동 전원(Vcc)에 한 단자가 연결되는 저항 R2와, 상기 신호 비교부(20)의 트랜지스터 Q3의 컬렉터 단자 및 상기 히스테리시스 제어부(31)의 트랜지스터 Q6의 베이스 단자에 한 단자가 연결되는 저항 R3 및 상기 저항 R2의 다른 단자에 컬렉터 단자가 연결되고 상기 저항 R3의 다른 단자에 베이스 단자가 연결되며 에미터 단자가 접지되는 트랜지스터 Q9으로 구성된다. 이 비교기의 출력 단자(Vo)는 저항 R3와 트랜지스터 Q9의 컬렉터 단자 사이에 연결된다.
다음에는, 이상과 같은 구성을 갖는 종래의 비교기의 동작에 대해 상세히 설명하겠다.
정전류 공급부(10)의 트랜지스터 Q1의 컬렉터 단자에서는 정전류원(11)에 의해 소정의 정전류 Is가 흐르게 되며, 전류 미러의 특성상, 상기 트랜지스터 Q1의 컬렉터 전류 IS는, 트랜지스터 Q2의 제1 내지 제4컬렉터 단자들 각각의 컬렉터 전류를 I라 할 때, 각 컬렉터 전류들의 합(4I)과 같고, 트랜지스터 Q2의 제3 및 제4컬렉터 단자들에 공통적으로 자신의 컬렉터 단자가 연결되는 트랜지스터 Q5 또는 Q6의 컬렉터 전류는 2I가 된다. 설명의 편의상, 이제부터는, 정전류원(11)을 통하여 흐르는 전류(Is)를 '제1정전류 신호'라 하고, 상기 트랜지스터 Q2의 제1컬렉터 단자 및 제2컬렉터 단자로부터 각각 제공되는 전류들을 '제2정전류 신호' 및 '제3정전류 신호'라 하며, 상기 트랜지스터 Q2의 제3 및 제4컬렉터 단자들로부터의 정전류들의 합(즉, 트랜지스터 Q5 또는 Q6의 컬렉터 전류)을 '제4정전류 신호'라 하겠다. 따라서, 제1정전류 신호는 4I, 제2 및 제3정전류 신호들 각각은, I, 제4정전류 신호는 2I의 크기를 갖는 정전류이다.
이제부터는 입력 신호(Vin)의 변화에 따른 비교기 회로의 동작에 대해 상세히 설명하겠다.
먼저, 입력 신호(Vin)의 크기가 점차적으로 증가되고 있지만 입력 신호(Vin)의 크기가 상기 기준 전압 신호(Vref)의 크기 이하인 경우에 있어서, 이 비교기 회로의 동작에 대해 설명하도록 하겠다.
이 경우, 신호 비교부(20)에서, 트랜지스터 Q3는 도통(turn-on)되고, 트랜지스터 Q4는 부도통(turn-off)된다. 이와같이, 트랜지스터 Q3가 도통되면, 히스테리시스 제어부(31)의 트랜지스터 Q6의 베이스-에미터는 순방향 바이어스되므로 이 트랜지스터 Q6 역시 도통된다. 따라서, 정전류 공급부(10)내 트랜지스터 Q2의 제2컬렉터 단자로부터 제공되는 제3정전류 신호는 저항 R1을 통과하여 상기 트랜지스터 Q3의 에미터 단자에서 상기 트랜지스터 Q2의 제1컬렉터 단자로부터 제공되는 상기 제2정전류 신호와 합성되고, 상기 트랜지스터 Q2의 제3 및 제4컬렉터 단자들로부터 제공되는 제4정전류 신호(2I)는 트랜지스터 Q6로 제공된다.
한편, 이때, 신호 비교부(20)의 트랜지스터 Q4는 부도통 상태에 있으므로, 신호 출력부(40)의 두 트랜지스터들 Q7과 Q8도 부도통 상태에 있게 된다. 따라서, 상기 제2 및 제3정전류 신호들의 합성 신호는 신호 비교부(20)의 트랜지스터 Q3 및 신호 안정화부(50)의 저항 R3를 통하여 트랜지스터 Q9의 베이스 단자로 제공된다. 이로써, 상기 트랜지스터 Q9은 도통되며, 결국, 출력 신호(Vo)는 '로우 레벨(low level')로 된다.
그 후, 증가 상태에 있던 상기 입력 신호(Vin)이 크기가 상기 기준 전압 신호(Vref)의 크기와 동일하게 되면, 신호 비교부(20)의 트랜지스터 Q3 및 Q4 둘다 도통된다. 트랜지스터들 Q3 및 Q4가 도통되면, 신호 출력부(40)의 두 트랜지스터들 Q7과 Q8 역시 도통되고, 히스테리시스 제어부(31)의 트랜지스터 Q6는 부도통된다. 따라서, 제2정전류 신호는 트랜지스터들 Q3 및 Q8을 통하여, 그리고 제3정전류 신호는 트랜지스터들 Q4 및 Q7을 통하여 각각 흐르게 된다. 그결과, 신호 안정화부(50)의 트랜지스터 Q9이 부도통되므로 상기 출력 신호(Vo)는 하이 레벨(high level)로 된다.
다음, 상기 입력 신호(Vin)의 크기가 상기 기준 전압 신호(Vref)의 크기 보다 더 커지게 되면, 상기 신호 비교부(20)의 트랜지스터 Q3는 부도통 상태로 되고 트랜지스터 Q4는 도통 상태를 유지하게 된다. 이에 따라, 히스테리시스 제어부(31)의 트랜지스터 Q6는 부도통되고, 전압 발생부(32)의 트랜지스터 Q5는 도통 상태로 되며, 신호 출력부(40)의 트랜지스터 Q7은 도통 상태를 그대로 유지하게 된다. 그 결과, 제2정전류 신호는 저항 R1을 통하여 그리고 제4정전류 신호는 트랜지스터 Q5를 통해 각각 신호 비교기(20)의 트랜지스터4로 제공된다. 이때, 트랜지스터4의 에미터 전류는 제2 내지 제4정전류 신호의 합성 신호(즉, 4I)와 같다. 따라서, 신호 출력부(40)의 트랜지스터 Q8은 '포화'되므로 출력 안정화부(50)의 트랜지스터 Q9은 부도통 상태된다. 그 결과, 출력 신호(Vo)는 하이 레벨로 유지된다.
다음, 입력 신호(Vin)의 크기가 감소하기 시작하여 상기 기준 전압 신호(Vref)의 크기와 동일하게 되면, 출력 신호(Vo)는 여전히 하이 레벨로 유지된다.
이후, 감소 상태에 있던 상기 입력 신호(Vin)의 크기가 아래의 식(1)로 나타낸 값과 동일하게 될 때에도, 제4정전류 신호(2I)는 히스테리시스 생성부(30)의 트랜지스터 Q5를 통해 신호 비교부(20)의 트랜지스터 Q4로 제공된다.
Vin=Vref-I·R1 … (1)
또한, 이때, 제2정전류 신호는 전압 발생부(32)의 저항 R1을 통하여 신호 비교부(20)의 트랜지스터 Q5의 에미터 단자로 흘러 제3정전류 신호와 합성된다. 따라서, 상기 트랜지스터 Q4의 에미터 단자에서는 제2정전류 신호와 제3정전류 신호의 합성 신호(2I)가 얻어진다.
이후, 상기 입력 신호(Vin)의 크기가 위의 식(1)로 나타낸 값 이하로 되면, 트랜지스터 Q3는 도통되고 트랜지스터 Q4는 부도통되며, 히스테리시스 제어부(31)의 트랜지스터 Q6는 도통된다. 따라서, 제3정전류 신호는 저항 R1을 통하여 트랜지스터 Q3의 에미터 단자로 제공되어 제2정전류 신호와 합성되고, 제4정전류 신호는 트랜지스터 Q6를 통하여 흐르게 된다. 이때, 신호 비교부(20)의 트랜지스터 Q4는 부도통 상태에 있으므로, 신호 출력부(40)의 두 트랜지스터들 Q7과 Q8도 부도통 상태에 있게 된다. 따라서, 상기 제1 및 제3정전류 신호들의 합성 신호는 신호 비교부(20)의 트랜지스터 Q3 및 신호 안정화부(50)의 저항 R3를 통하여 트랜지스터 Q9의 베이스 단자로 제공된다. 이로써, 상기 트랜지스터 Q9은 도통되므로 로우 레벨의 출력 신호(Vo)가 얻어진다.
이상에서 상세히 설명된 바와 같이, 이 비교기에서는, 출력 신호(Vo)가 로우 레벨에서 하이 레벨로 천이될 때의 입력 신호(Vin)의 크기와 하이 레벨에서 로우 레벨로 변환될 때의 입력 신호(Vin)의 크기가 상이하도록 하기 위한 히스테리시스 발생 수단으로서, 저항 R1이 사용되고 있는데, 앞의 식(1)에서 보는 바와 같이, 히스테리시스 전압은 상기 저항 R1에 의존하므로 그것의 변화에 따라 상기 히스테리시스 전압이 변한다. 일반적으로, 집적회로내의 저항의 값은 온도의 변화 및 공정 산포에 따라 변하므로, 앞에서 설명된 비교기의 히스테리시스 전압은 공정 산포에 따른 저항의 절대값 변화 및 온도 변화에 따라 변한다.
본 발명의 목적은 온도 변화 및 공정 산포에 무관한 히스테리시스를 갖는 비교기를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 비교기는 소정의 제1입력 전압 신호를 그에 비례하는 출력 전류로 변환하는 전압-전류 변환 수단과, 전류 미러를 형성하는 다수의 트랜지스터들을 구비하고 상기 전압-전류 변환 수단의 상기 출력 전류에 상응하는 다수의 정전류들을 공급하는 정전류 공급 수단과, 제2입력 전압 신호(Vin)의 크기와 소정의 기준 전압 신호(Vref)의 크기를 비교하고 그 결과에 대응되는 신호를 출력하는 신호 비교 수단과, 상기 정전류 공급 수단의 출력 신호가 제공되는 것에 응답하여 상기 신호 비교 수단의 출력 신호에 대응되는 히스테리시스 전압을 생성하는 히스테리시스 생성 수단과, 이 히스테리시스 생성 수단으로부터의 상기 히스테리시스 전압에 대응되는 신호를 출력하는 신호 출력 수단 및 이 신호 출력 수단의 출력 신호를 안정화시키는 신호 안정화 수단을 포함하는데 그 특징이 있다.
이 특징의 비교기에 있어서, 상기 전압-전류 변환 수단은 두개의 입력 단자들을 갖되, 이 입력단자들 중 어느 하나의 입력 단자로는 상기 제1입력 전압 신호가 제공되는 차동증폭기와; 소정의 제1전원에 한 단자가 연결되고, 상기 차동증폭기의 상기 다른 입력 단자에 다른 단자가 연결되는 저항과; 상기 차동증폭기의 출력 신호에 의해 제어되고, 상기 정전류 공급 수단의 상기 다수의 트랜지스터들 중 어느 하나의 트랜지스터의 전류 패스와 상기 제1전원 사이에 구성되며, 상기 정전류 공급 수단의 상기 다수의 정전류들의 크기를 제어하는 전류 제어 수단을 포함한다.
상기 정전류 공급 수단은: 제2전원과 상기 전류 제어 수단 사이에 전류 패스를 갖도록 연결되는 제1트랜지스터와; 적어도 4개 이상의 전류 패스를 갖고, 베이스 단자가 상기 제1트랜지스터의 베이스 단자에 연결되는 제2트랜지스터와; 상기 제1 및 제2트랜지스터들의 베이스 단자들에 연결되는 베이스 단자를 갖고, 상기 제1 및 제2트랜지스터들과 함께 전류 미러를 형성하는 제3트랜지스터를 포함하되: 상기 제2트랜지스터의 상기 적어도 4개 이상의 전류 패스는 상기 히스테리시스 발생 수단에 연결되고; 상기 제3트랜지스터의 전류 패스는 상기 제2전원과 상기 차동증폭기의 상기 두 입력단자들 중 다른 단자에 연결된다.
상기 히스테리시스 생성 수단은 제2저항을 포함하고, 상기 제1저항 및 상기 제2저항의 비를 조절하는 것에 의해 상기 히스테리시스 전압의 크기가 결정된다.
상기 히스테리시스 전압은 상기 제1입력 전압 신호가 일정할 때 상기 제1저항 및 상기 제2저항의 비에 의해 결정된다.
본 발명에 따른 비교기의 히스테리시스 전압은 두 저항들의 비에 의해 결정되므로 상기 제1입력 전압 신호가 일정하면 온드의 상승에 의한 저항값의 변화가 생기더라도 일정한 값을 갖게 된다.
이제부터는 본 발명의 바람직한 실시예에 대해 상세히 설명하겠다.
제2도는 본 발명에 따른 비교기의 바람직한 실시예를 나타낸 것이다.
제2도를 참조하여, 본 실시예의 비교기는 기준 전압 신호(Vref)를 그에 대응되는 소정의 전류 신호(Iref)로 변환하여 출력하는 전압-전류 변환부(5)와, 이 전압-전류 변환부(5)의 출력 전류 신호(Iref)에 상응하는 제1 내지 제4정전류 신호들을 공급하는 정전류 공급부(10a)와, 입력 신호(Vin)의 크기와 기준 전압 신호(Vref)의 크기를 비교하고 그 결과에 대응되는 신호를 출력하는 신호 비교부(20)와, 상기 정전류 공급부(10a)의 출력 신호가 제공되는 것에 응답하여 상기 신호 비교부(20)의 출력 신호에 대응되는 히스테리시스 전압을 생성하는 히스테리시스 생성부(30)와, 이 히스테리시스 생성부(30)로부터의 히스테리시스 전압에 대응되는 신호를 출력하는 신호 출력부(40)와, 이 신호 출력부(40)의 출력 신호를 안정화시키는 신호 안정화부(50)로 구성된다.
본 실시예에 따른 정전류 공급부(10a)는 트랜지스터들 Q1과 Q2, 그리고 이들과 함께 전류 미러를 형성하는 트랜지스터 Q10을 포함하고 있다. 전압-전류 변환부(5)는 차동증폭기를 이루는 저항 R4 및 트랜지스터들 Q11~Q14과, 상기 트랜지스터 Q10의 컬렉터 단자와 그라운드(GND) 사이에 연결되는 저항 R5와, 상기 차동증폭기의 출력에 응답하여 상기 정전류 공급부(10a)의 전류를 제어하는 트랜지스터 Q15를 포함한다.
이제부터는 이와같은 구성을 갖는 본 실시예의 동작에 대해 상세히 설명한다.
전압-전류 변환부(5)의 차동증폭기에서, 트랜지스터 Q11의 베이스 단자로는 기준 전압 신호(Vref)가 인가된다. 이와같이, 트랜지스터 Q11의 베이스 단자에 소정의 기준 전압 신호(Vref)가 인가되면, 트랜지스터 Q12의 베이스 단자에도 상기 기준 전압 신호의 크기와 동일한 크기를 갖는 신호가 발생된다. 그 이유를 설명하면 다음과 같다. 차동증폭기에서, 트랜지스터 Q11의 베이스 단자로 인가되는 기준 전압 신호의 크기와 저항 R5에 의해 트랜지스터 Q12의 베이스 단자로 인가되는 신호의 크기가 비교되는 데, 만일, 트랜지스터 Q12의 베이스 단자로 인가되는 신호의 크기가 상기 기준 전압 신호의 크기와 동일하지 않으면, 이들 두신호들의 크기 차에 해당하는 전압(이하, '차전압'이라 함) 신호가 트랜지스터 Q15로 제공된다. 따라서, 트랜지스터 Q15의 켈렉터 전류는 상기 차전압 신호의 크기만큼 증가되거나 감소된다. 이로써, 정전류 공급부(10a)의 트랜지스터 Q1, Q2와 함께 전류 미러를 형성하는 트랜지스터 Q10의 컬렉터 전류(Iref)도 변하게 된다. 결국, 전류 제어 수단으로서 작용하는 트랜지스터 Q15에 의해 트랜지스터 Q12의 베이스 　압은 기준 전압을 유지하게 되며, 이때의 트랜지스터 Q10의 컬렉터 전류(Iref)는 다음의 식 (2)와 같다.
Iref=Vref/R5 … (2)
또, 정전류 공급부(10a)의 트랜지스터 Q1의 컬렉터 전류 역시 Iref와 같으므로, 트랜지스터 Q2의 각 컬렉터 단자의 전류(I)는 다음의 식(3)과 같이 트랜지스터 Q10의 컬렉터 전류(Iref)의 1/4이 된다.
I=Iref/4 … (3)
앞의 식 (1)에 식 (2) 및 (3)을 대입하면, 다음의 식 (4)가 얻어진다.
Vin=Vref-I·R1
=Vref-Vref·R1/4(·R5)
=Vref-K·Vref·R1/R5=VH … (4)
(여기서, K는 상수, VH는 히스테리시스 전압)
위의 식 (4)에서 보는 바와 같이, 본 발명에 따른 비교기의 히스테리시스 전압(VH)은 저항 R1의 절대값이 아닌 저항 R1과 저항 R5의 비(ratio)에 의해 결정되므로, 저항 산포와 무관하게 제3도에 도시된 바와 같은 히스테리시스를 얻을 수 있게 된다.

Claims (4)

  1. 제1입력 전압 신호를 그에 비례하는 출력 전류로 변환하는 전압-전류 변환 수단과; 전류 미러를 형성하는 다수의 트랜지스터들을 구비하고 상기 전압-전류 변환 수단의 상기 출력 전류에 상응하는 다수의 정전류들을 공급하는 정전류 공급 수단과; 제2입력 전압 신호의 크기와 소정의 기준 전압 신호의 크기를 비교하고 그 결과에 대응되는 신호를 출력하는 신호 비교 수단과; 상기 정전류 공급 수단의 출력 신호가 제공되는 것에 응답하여 상기 신호 비교 수단의 출력 신호에 대응되는 히스테리시스 전압을 생성하는 히스테리시스 생성 수단과; 상기 히스테리시스 생성 수단으로부터의 상기 히스테리시스 전압에 대응되는 신호를 출력하는 신호 출력 수단 및; 상기 신호 출력 수단의 출력 신호를 안정화시키는 신호 안정화 수단을 포함하되: 상기 전압-전류 변환 수단은; 두개의 입력 단자들을 갖고, 이 입력단자들 중 어느 하나의 입력 단자로는 상기 제1입력 전압 신호가 제공되는 차동증폭기와; 제1전원에 한 단자가 연결되고, 상기 차동증폭기의 상기 다른 입력 단자에 다른 단자가 연결되는 제1저항과; 상기 차동증폭기의 출력 신호에 의해 제어되고, 상기 정전류 공급 수단의 상기 다수의 트랜지스터들 중 어느 하나의 트랜지스터의 전류 패스와 상기 제1전원 사이에 구성되며, 상기 정전류 공급 수단의 상기 다수의 정전류들의 크기를 제어하는 전류 제어 수단을 포함하는 온도 보상 히스테리시스를 갖는 비교기.
  2. 제1항에 있어서, 상기 정전류 공급 수단은: 제2전원과 상기 전류 제어 수단 사이에 전류 패스를 갖도록 연결되는 제1트랜지스터와; 적어도 4개 이상의 전류 패스를 갖고, 베이스 단자가 상기 제1트랜지스터의 베이스 단자에 연결되는 제2트랜지스터와; 상기 제1 및 제2트랜지스터들의 베이스 단자들에 연결되는 베이스 단자를 갖고, 상기 제1 및 제2트랜지스터들과 함께 전류 미러를 형성하는 제3트랜지스터를 포함하되: 상기 제2트랜지스터의 상기 적어도 4개 이상의 전류 패스는 상기 히스테리시스 발생 수단에 연결되고; 상기 제3트랜지스터의 전류 패스는 상기 제2전원과 상기 차동증폭기의 상기 두 입력단자들 중 다른 단자에 연결되는 온도 보상 히스테리시스를 갖는 비교기.
  3. 제1항 또는 제2항에 있어서, 상기 전압-전류 변환 수단에는 상기 제1입력 전압 신호로서 상기 소정의 기준 전압 신호가 제공되는 온도 보상 히스테리시스를 갖는 비교기.
  4. 제3항에 있어서, 상기 히스테리시스 생성 수단은 제2저항을 포함하고, 상기 제1저항 및 상기 제2저항의 비를 조절하는 것에 의해 상기 히스테리시스 전압의 크기가 결정되는 온도 보상 히스테리시스를 갖는 비교기.
KR1019950040866A 1995-11-11 1995-11-11 온도 보상 히스테리시스를 갖는 비교기 KR0167709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950040866A KR0167709B1 (ko) 1995-11-11 1995-11-11 온도 보상 히스테리시스를 갖는 비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040866A KR0167709B1 (ko) 1995-11-11 1995-11-11 온도 보상 히스테리시스를 갖는 비교기

Publications (2)

Publication Number Publication Date
KR970031292A KR970031292A (ko) 1997-06-26
KR0167709B1 true KR0167709B1 (ko) 1999-03-20

Family

ID=19433788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040866A KR0167709B1 (ko) 1995-11-11 1995-11-11 온도 보상 히스테리시스를 갖는 비교기

Country Status (1)

Country Link
KR (1) KR0167709B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437760B1 (ko) * 2001-04-03 2004-06-26 엘지전자 주식회사 수광 소자의 안정화 회로
KR100973475B1 (ko) * 2008-03-03 2010-08-03 동 훈 김 제로 온도계수를 갖는 프로그램이 가능한 히스테리시스전압비교기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173054B1 (ko) * 2013-09-16 2020-11-02 엘지이노텍 주식회사 과온도 보호 회로 및 이를 구비한 조명 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437760B1 (ko) * 2001-04-03 2004-06-26 엘지전자 주식회사 수광 소자의 안정화 회로
KR100973475B1 (ko) * 2008-03-03 2010-08-03 동 훈 김 제로 온도계수를 갖는 프로그램이 가능한 히스테리시스전압비교기

Also Published As

Publication number Publication date
KR970031292A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US4437023A (en) Current mirror source circuitry
CN112306131B (zh) 基准电压电路
US5521544A (en) Multiplier circuit having circuit wide dynamic range with reduced supply voltage requirements
US4658205A (en) Reference voltage generating circuit
US4556805A (en) Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage
KR0167709B1 (ko) 온도 보상 히스테리시스를 갖는 비교기
KR20030057278A (ko) 이득 제어 회로
US7071671B2 (en) Circuit for supplying constant voltage
EP0182201A1 (en) Speed control apparatus for a DC motor
US5099139A (en) Voltage-current converting circuit having an output switching function
US5155429A (en) Threshold voltage generating circuit
KR950022057A (ko) 음량 콘트롤 회로
KR960011730B1 (ko) 레벨 이동기를 포함한 전원 공급 장치
KR0173944B1 (ko) 히스테리시스를 갖는 비교기
US4970412A (en) Comparator circuit
KR0153055B1 (ko) 히스테리시스를 제어할 수 있는 온도 보상된 비교기 회로
JPH02101812A (ja) 加速切換入力回路
JP3736077B2 (ja) 電圧比較回路
KR0139340B1 (ko) 히스테리시스를 갖는 비교기
JP3398907B2 (ja) バイアス電流制御装置
KR900008540B1 (ko) 트랜지스터 차동회로의 전류제어회로
KR0177997B1 (ko) 히스테리시스의 크기를 제어할 수 있는 비교기 회로
US5808503A (en) Input signal processing circuit
JPH0618011B2 (ja) 直流基準電圧発生回路
JP2000066747A (ja) 定電圧回路及びその定電圧出力方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110823

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee