KR0167456B1 - 다이 본딩 장치의 스테이지 - Google Patents
다이 본딩 장치의 스테이지 Download PDFInfo
- Publication number
- KR0167456B1 KR0167456B1 KR1019950068152A KR19950068152A KR0167456B1 KR 0167456 B1 KR0167456 B1 KR 0167456B1 KR 1019950068152 A KR1019950068152 A KR 1019950068152A KR 19950068152 A KR19950068152 A KR 19950068152A KR 0167456 B1 KR0167456 B1 KR 0167456B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- stage
- die bonding
- bonding apparatus
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 다이 본딩 장치에 관한 것으로서, 다이 본딩 장치에 적용되는 반도체 칩이 안착되는 스테이지에 있어서, 상기 스테이지의 중앙에 안착부가 형성되어 있고, 상기 스테이지의 외측 부분에 상면으로부터 상방향으로 돌출된 돌출부가 형성되어 있으며, 상기 돌출부에 상기 반도체 칩의 위치를 조정해주기 위한 그리퍼가 설치되어 있는 것을 특징으로 하는 다이 본딩 장치의 스테이지를 제공함으로써, 반도체 칩을 이송하여 스테이지에 안착시킬 때 발생하는 반도체 칩의 기계적인 접촉으로 인한 충격과 마찰을 감소시킴으로써, 반도체 칩의 파손을 감소시켜, 특히 반도체 칩의 모서리 부분에 발생되는 반도체 칩의 모서리 부분에 발생되는 파손을 감소시켜 보다 신뢰성이 향상된 반도체 패키지를 얻어낼 수 있는 이점이 있다.
Description
제1도는 반도체 칩을 이송하는 이송 장치의 이송 상태를 나타내는 작동도.
제2도는 종래의 스테이지에 반도체 칩이 안착된 상태를 나타내는 단면도.
제3도는 본 발명에 따른 스테이지의 일 실시예에 반도체 칩이 안착된 상태를 나타내는 단면도.
제4도는 본 발명에 따른 스테이지의 다른 실시예를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 피커 12 : 그리퍼
14 : 돌출부 16,16A : 스테이지
18 : 반도체 칩 20,20A : 안착부
22 : 스테이지 상면
본 발명은 다이 본딩 장치에 관한 것으로, 더욱 상세하게는 반도체 칩을 이송하는 피커가 반도체 칩을 집어 올린 후 다이 본딩을 위한 스테이지로 이송하여 안착시킬 때 발생하는 반도체 칩의 파손을 감소시키기 위한 다이 본딩 장치의 스테이지에 관한 것이다.
일반적인 반도체 조립 공정은 웨이퍼 프로세스에 의해 회로소자가 형성되어 있는 웨이퍼를 개별 반도체 칩으로 절단하여 분리하는 소잉(sawing) 공정, 개별 반도체 칩을 리드 프레임에 실장하는 다이 본딩(die bonding) 공정, 반도체 칩을 리드 프레임의 리드와 전기적으로 연결시켜 주는 와이어 본딩(wire bonding) 공정, 및 외부 환경으로부터의 보호를 위하여 봉지하는 몰딩(molding) 공정을 포함한다.
여기서 소잉 공정은 웨이퍼의 하면에 테이프를 부착시킨 후에 진행하게 되며, 절단이 완료된 반도체 칩은 다이 본딩 장치로의 이송을 위하여 피커가 흡착하여 테이프에서 분리하게 된다. 그리고, 분리된 반도체 칩을 다이 본딩 장치의 스테이지에 안착시키게 된다. 테이프에서 반도체 칩을 분리하거나 스테이지에 놓을 때 반도체 칩의 위치가 변화될 수 있다. 이러한 반도체 칩의 위치 변화를 바로 잡기 위하여 스테이지에 그리퍼가 설치되어 있다. 그리퍼가 반도체 칩의 측면에서 밀어주어 그 위치를 조정시켜 준다.
제1도는 반도체 칩을 이송하는 이송 장치의 이송 상태를 나타내는 작동도이고, 제2도는 종래의 스테이지에 반도체 칩이 안착된 상태를 나타내는 단면도이다.
제1도와 제2도를 참조하면, 웨이퍼(100)의 하면에는 테이프(102)가 부착되어 있다. 소잉 공정이 완료된 웨이퍼(100)에서 반도체 칩(18)을 피커(10)가 흡착하여 스테이지(16)로 이송시킨다. 스테이지(16)의 상면은 보통 초경 원판으로 구성되어 있다. 스테이지(16)에 반도체 칩(18)이 놓여지면 웨이퍼(100)에서 분리될 때나 이송시에 발생되는 반도체 칩(18)의 위치 변동을 다음에 진행되는 공정인 다이 본딩 공정에서 필요한 정확한 위치를 갖도록 그리퍼(12)가 조정하여 준다.
그런데, 피커에 의해 반도체 칩이 스테이지에 이송될 때 반도체 칩이 기울어진 상태이면 스테이지에 안착되는 순간에 반도체 칩의 모서리가 다른 부분보다 먼저 스테이지의 상면과 부딪힘으로써 반도체 칩은 충격과 마찰에 의해 모서리 부분이 깨어지게 된다. 이렇게 손상된 반도체 칩은 반도체 조립 공정이 완료된 후에 패키지 크랙을 발생시키는 요인이 된다. 더욱이, 반도체 칩의 용량이 커지면서 반도체 칩의 면적이 장방향으로 길어지게 되면, 피커에 의한 흡착시 반도체 칩의 모서리 부분의 기울기 편차가 커지면서 반도체 칩의 손상이 커지는 문제점이 있다.
따라서 본 발명의 목적은 반도체 칩이 이송되어 스테이지에 안착될 때 반도체 칩의 파손을 방지하고 반도체 칩의 수평 조정을 손쉽게 할 수 있도록 하기 위한 다이 본딩 장치의 스테이지를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 다이 본딩 장치의 스테이지는 다이 본딩 장치에 적용되는 반도체 칩이 안착되는 스테이지에 있어서, 상기 스테이지의 중앙에 안착부가 형성되어 있고, 상기 스테이지의 가장자리 부분에 상면으로부터 상방향으로 돌출된 돌출부가 형성되어 있으며, 상기 돌출부에 상기 반도체 칩의 위치를 조정해주기 위한 그리퍼가 설치되어 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 다이 본딩 장치의 스테이지의 구조를 보다 상세하게 설명하고자 한다.
제3도는 본 발명에 따른 스테이지의 일 실시예에 반도체 칩이 안착된 상태를 나타내는 단면도이고, 제4도는 본 발명에 따른 스테이지의 다른 실시예를 나타내는 단면도이다.
제3도를 참조하면, 반도체 칩(18)이 놓여지는 스테이지(16A)는 중앙부에 안착부(20A)가 형성되어 있고, 가장자리 부분에 스테이지(16A)의 상면(22)으로부터 상방향으로 돌출된 돌출부(14)가 형성되어 있으며, 그 돌출부(14)의 상부에 반도체 칩(18)의 위치를 바로잡기 위한 그리퍼(12)가 설치되어 있다. 안착부(20A)는 반도체 칩(18)의 밑면보다 작은 크기의 상면을 갖고 있다. 그리고, 돌출부(14)가 스테이지(16A)의 상면(22)과 이루는 높이는 안착부에 놓여진 반도체 칩(18)의 측면을 그리퍼(12)가 밀어줄 수 있는 높이이다.
소잉 공정이 완료된 상태에서 반도체 칩(18)을 흡착한 피커(10)가 반도체 칩(18)을 스테이지(16A)의 상부로 이송하게 된다. 그리고, 피커(10)가 하강하여 반도체 칩(18)을 스테이지(16A)의 안착부(20A)에 놓게 된다. 이때, 안착부(20A)가 반도체 칩(18)의 하면보다 작은 크기를 갖고 있어서 반도체 칩(18)이 기울어진 상태로 안착이 될 때에 반도체 칩(18)의 모서리와의 기계적인 접촉이 발생되지 않는다. 반도체 칩(18)의 기계적 손상이 모서리 부분에 집중적으로 발생되기 때문에 이렇게 하면 반도체 칩(18)의 손상을 크게 줄일 수 있다. 안착부(20A)에 놓여진 반도체 칩(18)은 안착부(20A)의 높이만큼 스테이지(16A)의 상부에 위치하게 되기 때문에 스테이지(16A)의 가장자리 부분에 스테이지(16A)로부터 소정의 높이에서 그리퍼(12)가 작동하여 반도체 칩(18)의 위치를 바로 잡게 된다.
본 발명에 따른 스테이지는 제4도에서와 같이 안착부(20A)와 돌출부(14)를 스테이지(16A)와 일체형으로 형성시켜주어도 무방하다. 즉, 본 발명의 중심 사상을 벗어나지 않는 범위 내에서 여러 형태로 변형하는 것이 가능하다.
이상과 같은 본 발명에 따른 다이 본딩 장치의 스테이지에 의하면 반도체 칩을 이송하여 스테이지에 안착시킬 때 발생하는 반도체 칩의 기계적인 접촉으로 인한 충격과 마찰을 감소시킴으로써, 반도체 칩의 파손을 감소시켜, 특히 반도체 칩의 모서리 부분에 발생되는 반도체 칩의 모서리 부분에 발생되는 파손을 감소시켜 보다 신뢰성이 향상된 반도체 패키지를 얻어낼 수 있는 이점(利點)이 있다.
Claims (3)
- 다이 본딩 장치에 적용되는 반도체 칩이 안착되는 스테이지에 있어서, 상기 스테이지의 중앙에 안착부가 형성되어 있고, 상기 스테이지의 외측 부분에 상면으로부터 상방향으로 돌출된 돌출부가 형성되어 있으며, 상기 돌출부에 상기 반도체 칩의 위치를 조정해주기 위한 그리퍼가 설치되어 있는 것을 특징으로 하는 다이 본딩 장치의 스테이지.
- 제1항에 있어서, 상기 안착부의 상면이 상기 반도체 칩의 하면이 크기보다 작게 형성되어 있는 것을 특징으로 하는 다이 본딩 장치의 스테이지.
- 제1항에 있어서, 상기 안착부와 상기 돌출부 그리고 상기 스테이지가 일체형인 것을 특징으로 하는 다이 본딩 장치의 스테이지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068152A KR0167456B1 (ko) | 1995-12-30 | 1995-12-30 | 다이 본딩 장치의 스테이지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068152A KR0167456B1 (ko) | 1995-12-30 | 1995-12-30 | 다이 본딩 장치의 스테이지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053192A KR970053192A (ko) | 1997-07-29 |
| KR0167456B1 true KR0167456B1 (ko) | 1999-02-01 |
Family
ID=19447942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950068152A KR0167456B1 (ko) | 1995-12-30 | 1995-12-30 | 다이 본딩 장치의 스테이지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167456B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100835177B1 (ko) * | 2007-01-23 | 2008-06-04 | (주)인터노바 | 반도체 자재 처리를 위한 이송 시스템 |
-
1995
- 1995-12-30 KR KR1019950068152A patent/KR0167456B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053192A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199293B1 (ko) | 반도체 패키지 제조 장치 | |
| US6764880B2 (en) | Semiconductor package and fabricating method thereof | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US5894107A (en) | Chip-size package (CSP) using a multi-layer laminated lead frame | |
| US20020047214A1 (en) | Multi-chip package-type semiconductor device | |
| EP0329317A3 (en) | Semiconductor device having an insulating sheet | |
| US20110006411A1 (en) | Simplified multichip packaging and package design | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| US7135760B2 (en) | Moisture resistant integrated circuit leadframe package | |
| KR0167456B1 (ko) | 다이 본딩 장치의 스테이지 | |
| US6897566B2 (en) | Encapsulated semiconductor package free of chip carrier | |
| US6475878B1 (en) | Method for singulation of integrated circuit devices | |
| US20070216038A1 (en) | Method for producing semiconductor components | |
| US20040009628A1 (en) | Fabrication method of substrate on chip CA ball grid array package | |
| JPH0878505A (ja) | 半導体チップ分離装置 | |
| KR100570512B1 (ko) | 칩 스케일형 반도체 패키지 | |
| KR102007400B1 (ko) | 콜릿 | |
| KR20060081753A (ko) | 반도체 패키지 조립 공정의 칩 부착 방법 | |
| KR100537057B1 (ko) | 칩 분리용 홀더 어셈블리 | |
| JPS62173735A (ja) | ダイコレツト | |
| KR900010673Y1 (ko) | 고체 촬영소자의 패키지 구조 | |
| KR200177071Y1 (ko) | 스몰 다이패드 패키지 제조용 리드 프레임 | |
| US20030037947A1 (en) | Chip scale package with a small surface mounting area | |
| KR200154234Y1 (ko) | 지그재그 인라인 패키지용 소켓 | |
| EP1283547A1 (en) | Packaging process for semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |