KR0167455B1 - Semiconductor device & its fabrication method - Google Patents
Semiconductor device & its fabrication method Download PDFInfo
- Publication number
- KR0167455B1 KR0167455B1 KR1019950051505A KR19950051505A KR0167455B1 KR 0167455 B1 KR0167455 B1 KR 0167455B1 KR 1019950051505 A KR1019950051505 A KR 1019950051505A KR 19950051505 A KR19950051505 A KR 19950051505A KR 0167455 B1 KR0167455 B1 KR 0167455B1
- Authority
- KR
- South Korea
- Prior art keywords
- field oxide
- oxide film
- insulating film
- semiconductor substrate
- region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치의 필드산화막상에 절연막을 이용한 캡핑막을 형성하여 커패시터 하부전극을 접속시키기 위한 콘택홀을 형성하는 공정에서 오정렬로 인해 필드산화막이 과식각되어도 커패시터 하부전극이 단락되는 것을 방지할 수 있는 반도체장치 및 그 제조방법에 관한 것으로, 제1실시예에 따른 반도체장치는, 웰 영역이 정의된 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막과; 상기 필드산화막상에 형성된 절연막 패턴과; 상기 필드산화막과 필드산화막 사이의 활성영역상에 형성된 불순물 영역과; 커패시터 하부 전극이 접속될 상기 불순물 영역상에 콘택홀을 갖도록 상기 반도체 기판상에 형성된 층간절연막과; 상기 불순물 영역상의 상기 콘택홀을 충전하면서 상기 충간절연막상에 형성된 커패시터의 하부전극을 포함하는 구조를 갖고, 이와같은 구조를 갖는 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈을 산화막으로 충전하여 활성영역과 비활성영역을 정의하는 필드산화막을 형성하는 공정과; 상기 필드산화막을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하는 공정과; 상기 반도체 기판의 표면이 드러날 때까지 상기 절연막을 평탄화하여 상기 필드산화막을 절연막 패턴으로 캡핑하는 공정과; 상기 반도체 기판상에 불순물 이온을 주입하여 상기 필드산화막간의 활성영역상에 불순물 영역을 형성하는 공정과; 상기 절연막 패턴과 상기 불순물 영역을 포함하여 상기 반도체 기판상에 콘택홀을 갖는 층간절연막을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막상에 커패시터의 하부 전극을 형성하는 공정을 포함하고 있다. 그리고, 제2실시예에 따른 반도체 장치는 웰 영역이 정의된 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성 영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막과; 상기 필드산화막상의 양측, 즉 상기 활성영역의 에지부분에 형성된 절연막 스페이서와; 상기 필드산화막과 필드산화막 사이의 활성영역상에 형성된 불순물 영역과; 커패시터 하부전극이 접속될 상기 불순물 영역상에 콘택홀을 갖도록 상기 반도체 기판상에 형성된 층간절연막과; 상기 불순물 영역상의 상기 콘택홀을 충전하면서 상기 층간절연막상에 형성된 커패시터의 하부전극을 포함하는 구조를 갖고, 이와같은 구조를 갖는 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈을 산화막으로 충전하여 활성영역과 비활성영역을 정의하는 필드산화막을 형성하는 공정과; 상기 필드산화막을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하는 공정과; 상기 절연막을 상기 반도체 기판의 표면이 드러날 때까지 에치백하여 상기 필드산화막상의 양측, 즉 상기 활성영역의 에지 부분에 절연막 스페이서를 형성하는 공정과; 상기 반도체 기판상에 불순물 이온을 주입하여 상기 필드산화막간의 활성영역상에 불순물 영역을 형성하는 공정과; 상기 필드산화막과 상기 불순물 영역을 포함하여 상기 반도체 기판상에 콘택홀을 갖는 층간절연막을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막상에 커패시터의 하부전극을 형성하는 공정을 포함하고 있다. 이와같은 장치 및 방법에 의해서, 커패시터의 하부전극이 접속될 콘택홀을 형성하는 포토리소그라피 공정에서 오정렬이 발생하여 소자분리영역의 역할을 맡는 필드산화막이 과식각되더라도, 상기 커패시터의 하부전극과 상기 반도체 기판의 웰 영역이 단락되는 것을 방지할 수 있다.The present invention can prevent the capacitor lower electrode from shorting even if the field oxide layer is overetched due to misalignment in the process of forming a contact hole for connecting the capacitor lower electrode by forming a capping layer using an insulating film on the field oxide layer of the semiconductor device. A semiconductor device and a manufacturing method thereof are provided. The semiconductor device according to the first embodiment includes a semiconductor substrate having a well region defined therein; Field oxide films formed on the semiconductor substrate at predetermined intervals to define active and inactive regions; An insulating film pattern formed on the field oxide film; An impurity region formed on an active region between the field oxide film and the field oxide film; An interlayer insulating film formed on said semiconductor substrate so as to have a contact hole on said impurity region to which a capacitor lower electrode is to be connected; A method of manufacturing a semiconductor device having a structure including a lower electrode of a capacitor formed on the interlayer insulating film while filling the contact hole on the impurity region, and the method of manufacturing a semiconductor device having such a structure is a trench type on a semiconductor substrate having a well region defined therein. Forming a groove; Filling the trench grooves with an oxide film to form a field oxide film defining an active region and an inactive region; Etching the field oxide film to a predetermined thickness; Forming an insulating film on the semiconductor substrate including the field oxide film etched to a predetermined thickness; Planarizing the insulating film until the surface of the semiconductor substrate is exposed to cap the field oxide film with an insulating film pattern; Implanting impurity ions onto the semiconductor substrate to form an impurity region on an active region between the field oxide films; Forming an interlayer insulating film having a contact hole on said semiconductor substrate, including said insulating film pattern and said impurity region; And forming a lower electrode of the capacitor on the interlayer insulating layer while filling the contact hole. The semiconductor device according to the second embodiment includes a semiconductor substrate in which a well region is defined; Field oxide films formed on the semiconductor substrate at predetermined intervals to define active and inactive regions; Insulating film spacers formed on both sides of the field oxide film, that is, at edge portions of the active region; An impurity region formed on an active region between the field oxide film and the field oxide film; An interlayer insulating film formed on the semiconductor substrate to have contact holes on the impurity regions to which capacitor lower electrodes are to be connected; A method of manufacturing a semiconductor device having a structure including a lower electrode of a capacitor formed on the interlayer insulating film while filling the contact hole on the impurity region, the method of manufacturing a semiconductor device having such a structure is a trench type on a semiconductor substrate having a well region defined therein. Forming a groove; Filling the trench grooves with an oxide film to form a field oxide film defining an active region and an inactive region; Etching the field oxide film to a predetermined thickness; Forming an insulating film on the semiconductor substrate including the field oxide film etched to a predetermined thickness; Etching the insulating film until the surface of the semiconductor substrate is exposed to form insulating film spacers on both sides of the field oxide film, that is, at edge portions of the active region; Implanting impurity ions onto the semiconductor substrate to form an impurity region on an active region between the field oxide films; Forming an interlayer insulating film having a contact hole on said semiconductor substrate, including said field oxide film and said impurity region; And forming a lower electrode of the capacitor on the interlayer insulating layer while filling the contact hole. By such an apparatus and method, even if a misalignment occurs in the photolithography process for forming a contact hole to which the lower electrode of the capacitor is connected, the field oxide film serving as the device isolation region is overetched, but the lower electrode of the capacitor and the semiconductor are overetched. The short region of the well region of the substrate can be prevented.
Description
제1도는 종래 반도체장치의 구조를 보여주고 있는 도면.1 is a view showing the structure of a conventional semiconductor device.
제2a도 내지 제2b도는 종래 반도체장치의 제조방법을 보여주고 있는 순차 공정도.2A to 2B are sequential process diagrams showing a conventional method for manufacturing a semiconductor device.
제3도는 본 발명의 제1실시예에 따른 반도체장치의 구조를 보여주고 있는 도면.3 is a diagram showing the structure of a semiconductor device according to the first embodiment of the present invention.
제4a도 내지 제4d도는 본 발명의 제1실시예에 따른 반도체장치의 제조방법을 보여주고 있는 순차 공정도.4A to 4D are sequential process diagrams showing a method of manufacturing a semiconductor device according to the first embodiment of the present invention.
제5도는 본 발명의 제2실시예에 따른 반도체장치의 구조를 보여주고 있는 도면.5 shows the structure of a semiconductor device according to a second embodiment of the present invention.
제6a도 내지 제6c도는 본 발명의 제2실시예에 따른 반도체장치의 제조방법을 보여주고 있는 순차 공정도.6A to 6C are sequential process diagrams showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 반도체 기판 14 : 필드산화막10 semiconductor substrate 14 field oxide film
16 : 불순물 영역 17 : 절연막16 impurity region 17 insulating film
18 : 층간절연막 20 : 하부전극18: interlayer insulating film 20: lower electrode
22 : 단락영역22: short circuit area
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 좀 더 구체적으로는 반도체장치의 필드산화막상에 절연막을 이용한 캡핑막을 형성하여, 커패시터 하부전극을 접속시키기 위한 콘택홀을 형성하는 공정에서 오정렬(misalign)로 인해 필드산화막이 과식각되어도 커패시터 하부전극이 단락되는 것을 방지할 수 있는 반도체장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to forming a contact hole for connecting a capacitor lower electrode by forming a capping film using an insulating film on a field oxide film of the semiconductor device. The present invention relates to a semiconductor device capable of preventing a short circuit of a capacitor lower electrode even if the field oxide film is overetched due to the present invention.
반도체장치가 고집적화되면서 반도체장치를 구성하고 있는 소자의 크기도 점점 작아지고, 이에 따라 반도체장치의 회로를 구성하는 디자인 룰(design rule)도 점차 감소하고 있다.As the semiconductor devices are highly integrated, the size of the elements constituting the semiconductor device is also getting smaller, and accordingly, the design rules constituting the circuit of the semiconductor device are gradually decreasing.
이로 인해, 반도체장치의 주변회로 영역에 비해 상대적으로 조밀한 패턴을 갖는 메모리 셀 영역에서 커패시터의 하부전극 및 비트라인이 접속되는 콘택홀을 형성하기 위한 포토리소그라피 공정을 수행하는 데는 많은 어려움이 따른다.As a result, it is difficult to perform a photolithography process for forming a contact hole to which a lower electrode and a bit line of a capacitor are connected in a memory cell region having a relatively dense pattern than a peripheral circuit region of a semiconductor device.
이는 특히, 1G DRAM(giga dynamic random access memory)을 제조하는 공정에서 많은 문제점을 유발하는데, 0.15㎛급 이하의 디자인 룰을 필요로 하는 1G DRAM의 제조에 있어서 공정마진(margin)의 확보는 시급히 극복해야할 과제이다.In particular, this causes many problems in the process of manufacturing 1G DRAM (giga dynamic random access memory), which secures margins in the manufacturing of 1G DRAMs requiring design rules of 0.15 µm or less. That's a challenge.
제1도에는 종래 반도체장치의 구조가 도시되어 있다.1 shows the structure of a conventional semiconductor device.
제1도를 참조하면, 종래 반도체장치는, 웰 영역(12)이 정의된 반도체 기판(10)과, 상기 반도체 기판(10)내에 활성영역과 비활성영역을 정의하도록 형성된 필드산화막(14)과, 상기 필드산화막(14)간의 활성영역상에 형성된 불순물 영역(16)과; 상기 불순물 영역(16)을 제외한 상기 반도체 기판(10)상에 형성하되, 커패시터의 하부전극이 형성될 콘택홀을 갖도록 형성된 층간절연막(18)과, 상기 콘택홀을 충전하면서 상기 층간절영막(18)상에 형성된 커패시터 하부전극을 포함하는 구조를 갖는다.Referring to FIG. 1, a conventional semiconductor device includes a semiconductor substrate 10 in which a well region 12 is defined, a field oxide film 14 formed to define an active region and an inactive region in the semiconductor substrate 10; An impurity region 16 formed on an active region between the field oxide films 14; An interlayer insulating film 18 formed on the semiconductor substrate 10 except for the impurity region 16 and having a contact hole in which a lower electrode of the capacitor is to be formed, and the interlayer saving film 18 filling the contact hole. ) Has a structure including a capacitor lower electrode formed on.
상술한 구조를 갖는 종래 반도체장치는 다음과 같은 방법에 의해서 제조된다.The conventional semiconductor device having the above-described structure is manufactured by the following method.
제2a도를 참조하면, 웰 영역(12)이 정의된 반도체 기판(10)에 이 기술 분야에서 잘 알려진 포토리소그라피(photolithography)기술로 트렌치형 홈을 형성한다. 그리고, 상기 트렌치형 홈에 산화막을 충전시켜 반도체장치의 활성영역과 비활성영역을 정의하는 필드산화막(14)을 형성하고, 이어, 상기 반도체 기판(10)상에 불순물 이온을 주입하여 커패시터의 하부전극이 콘택될 활성영역상에 불순물 영역(16)을 형성한다.Referring to FIG. 2A, trench-type grooves are formed in the semiconductor substrate 10 in which the well region 12 is defined by photolithography techniques well known in the art. The trench is filled with an oxide film to form a field oxide film 14 defining an active region and an inactive region of the semiconductor device, and then implanting impurity ions onto the semiconductor substrate 10 to form a lower electrode of the capacitor. An impurity region 16 is formed on the active region to be contacted.
다음, 제2b도에 있어서, 상기 불순물 영역(16)을 포함하여 상기 반도체 기판(10)상에 층간절연막(18)을 형성한 후, 상기 층간절연막(18)을 통상의 포토리소그라피 기술로 식각하면, 커패시터의 하부전극이 접속될 콘택홀이 형성된다.Next, in FIG. 2B, after the interlayer insulating film 18 is formed on the semiconductor substrate 10 including the impurity region 16, the interlayer insulating film 18 is etched by a conventional photolithography technique. The contact hole to which the lower electrode of the capacitor is connected is formed.
그리고, 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 커패시터 하부전극용 폴리실리콘막을 형성하고 패터닝하면, 제2b도에 도시된 바와같이 커패시터 하부전극이 콘택되어 있는 반도체장치가 완성된다.When the polysilicon film for the capacitor lower electrode is formed and patterned on the interlayer insulating film 18 while the contact hole is filled, the semiconductor device having the capacitor lower electrode contacted as shown in FIG. 2B is completed.
그러나, 이와같은 종래 방법에 의하면, 패턴간의 간격이 매우 조밀한 고집적 반도체장치에서는 커패시터의 하부전극이 접속될 콘택홀을 형성하는 포토리소그라피 공정에서 종종 오정렬이 발생하여 상기 필드산화막(14)이 과식각되는 현상이 야기된다.However, according to such a conventional method, in a highly integrated semiconductor device having a very close spacing between patterns, misalignment often occurs in a photolithography process in which a contact hole to which a lower electrode of a capacitor is connected is over-etched so that the field oxide film 14 is overetched. Phenomenon is caused.
이로 인해, 상기 커패시터의 하부전극(20)과 상기 반도체 기판(10)의 웰 영역(12)이 단락(22)되어 반도체장치의 동작 특성에 심각한 문제점이 발생한다.As a result, a short circuit 22 of the lower electrode 20 of the capacitor and the well region 12 of the semiconductor substrate 10 causes a serious problem in operating characteristics of the semiconductor device.
이와같은 문제점을 해결하기 위해 제안된 본 발명의 목적은, 반도체장치의 필드산화막상에 절연막을 이용한 캡핑막을 형성하여 콘택홀을 형성하는 공정에서 오정렬로 인해 필드산화막이 식각되는 것을 방지하여 커패시터의 하부전극과 웰 영역이 접촉되는 것을 방지할 수 있는 반도체장치 및 그 제조방법을 제공하는 데 있다.An object of the present invention proposed to solve this problem is to prevent the field oxide film from being etched due to misalignment in the process of forming a contact hole by forming a capping film using an insulating film on the field oxide film of the semiconductor device to prevent the lower portion of the capacitor The present invention provides a semiconductor device capable of preventing contact between an electrode and a well region and a method of manufacturing the same.
상술한 목적을 달성하기 위한 본 발명의 제1실시예의 일 특징에 의하면, 반도체장치는, 웰 영역이 정의된 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성 영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막과; 상기 필드산화막상에 형성된 절연막 패턴과; 상기 필드산화막과 필드산화막 사이의 활성영역상에 형성된 불순물 영역과; 커패시터 하부전극이 접속될 상기 불순물 영역상에 콘택홀을 갖도록 상기 반도체 기판상에 형성된 층간절연막과; 상기 불순물 영역상의 상기 콘택홀을 충전하면서 상기 층간절연막상에 형성된 커패시터의 하부전극을 포함하는 구조를 갖는다.According to one aspect of the first embodiment of the present invention for achieving the above object, a semiconductor device comprises a semiconductor substrate having a well region defined; Field oxide films formed on the semiconductor substrate at predetermined intervals to define active and inactive regions; An insulating film pattern formed on the field oxide film; An impurity region formed on an active region between the field oxide film and the field oxide film; An interlayer insulating film formed on the semiconductor substrate to have contact holes on the impurity regions to which capacitor lower electrodes are to be connected; And a lower electrode of a capacitor formed on the interlayer insulating film while filling the contact hole on the impurity region.
이 특징의 바람직한 실시예에 있어서, 상기 필드산화막의 상부 표면은 상기 불순물 영역의 상부 표면에 비해 상대적으로 낮은 높이를 갖도록 형성된다.In a preferred embodiment of this aspect, the upper surface of the field oxide film is formed to have a relatively low height compared to the upper surface of the impurity region.
이 특징의 바람직한 실시예에 있어서, 상기 필드산화막상의 절연막 패턴의 상부 표면은 상기 불순물 영역의 상부 표면과 같은 높이의 범위에서 형성된다.In a preferred embodiment of this aspect, the upper surface of the insulating film pattern on the field oxide film is formed in the same height range as the upper surface of the impurity region.
본 발명의 제1실시예의 다른 특징에 의하면, 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈에 산화막을 충전시켜 활성영역과 비활성영역을 정의하는 필드산화막을 형성하는 공정과; 상기 필드산화막을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하는 공정과; 상기 반도체 기판의 표면이 드러날 때까지 상기 절연막을 평탄화하여 상기 필드산화막을 절연막 패턴으로 캡핑하는 공정과; 상기 반도체 기판상에 불순물 이온을 주입하여 상기 필드산화막간의 활성영역상에 불순물 영역을 형성하는 공정과; 상기 절연막 패턴과 상기 불순물 영역을 포함하여 상기 반도체 기판상에 콘택홀을 갖는 층간절연막을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막상에 커패시터의 하부전극을 형성하는 공정을 포함한다.According to another feature of the first embodiment of the present invention, a method of manufacturing a semiconductor device includes the steps of forming a trench groove on a semiconductor substrate in which a well region is defined; Filling an oxide film into the trench groove to form a field oxide film defining an active region and an inactive region; Etching the field oxide film to a predetermined thickness; Forming an insulating film on the semiconductor substrate including the field oxide film etched to a predetermined thickness; Planarizing the insulating film until the surface of the semiconductor substrate is exposed to cap the field oxide film with an insulating film pattern; Implanting impurity ions onto the semiconductor substrate to form an impurity region on an active region between the field oxide films; Forming an interlayer insulating film having a contact hole on said semiconductor substrate, including said insulating film pattern and said impurity region; And forming a lower electrode of the capacitor on the interlayer insulating layer while filling the contact hole.
이 특징의 바람직한 실시예에 있어서, 상기 절연막의 평탄화 공정은 CMP(chemical mechanical polishing)에 의해 수행된다.In a preferred embodiment of this aspect, the planarization process of the insulating film is performed by chemical mechanical polishing (CMP).
이 특징의 바람직한 실시예에 있어서, 상기 절연막은 SiN으로 형성되고 상기 층간절연막은 산화막으로 형성된다.In a preferred embodiment of this aspect, the insulating film is formed of SiN and the interlayer insulating film is formed of an oxide film.
이 특징의 바람직한 실시예에 있어서, 상기 필드산화막은 약 500-700Å 정도의 범위내에서 식각된다.In a preferred embodiment of this aspect, the field oxide film is etched in the range of about 500-700 kPa.
이 특징의 바람직한 실시예에 있어서, 상기 절연막은 약 600-800Å 정도의 범위내에서 형성된다.In a preferred embodiment of this aspect, the insulating film is formed in the range of about 600-800 kPa.
상술한 목적을 달성하기 위한 본 발명의 제2실시예의 일 특징에 의하면, 반도체장치는, 웰 영역이 정의된 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성 영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막과; 상기 필드산화막상의 양측, 즉 상기 활성영역의 에지 부분에 형성된 절연막 스페이서와; 상기 필드산화막과 필드산화막 사이의 활성영역상에 형성된 불순물 영역과; 커패시터 하부전극이 접속될 상기 불순물 영역상에 콘택홀을 갖도록 상기 반도체 기판상에 형성된 층간절연막과; 상기 불순물 영역상의 상기 콘택홀을 충전하면서 상기 층간절연막상에 형성된 커패시터의하부전극을 포함하는 구조를 갖는다.According to one aspect of the second embodiment of the present invention for achieving the above object, a semiconductor device includes a semiconductor substrate having a well region defined therein; Field oxide films formed on the semiconductor substrate at predetermined intervals to define active and inactive regions; Insulating film spacers formed on both sides of the field oxide film, that is, at edge portions of the active region; An impurity region formed on an active region between the field oxide film and the field oxide film; An interlayer insulating film formed on the semiconductor substrate to have contact holes on the impurity regions to which capacitor lower electrodes are to be connected; And a lower electrode of the capacitor formed on the interlayer insulating film while filling the contact hole on the impurity region.
이 특징의 바람직한 실시예에 있어서, 상기 필드산화막의 상부표면은 상기 불순물 영역의 상부 표면에 비해 상대적으로 낮은 높이를 갖도록 형성된다.In a preferred embodiment of this aspect, the upper surface of the field oxide film is formed to have a relatively low height compared to the upper surface of the impurity region.
본 발명의 제2실시예의 다른 특징에 의하면, 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈에 산화막을 충전시켜 활성영역과 비활성영역을 정의하는 필드산화막을 형성하는 공정과; 상기 필드산화막을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하는 공정과; 상기 절연막을 상기 반도체 기판의 표면이 드러날 때까지 에치백하여 상기 필드산화막상의 양측, 즉 상기 활성영역의 에지 부분에 절연막 스페이서를 형성하는 공정과; 상기 반도체 기판상에 불순물 이온을 주입하여 상기 필드산화막간의 활성영역상에 불순물 영역을 형성하는 공정과; 상기 필드산화막과 상기 불순물 영역을 포함하여 상기 반도체 기판상에 콘택홀을 갖는 층간절연막을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막상에 커패시터의 하부전극을 형성하는 공정을 포함한다.According to another aspect of the second embodiment of the present invention, a method of manufacturing a semiconductor device includes: forming a trench groove on a semiconductor substrate in which a well region is defined; Filling an oxide film into the trench groove to form a field oxide film defining an active region and an inactive region; Etching the field oxide film to a predetermined thickness; Forming an insulating film on the semiconductor substrate including the field oxide film etched to a predetermined thickness; Etching the insulating film until the surface of the semiconductor substrate is exposed to form insulating film spacers on both sides of the field oxide film, that is, at edge portions of the active region; Implanting impurity ions onto the semiconductor substrate to form an impurity region on an active region between the field oxide films; Forming an interlayer insulating film having a contact hole on said semiconductor substrate, including said field oxide film and said impurity region; And forming a lower electrode of the capacitor on the interlayer insulating layer while filling the contact hole.
이 특징의 바람직한 실시예에 있어서, 상기 절연막은 SiN으로 형성되고, 상기 층간절연막은 산화막으로 형성된다.In a preferred embodiment of this aspect, the insulating film is formed of SiN, and the interlayer insulating film is formed of an oxide film.
이 특징의 바람직한 실시예에 있어서, 상기 필드산화막은 약 500-700Å 정도의 범위내에서 식각된다.In a preferred embodiment of this aspect, the field oxide film is etched in the range of about 500-700 kPa.
이 특징의 바람직한 실시예에 있어서, 상기 절연막은 약 600-800Å 정도의 범위내에서 형성된다.In a preferred embodiment of this aspect, the insulating film is formed in the range of about 600-800 kPa.
이와같은 장치 및 방법에 의해서, 커패시터의 하부전극이 접속될 콘택홀을 형성하는 포토리소그라피 공정에서 오정렬이 발생하여 소자분리영역의 역할을 맡는 필드산화막이 과식각되더라도, 상기 커패시터의 하부전극과 상기 반도체 기판의 웰 영역이 단락되는 것을 방지할 수 있다.By such an apparatus and method, even if a misalignment occurs in the photolithography process for forming a contact hole to which the lower electrode of the capacitor is connected, the field oxide film serving as the device isolation region is overetched, but the lower electrode of the capacitor and the semiconductor are overetched. The short region of the well region of the substrate can be prevented.
이하, 본 발명의 바람직한 실시예를 첨부도면 제3도, 제4a도 내지 제4d도, 제5도, 그리고 제6a도 내지 제6c도에 의거해서 상세히 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described in detail with reference to Figs. 3, 4a to 4d, 5 and 6a to 6c.
제4a도 내지 제4d도를 참고하면, 본 발명의 바람직한 제1실시예에 따른 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 활성영역과 비활성영역을 정의하는 트렌치형 필드산화막을 형성하고, 상기 필드산화막을 소정의 두께로 식각하고, 상기 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하고, 상기 절연막을 평탄화하여 상기 필드산화막을 캡핑하는 공정을 포함한다.4A to 4D, a method of fabricating a semiconductor device according to a first embodiment of the present invention includes forming a trench type field oxide film defining an active region and an inactive region on a semiconductor substrate in which a well region is defined. Forming a layer; and etching the field oxide layer to a predetermined thickness, forming an insulating layer on the semiconductor substrate including the field oxide layer, and planarizing the insulating layer to cap the field oxide layer.
그리고, 제6a도 내지 제6c도를 참고하면, 제2실시예에 따른 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 활성영역과 비활성영역을 정의하는 트렌치형 필드산화막을 형성하고, 상기 필드산화막을 소정의 두께로 식각하고, 상기 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하고, 상기 절연막을 상기 반도체 기판의 표면이 드러날 때까지 에치백하여 상기 필드산화막상의 양측, 즉 상기 활성영역의 에지 부분에 절연막 스페이서를 형성하는 공정을 포함한다. 이러한 방법에 의해서, 콘택홀을 형성하는 포토리소그라피 공정에서 오정렬이 발생하여 소자분리영역의 역할을 맡는 필드산화막이 과식각되더라도, 상기 커패시터의 하부전극과 상기 반도체 기판의 웰 영역이 단락되는 것을 방지할 수 있다.6A through 6C, the method of manufacturing a semiconductor device according to the second embodiment includes forming a trench type field oxide film defining an active region and an inactive region on a semiconductor substrate in which a well region is defined. And etching the field oxide film to a predetermined thickness, forming an insulating film on the semiconductor substrate including the field oxide film, and etching back the insulating film until the surface of the semiconductor substrate is exposed. And forming an insulating film spacer at an edge portion of the active region. By this method, even if a misalignment occurs in the photolithography process for forming the contact hole and the field oxide film serving as the device isolation region is overetched, the lower electrode of the capacitor and the well region of the semiconductor substrate can be prevented from being shorted. Can be.
제3도, 제4a도 내지 제4d도, 제5도, 그리고 제6a도 내지 제6c도에 있어서, 제1도 그리고 제2a도 내지 제2b도에 도시된 반도체장치의 구성요소와 동일한 기능을 갖는 구성요소에 대해서는 동일한 참조번호를 병기한다.3, 4a to 4d, 5, and 6a to 6c, the same functions as those of the semiconductor device shown in FIGS. 1 and 2a to 2b. The same reference numerals are given to the components having the same reference numerals.
제3도를 참조하면, 본 발명의 제1실시예에 따른 반도체장치는, 웰 영역(12)이 정의된 반도체 기판(10)과, 상기 반도체 기판(10)상에 활성영역과 비활성영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막(14a)과, 상기 필드산화막(14aq)상에 형성된 절연막 패턴(17a)과, 상기 필드산화막(14a)과 필드산화막(14a)사이의 활성영역상에 형성된 불순물 영역(16)과, 커패시터의 하부전극이 접속될 상기 불순물 영역(16)상에 콘택홀을 갖도록 형성된 층간절연막(918)과, 상기 불순물 영역(16)상의 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 형성된 커패시터의 하부전극(20)을 포함하는 구조를 갖는다.Referring to FIG. 3, in the semiconductor device according to the first embodiment of the present invention, a semiconductor substrate 10 in which a well region 12 is defined, and an active region and an inactive region are defined on the semiconductor substrate 10. Impurities formed on the active region between the field oxide film 14a formed at predetermined intervals, the insulating film pattern 17a formed on the field oxide film 14aq, and the field oxide film 14a and the field oxide film 14a. The interlayer insulating film 918 is formed to have a contact hole on a region 16, the impurity region 16 to which the lower electrode of the capacitor is to be connected, and the contact hole on the impurity region 16 is filled with the interlayer insulating film ( 18) has a structure including a lower electrode 20 of a capacitor formed on.
여기에서 상기 필드산화막(14a)의 상부 표면은 상기 불순물 영역(16)의 상부 표면에 비해 상대적으로 낮은 높이를 갖도록 형성되고, 상기 필드산화막(14a)상의 절연막 패턴(17a)의 상부 표면은 상기 불순물 영역(16)의 상부 표면과 같은 높이의 범위에서 형성된다.Here, the upper surface of the field oxide film 14a is formed to have a relatively lower height than the upper surface of the impurity region 16, and the upper surface of the insulating film pattern 17a on the field oxide film 14a is the impurity. It is formed in the same height range as the upper surface of the region 16.
이와같은 구조를 갖는 반도체장치는 다음과 같은 방법에 의해서 제조된다.A semiconductor device having such a structure is manufactured by the following method.
제4a도를 참조하면, 웰 영역(12)이 정의된 반도체 기판(10)상에 이 기술분야에 잘 알려진 포토리소그라피 기술로 트렌치형 홈(14)을 형성하고, 이어, 상기 트렌치형 홈에 산화막을 충전시켜 필드산화막(14a)을 형성하여 활성영역과 비활성영역을 정의한다. 여기에서 상기 웰 영역(12)은 p형 또는 n형 중 어느 하나로 형성된다.Referring to FIG. 4A, a trench groove 14 is formed on the semiconductor substrate 10 in which the well region 12 is defined by photolithography techniques well known in the art, and then an oxide film is formed in the trench groove. Is filled to form a field oxide film 14a to define an active region and an inactive region. The well region 12 is formed of either p-type or n-type.
다음, 제4b도에 있어서, 상기 필드산화막(14a)을 소정의 두께로 식각한 후, 상기 소정의 두께로 식각된 필드산화막(14a)을 포함하여 상기 반도체 기판(10)상에 절연막(17)을 형성한다.Next, in FIG. 4B, the field oxide film 14a is etched to a predetermined thickness, and then the insulating film 17 is formed on the semiconductor substrate 10 including the field oxide film 14a etched to the predetermined thickness. To form.
이때, 상기 필드산화막(14)은 약 500-700Å 정도의 범위내에서 식각되고, 상기 절연막(17)은 약 600-800Å 정도의 범위내에서 형성된다. 그리고, 상기 절연막(17)은 SiN으로 형성된다.At this time, the field oxide film 14 is etched in the range of about 500-700 kPa, and the insulating film 17 is formed in the range of about 600-800 kPa. The insulating film 17 is made of SiN.
이어서, 상기 반도체 기판(10)의 표면이 드러날 때까지 상기 절연막(17)을 평탄화하면, 제4c도에 도시된 바와같이 상기 소정의 두께로 식각된 필드산화막(114a)이 절연막 패턴(17a)에 의해서 캡핑된다. 이때, 상기 절연막(17)의 평탄화 공정은 CMP(chemical mechanical polishing)에 의해 이루어진다.Subsequently, when the insulating film 17 is planarized until the surface of the semiconductor substrate 10 is exposed, as shown in FIG. 4C, the field oxide film 114a etched to the predetermined thickness is formed on the insulating film pattern 17a. Capped by At this time, the planarization process of the insulating film 17 is performed by chemical mechanical polishing (CMP).
마지막으로, 제4d도를 참조하면, 상기 반도체 기판(10)상에 불순물 이온을 주입하여 상기 필드산화막(14a)간의 활성영역상에 불순물 영역(16)을 형성하고, 이어, 상기 절연막 패턴(17a)과 상기 불순물 영역(116)을 포함하여 상기 반도체 기판(10)상에 커패시터의 하부전극이 접속될 콘택홀을 갖는 층간절연막(18)을 형성한다.Finally, referring to FIG. 4D, the impurity ions are implanted onto the semiconductor substrate 10 to form the impurity regions 16 on the active regions between the field oxide films 14a, and then the insulating film pattern 17a. ) And an impurity region 116 is formed on the semiconductor substrate 10 having an interlayer insulating film 18 having a contact hole to be connected to the lower electrode of the capacitor.
그리고 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 커패시터의 하부전극(20)을 형성하여 반도체장치를 완성한다. 이때, 상기 불순물 영역(16)은 n+ 또는 n-중 어느 하나로 형성된다.The semiconductor device is completed by forming the lower electrode 20 of the capacitor on the interlayer insulating layer 18 while filling the contact hole. In this case, the impurity region 16 is formed of either n + or n−.
제5도, 제6a도 내지 제6c도에는 본 발명의 제2실시예에 따른 반도체장치 및 그 제조방법이 도시되어 있다.5, 6A through 6C show a semiconductor device and a method of manufacturing the same according to the second embodiment of the present invention.
제5도를 참조하면, 본 발명의 제2실시예에 따른 반도체장치는, 웰 영역(12)이 정의된 반도체 기판(10)과, 상기 반도체 기판(10)상에 활성영역과 비활성 영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막(14a)과, 상기 필드산화막(14a)상의 양측, 즉 상기 활성영역의 에지 부분에 형성된 절연막 스페이서(17b)와, 상기 필드산화막(14a)과 필드산화막(14a)사이의 활성영역상에 형성된 불순물 영역(16)과, 상기 불순물 영역(16)상에 콘택홀을 갖도록 형성된 층간절연막(18)과, 상기 불순물 영역(16)상의 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 형성된 커패시터의 하부전극(20)을 포함하는 구조를 갖는다.Referring to FIG. 5, the semiconductor device according to the second exemplary embodiment of the present invention defines a semiconductor substrate 10 in which a well region 12 is defined, and an active region and an inactive region on the semiconductor substrate 10. The field oxide film 14a formed at predetermined intervals, the insulating film spacers 17b formed on both sides of the field oxide film 14a, that is, at edge portions of the active region, the field oxide film 14a and the field oxide film 14a. The impurity region 16 formed on the active region between the layers, the interlayer insulating film 18 formed to have contact holes on the impurity region 16, and the contact hole on the impurity region 16, It has a structure including the lower electrode 20 of the capacitor formed on the insulating film 18.
여기에서 상기 필드산화막(1114a)의 상부 표면은 상기 불순물 영역(16)의 상부 표면에 비해 상대적으로 낮은 높이를 갖도록 형성된다.Here, the upper surface of the field oxide film 1114a is formed to have a relatively lower height than the upper surface of the impurity region 16.
이와같은 구조를 갖는 반도체장치는 다음과 같은 방법에 의해서 제조된다.A semiconductor device having such a structure is manufactured by the following method.
제6a도를 참조하면, 웰 영역(12)이 정의된 반도체 기판(10)상에 이 기술분야에 잘 알려진 포토리소그라피 기술로 트렌치형 홈을 형성하고, 이어, 상기 트랜치형 홈에 산화막을 충전시켜 필드산화막(14)을 형성하여 활성영역과 비활성영역을 정의한다.Referring to FIG. 6A, a trench groove is formed on the semiconductor substrate 10 in which the well region 12 is defined by photolithography techniques well known in the art, and then an oxide film is filled in the trench groove. A field oxide film 14 is formed to define an active region and an inactive region.
다음, 상기 필드산화막(14)을 소정의 두께로 식각한 후, 상기 소정의 두께로 식각된 필드산화막(14a)을 포함하여 상기 반도체 기판(10)상에 절연막(17)을 형성한다.Next, after the field oxide film 14 is etched to a predetermined thickness, an insulating film 17 is formed on the semiconductor substrate 10 including the field oxide film 14a etched to the predetermined thickness.
이때, 상기 필드산화막(14)은 약 500-700Å 정도의 범위내에서 식각되고, 상기 절연막(17)은 약 600-800Å 정도의 범위내에서 형성된다. 그리고, 상기 절연막(17)은 SiN으로 형성되며, 상기 웰 영역(12)은 p형 또는 n형 중 어느 하나로 형성된다.At this time, the field oxide film 14 is etched in the range of about 500-700 kPa, and the insulating film 17 is formed in the range of about 600-800 kPa. The insulating layer 17 is formed of SiN, and the well region 12 is formed of either p-type or n-type.
이어서, 상기 절연막(17)을 상기 반도체 기판(10)의 표면이 드러날 때까지 에치백하면, 제6b도에 도시된 바와같이 상기 필드산화막(14a)상의 양측, 즉 상기 활성영역의 에지 부분에 절연막 스페이서(17b)가 형성된다.Subsequently, when the insulating film 17 is etched back until the surface of the semiconductor substrate 10 is exposed, an insulating film is formed on both sides of the field oxide film 14a, that is, at an edge portion of the active region, as shown in FIG. 6B. The spacer 17b is formed.
마직막으로, 제6c도를 참조하면, 상기 반도체 기판(10)상에 불순물 이온을 주입하여 상기 필드산화막(14a)간의 활성영역상에 불순물 영역(16)을 형성하고, 이어, 상기 절연막 스페이서(17b)와 상기 필드산화막(14a), 그리고 상기 불순물 영역(16)을 포함하여 상기 반도체 기판(10)상에 커패시터의 하부전극이 접속될 콘택홀을 갖는 층간절연막(18)을 형성한다.Finally, referring to FIG. 6C, impurity ions are implanted onto the semiconductor substrate 10 to form an impurity region 16 on an active region between the field oxide films 14a, and then the insulating film spacer 17b. ), The field oxide layer 14a, and the impurity region 16 are formed on the semiconductor substrate 10 to form an interlayer insulating layer 18 having a contact hole to which a lower electrode of the capacitor is connected.
그리고 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 커패시터의 하부전극(20)을 형성하여 반도체장치를 완성한다. 이때, 상기 불순물 영역(16)은 n+ 또는 n-중 어느 하나로 형성된다.The semiconductor device is completed by forming the lower electrode 20 of the capacitor on the interlayer insulating layer 18 while filling the contact hole. In this case, the impurity region 16 is formed of either n + or n−.
종래 반도체장치의 제조방법에 의하면, 패턴간의 간격이 매우 조밀한 고집적 반도체장치에서는 커패시터의 하부전극이 접속될 콘택홀을 형성하는 포토리소그라피 공정에서 종종 오정렬이 발생하여 상기 필드산화막이 과식각되는 현상이 야기되었다.According to the conventional method of manufacturing a semiconductor device, in a highly integrated semiconductor device having a very close interval between patterns, a misalignment occurs often in a photolithography process for forming a contact hole to which a lower electrode of a capacitor is connected, resulting in over-etching of the field oxide film. Caused.
이로 인해, 상기 커패시터의 하부전극과 반도체 기판의 웰 영역이 단락되어 반도체장치의 동작 특성에 심각한 문제점이 발생하였다.As a result, the lower electrode of the capacitor and the well region of the semiconductor substrate are short-circuited, which causes a serious problem in operating characteristics of the semiconductor device.
이와같은 문제점을 해결하기 위해 제안된 본 발명은, 필드산화막을 소정의 두께로 식각하고, 상기 식각된 필드산화막을 절연막 패턴 또는 절연막 스페이서를 이용하여 캡핑한다.The present invention proposed to solve such a problem, the field oxide film is etched to a predetermined thickness, and the etched field oxide film is capped by using an insulating film pattern or an insulating film spacer.
그러므로, 콘택홀을 형성하는 포토리소그라피 공정에서 오정렬이 발생하여 소자분리영역의 역할을 맡는 필드산화막이 과식각되더라도, 상기 커패시터의 하부전극과 상기 반도체 기판의 웰 영역이 단락되는 것을 방지할 수 있다.Therefore, even if a misalignment occurs in the photolithography process for forming the contact hole and the field oxide film serving as the device isolation region is overetched, the short electrode of the capacitor and the well region of the semiconductor substrate can be prevented.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051505A KR0167455B1 (en) | 1995-12-18 | 1995-12-18 | Semiconductor device & its fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051505A KR0167455B1 (en) | 1995-12-18 | 1995-12-18 | Semiconductor device & its fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054018A KR970054018A (en) | 1997-07-31 |
| KR0167455B1 true KR0167455B1 (en) | 1999-01-15 |
Family
ID=19441106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950051505A KR0167455B1 (en) | 1995-12-18 | 1995-12-18 | Semiconductor device & its fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167455B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379003B2 (en) | 2012-10-25 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor structures and methods of manufacturing the same |
-
1995
- 1995-12-18 KR KR1019950051505A patent/KR0167455B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379003B2 (en) | 2012-10-25 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor structures and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054018A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6762449B2 (en) | Semiconductor integrated circuit device and the process of manufacturing the same having poly-silicon plug, wiring trenches and bit lines formed in the wiring trenches having a width finer than a predetermined size | |
| KR900000207B1 (en) | Semiconductor memory device with trench surrounding each memory cell | |
| US5866927A (en) | Integrated circuit devices having contact pads which are separated by sidewall spacers | |
| KR100761637B1 (en) | Integrated circuit and method of manufacture thereof | |
| US4864464A (en) | Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps | |
| KR100214917B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5902126A (en) | Methods for forming integrated circuit capacitor electrodes including surrounding insulating sidewalls and spacers | |
| KR100231289B1 (en) | Device and its fabrication method of semiconductor device | |
| JPH11177089A (en) | Manufacture of semiconductor device | |
| KR100334572B1 (en) | Method of forming a self aligned contact in a semiconductor device | |
| KR100537708B1 (en) | Method of manufacturing semiconductor device | |
| KR0167455B1 (en) | Semiconductor device & its fabrication method | |
| KR100303059B1 (en) | Method for manufacturing dram cell capacitor | |
| US6608340B1 (en) | Substrate assembly having a depression suitable for an integrated circuit configuration and method for its fabrication | |
| KR100590201B1 (en) | Method of fabricating self-aligned contact | |
| KR100266898B1 (en) | A method of fabrication dram cell capacitro | |
| KR19990005921A (en) | Semiconductor memory device and manufacturing method thereof | |
| KR0168523B1 (en) | Manufacturing method of semiconductor device | |
| KR100694996B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100236047B1 (en) | Process for fabricating semiconductor device | |
| KR0146245B1 (en) | Method of fabricating a capacitor of semiconductor device | |
| KR100191779B1 (en) | Semiconductor device and its fabrication method | |
| KR0166031B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100293715B1 (en) | Manufacturing method of highly integrated semiconductor memory device | |
| KR100232205B1 (en) | Semiconductor memory and its fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |