KR0166848B1 - 반도체 제조시의 연마종점 설정방법 및 장치 - Google Patents

반도체 제조시의 연마종점 설정방법 및 장치 Download PDF

Info

Publication number
KR0166848B1
KR0166848B1 KR1019950008053A KR19950008053A KR0166848B1 KR 0166848 B1 KR0166848 B1 KR 0166848B1 KR 1019950008053 A KR1019950008053 A KR 1019950008053A KR 19950008053 A KR19950008053 A KR 19950008053A KR 0166848 B1 KR0166848 B1 KR 0166848B1
Authority
KR
South Korea
Prior art keywords
polishing
end point
interlayer film
electrical signal
setting
Prior art date
Application number
KR1019950008053A
Other languages
English (en)
Other versions
KR960039168A (ko
Inventor
전영권
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950008053A priority Critical patent/KR0166848B1/ko
Publication of KR960039168A publication Critical patent/KR960039168A/ko
Application granted granted Critical
Publication of KR0166848B1 publication Critical patent/KR0166848B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • B24B37/013Devices or means for detecting lapping completion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 제조시의 연마종점 설정방법 및 장치에 관한 것으로, 반도체 장치의 층간막의 평탄화공정으로서 연마공정을 적용할 때 층간막 하지층의 영향받는 일없이 그 연마종점을 설정할 수 있도록 한 것이다.
본 발명은 기판상의 임의의 층간막을 연마하는 공정의 연마종점을 설정하는 방법에 있어서, 상기 층간막의 표면에 입사광을 조사하는 단계와, 상기 입사광의 반사광을 검출하여 전기적 신호로 변환시키는 단계, 및 상기 전기적 신호의 변화량이 임의의 오차범위내에 들어가는 시점을 연마종점으로 설정하는 단계를 포함하여 이루어지는 반도체 제조시의 연마공정에 있어서의 연마종점 설정방법을 제공한다.

Description

반도체 제조시의 연마종점 설정방법 및 장치
제1도는 본 발명의 연마종점 검출장치의 개략도.
제2도는 광의 굴절과 반사관계를 도시한 도면.
제3도는 본 발명의 연마공정의 동작진행시간 흐름에 따른 연마주기와 연마종점 검출측정주기를 도시한 도면.
제4도는 본 발명의 연마종점 설정장치의 블럭도.
제5도는 본 발명의 연마종점 설정장치의 수광소자로부터 변환된 전기신호가 각각의 변환장치를 거치면서 나타나는 출력신호를 도시한 도면.
제6도는 일반적인 연마장치의 개략도.
* 도면의 주요부분에 대한 부호의 설명
1, 10 : 기판 2 : 층칸막
3 : 광원 4, 11 : 수광소자
12 : 증폭기 13 : 필터
14 : 리미터 15 : 적분기
16 : 인버터단 17 : 비교기
18 : 파라미터 콘트롤러
본 발명은 반도체 제조시의 연마(polishing)공정에 있어서의 연마종점(end point) 설정방법 및 장치에 관한 것으로, 특히 고집적화에 따른 반도체장치의 층간막의 평탄화에 적당하도록 한 것이다.
반도체 집적회로의 다층배선 공정에 있어서, 층간절연막 또는 배선막의 매립 평탄화기술이 매우 중요하게 부각되고 있다. 즉, 절연막위에 배선 패턴을 형성하기 위해 감광막을 노광할 때 단차가 있는 경우에는 충분한 초점심도를 확보하지 않으면 패턴이 가늘어져서 끊어지거나 인접한 패턴이 서로 붙게 되는 현상이 발생한다. 따라서 초점심도를 증대시키기 위하여 위상반전(phase shift)법이나 사입사 조명(off-axis illumination)등을 포함한 변형조명(modified illumination)법등의 도입이 필요하게 된다.
한편, Cu등과 같이 기존의 Al합금막을 대체하는 새로운 배선 재료가 도입될 경우에는 기존의 Cl2등의 가스를 이용하여 Cu막을 식각하는 방법이 Cu와 Cl과의 낮은 반응성, 그리고 CuCl2의 증기압이 낮은 점등으로 인하여 용이하지 않으며, 절연막중에 홈(Groove)을 형성하고 Cu배선막을 채워넣은 후 CMP(Chemical Mechanical Polishing)공정으로 홈을 제외한 부분의 배선막을 선택적으로 제거하여 배선을 형성하는 금속 CMP기술이 도입이 유용하게 된다.
이러한 절연막 또는 금속막등의 층간막의 평탄화를 위해 CMP공정을 적용하는 경우에 있어서, 연마종점을 결정하는 방법이 중요한 요인이 된다.
종래에는 반도체기판을 연마한 후에 잔류막의 두께를 측정하는 다른 장비로 기판을 옮겨서 연마종점을 결정하였다. 최근에는 이러한 방법의 개량으로서 Sandhu등에 의해 발명된 미국특허 5,036,015에 의하면, 기판표면과 연마대(polishing plate)사이의 마찰(friction)력을 연마장치에 붙어 있는 구동모터(drive motor)에 걸리는 하중(load)의 변화를 감지하여 연마종점을 결정하였다.
또한, Michael A. L. 등에 의해 발명된 미국특허 5,213,655 및 5,242,524에서는 코어(core)에 에어 갭(air gap)을 갖는 1차 전자석코일과 2차 전자석코일로 구성되어 1차 코일은 연마장치의 정지부(stationary portion)에 연결시키고, 2차 코일은 연마장치의 회전부(rotating portion)에 연결시켜 층간막의 연마가 진행됨에 따라 부하 임피던스(load impedance)가 변화하는 것을 1차 코일로서 측정하고 그에 따라 연마종점을 설정하였다.
한편, Chris C. Y. 등에 의해 발명된 미국특허 5,240,552에 의하면, 연마되는 기판에 어쿠스틱파(acoustic wave)를 조사하고, 그 라운드 트립 시간(round trip time)과 반사파(reflected wave)의 진폭(amplitude)을 검출하여 연마종점을 설정하였다.
그러나 서로 다른 두 물질로 구성되는 기판을 연마하거나 층간막 하부에 도전층이 존재하는 경우에는 마찰력, 전자기장 및 어쿠스틱파의 변형이 초래되므로 정확한 연마종점을 설정하기 어려운 문제가 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 반도체장치의 층간막의 평탄화공정으로서 CMP를 적용할 때 층간막 하지층의 영향을 받지않고 그 연마종점을 설정할 수 있는 방법 및 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 연마종점 설정방법은 기판상의 임의의 층간막을 연마하는 공정의 연마종점을 결정하는 방법에 있어서, 상기 층간막의 표면에 입사광을 조사하는 단계와, 상기 입사광의 반사광을 검출하여 전기적 신호로 변환시키는 단계, 및 상기 전기적 신호의 변화량이 임의의 오차범위내에 들어가는 시점을 연마종점으로 설정하는 단계를 포함하여 이루어진다.
상기 목적을 달성하기 위한 본 발명의 연마종점 설정장치는 기판상의 임의의 층간막을 연마하는 공정의 연마종점을 결정하기 위한 장치에 있어서, 상기 층간막의 표면으로부터의 반사광을 수집하여 전기적신호로 변환시키는 수광소자와, 상기 전기적 신호를 증폭시키는 증폭기, 상기 증폭된 전기적 신호를 필터링하는 필터, 상기 전기적 신호를 클리핑하는 리미터, 상기 전기적 신호를 삼각파로 재구성하는 적분기, 상기 적분기로부터 출력된 신호를 반전시키는 인버터 딜레이단, 상기 인버터 딜레이단을 거친 신호와 상기 적분기로부터 출력되어 상기 인버터 딜레이단을 거치지 않은 신호를 비교하여 상기 삼각파의 진폭이 일정한 오차범위내에서 전후 증감이 더 이상 일어나지 않을때를 연마종점으로 설정하는 비교기, 및 상기 비교기로부터의 출력을 피드백시키는 파라미터 콘트롤러를 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 반도체 제조공정에 있어서, 층간막의 평탄화공정으로 CMP를 적용할 때 그 연마종점을 설정하는 방법으로서 연마대상인 층간막의 표면 토폴로지(topology)정보만을 이용하여 연마종점을 설정함으로써 층간막이 하지층의 영향을 배제할 수 있도록 한 것이다.
또한, 서로 다른 두 재질의 층간막을 동시에 연마할 경우에도 그 표면정보만을 이용하여 연마공정 파라미터(parameter)를 추출함으로써 신뢰성 및 재현성을 개선할 수 있도록 한다.
본 발명의 연마종점 설정방법은 연마대상인 층간막의 표면에 광선을 조사하고 그 광선이 표면에서 반사된 반사광을 수광소자를 이용하여 검출하고 이를 전기적 신호로 증폭하는데, 연마가 진행됨에 따라 표면 토폴로지가 평탄화되어 감에 따라 반사광의 강도가 증가하다가 실질적으로 평탄화된 이후에는 더 이상 그강도가 증가하지 않게 되므로 그에 따른 전기적 신호도 정상상태(steady state)에 도달하게 된다. 이와 같은 방식으로 정상상태에 도달하는 시간을 연마종점으로 설정하고 연마장치에 피드백(feed back)시켜 연마를 종료하게 하는 방법이다.
제1도는 본 발명에 의한 종점 검출장치의 개략도로서, 기판(1)의 층간막(2) 표면에 광원(3)으로부터 광선을 일정한 각도로 조사하고 수광소자(4)를 이용하여 반사광을 검출하는 과정을 도시한 것이다. 층간막(2)이 실리콘 산화막인 경우에는 실리콘산화막의 에너지 밴드 갭(energy band gap)이 약 8eV이므로 조사되는 입사광의 파장은 산화막에 흡수되지 않고 투과되거나 반사되는 범위인 1550Å이상인 입사광을 사용하며, 층간막이 질화막인 경우에는 그 에너지밴드갭이 약 5eV이므로 파장범위가 2480Å이상인 입사광을 사용한다.
제2도는 광의 굴절과 반사관계를 나타낸 것으로, 빛이 물질에 입사되면 일부는 반사되고 일부는 투과된다. 매질 1로부터 매질 2로 빛이 입사된 경우에 입사각을 θ1, 굴절각을 θ2라고 하면 스넬(snell)의 법칙에 의하여
가 성립된다. 이때, 일반적으로 매질 1을 공기로, 매질 2를 층간막으로 생각하면 n1n2이므로
이 된다. 상기 식에서 θ290°로 되면, 입사광은 모두 전반사되므로 sinθ1=n2/n11로 되는 θ1보다 입사각이 크게 되면 전반사된다.
즉, 반사율을 증대시키기 위하여 입사각을 증대시킬 필요가 있다.
한편, 반사광의 수광효율을 고려하면 입사광의 입사각은 45°∼85°범위가 적당하다.
제3도는 본 발명의 CMP공정의 동작진행시간 흐름에 따른 연마주기와 EPD(End Point Detection)측정주기를 나타낸 것으로, 각각의 주기가 교대로 설정되어 진행되는 것을 나타낸다.
제4도는 본 발명에 있어서 반사광을 전기적 신호로 변환하여 EPD를 설정하고 CMP장치에 피드백하는 과정을 나타낸 블럭도이다. 즉, 일정시간동안 기판(10)의 층간막을 연마하는 사이사이에 적외선을 조사하고 층간막의 표면에서 반사된 반사광을 수광소자(photodetector)(11)를 통하여 전압으로 변환시킨다. 이 신호를 저잡음증폭기(Low Noise Amplifier)(12)를 통하여 증폭한 후, 필터(13)를 거쳐 리미터(limiter)(14)를 통과하면 신호를 펄스가 클리핑(clipping)되고, 펄스폭은 진폭에 비례하여 증가한다. 이 신호가 적분기(Integrator)(15)를 통과하면 삼각파로 재구성되고 인버터 딜레이단(delay node)(16)을 거친 신호와 거치지 않은 신호를 비교기(comparator)(17)로 보내어 삼각파의 진폭이 일정한 오차범위내에서 전후 증감이 더 이상 일어나지 않을때를 연마종점으로 설정하여 CMP 파라미터 콘트롤러(18)를 통하여 피드백시킨다.
제5도는 수광소자로부터 변환된 전기신호가 각각의 변환장치를 거치면서 나타나는 출력신호를 나타낸 것으로, 연마종점시간(t0)보다 종점 설정오차범위에 해당되는 △시간만큼 지연되어 종점을 확정하는 단계를 나타낸다.
제6도는 본 발명을 적용할 수 있는 기판이 업사이드 업(Upside-up)인 일반적인 CMP장치의 개략도를 나타낸 것으로, 지지대(polishing die)(20) 상부의 기판홀더(substrate holder)(21)에 진공흡착대(22)에 의해 기판(23)을 고정시키고, 지지대(20) 상부에 위치하는 연마패드(26)가 설치된 연마대(polishing plater)(24)와 상기 기판(23)이 장착된 지지대(20)를 서로 반대방향으로 회전시키고 연마액 공급노즐(27)을 통해 연마액을 공급하면서 연마패드(26)에 의해 기판(23)이 연마되도록 하는 것이다. 제6도의 참조부호 25는 탄성체를 나타낸다.
이상과 같이 본 발명은 기판위의 층간막이 절연막이든 금속막과 절연막의 혼합층이든 어떤 경우와도 무관하게 층간막의 표면정보만을 이용하여, 즉 반사광의 수광강도를 검출하여 연마종점을 설정하므로 종래의 방법보다 재현성과 신뢰성이 우수하며, 또한 층간막의 하부구조의 정보를 배제시킴으로써 하부구조 의존성이 나타나는 것을 최소화할 수 있다.

Claims (6)

  1. 기판상에 형성된 층간막을 연마하는 공정의 연마종점을 결정하는 방법에 있어서, 연마대상인 상기 층간막의 표면정보를 검출하고 분석하여 연마종점을 설정하는 단계가, 상기 층간막의 표면에 입사광을 조사하는 단계와, 상기 입사광의 반사광을 검출하여 전기적 신호를 변환시키는 단계, 및 상기 전기적 신호의 변화량이 임의의 오차범위내에 들어가는 시점을 연마종점으로 설정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 제조시의 연마종점 설정방법.
  2. 제1항에 있어서, 상기 층간막은 절연막이나 전도성막 또는 이들이 혼합되어 구성된 막을 포함하는 것을 특징으로 하는 반도체 제조시의 연마종점 설정방법.
  3. 제1항에 있어서, 상기 입사광은 그 파장범위가 1550Å이상인 것을 특징으로 하는 반도체 제조시의 연마종점 설정방법.
  4. 제1항에 있어서, 상기 입사광의 입사각은 45°∼85°범위인 것을 특징으로 하는 반도체 제조시의 연마종점 설정방법.
  5. 제1항에 있어서, 상기 전기적 신호는 전압신호인 것을 특징으로 하는 반도체 제조시의 연마종점 설정방법.
  6. 기판상의 임의의 층간막을 연마하는 공정의 연마종점을 결정하기 위한 장치에 있어서, 상기 층간막의 표면으로부터의 반사광을 수집하여 전기적 신호로 변환시키는 수광소자와, 상기 전기적 신호를 증폭시키는 증폭기, 상기 증폭된 전기적 신호를 필터링하는 필어, 상기 전기적 신호를 클리핑하는 리미터, 상기 전기적 신호를 삼각파로 재구성하는 적분기, 상기 적분기로부터 출력된 신호를 반전시키는 인버터 딜레이단, 상기 인버터 딜레이단을 거친 신호와 상기 적분기로부터 출력되어 상기 인버터 딜레이단을 거치지 않은 신호를 비교하여 상기 삼각파의 진폭이 일정한 오차범위내에서 전후 증감이 더이상 일지 않을 때를 연마종점으로 설정하는 비교기, 및 상기 비교기로부터의 출력을 피드백시키는 파라미터 콘트롤러를 포함하여 구성된 것을 특징으로 하는 반도체 제조시의 연마종점 설정장치.
KR1019950008053A 1995-04-07 1995-04-07 반도체 제조시의 연마종점 설정방법 및 장치 KR0166848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008053A KR0166848B1 (ko) 1995-04-07 1995-04-07 반도체 제조시의 연마종점 설정방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008053A KR0166848B1 (ko) 1995-04-07 1995-04-07 반도체 제조시의 연마종점 설정방법 및 장치

Publications (2)

Publication Number Publication Date
KR960039168A KR960039168A (ko) 1996-11-21
KR0166848B1 true KR0166848B1 (ko) 1999-02-01

Family

ID=19411686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008053A KR0166848B1 (ko) 1995-04-07 1995-04-07 반도체 제조시의 연마종점 설정방법 및 장치

Country Status (1)

Country Link
KR (1) KR0166848B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561252B1 (ko) * 2000-12-27 2006-03-16 가부시키가이샤 토쿄 세이미쯔 웨이퍼 연마장치의 연마 종점 검출방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910846A (en) * 1996-05-16 1999-06-08 Micron Technology, Inc. Method and apparatus for detecting the endpoint in chemical-mechanical polishing of semiconductor wafers
KR100543195B1 (ko) * 1998-12-30 2006-04-06 주식회사 하이닉스반도체 화학적 기계적 연마 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561252B1 (ko) * 2000-12-27 2006-03-16 가부시키가이샤 토쿄 세이미쯔 웨이퍼 연마장치의 연마 종점 검출방법 및 장치

Also Published As

Publication number Publication date
KR960039168A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR100718737B1 (ko) 폴리싱 장치
JP6041833B2 (ja) 渦電流監視用研磨パッド
US20060164104A1 (en) Measuring apparatus
US4479848A (en) Etching method and apparatus
US6934040B1 (en) Optical techniques for measuring layer thicknesses and other surface characteristics of objects such as semiconductor wafers
US5708506A (en) Apparatus and method for detecting surface roughness in a chemical polishing pad conditioning process
US6654132B1 (en) Optical techniques for measuring layer thicknesses and other surface characteristics of objects such as semiconductor wafers
US7052365B2 (en) Semiconductor wafer chemical-mechanical planarization process monitoring and end-point detection method and apparatus
US6876454B1 (en) Apparatus and method for in-situ endpoint detection for chemical mechanical polishing operations
JP3993888B2 (ja) 薄膜を監視するための方法および装置
US6935935B2 (en) Measuring apparatus
US10256104B2 (en) Film thickness measuring method, film thickness measuring apparatus, polishing method, and polishing apparatus
AU9108998A (en) Method and apparatus for detecting the endpoint in chemical-mechanical polishingof semiconductor wafers
WO1999056077A1 (en) Method and device for measuring the thickness of thin films near a sample's edge and in a damascene-type structure.
CN1505554A (zh) 具有光学和涡流监视的集成结束点检测系统
JP3327175B2 (ja) 検知部及びこの検知部を具えたウェハ研磨装置
US6664557B1 (en) In-situ detection of thin-metal interface using optical interference
KR0166848B1 (ko) 반도체 제조시의 연마종점 설정방법 및 장치
CN114434314A (zh) 研磨方法
JP3360610B2 (ja) 検出方法及び検出装置及び研磨装置
US6801322B2 (en) Method and apparatus for IN SITU measuring a required feature of a layer during a polishing process
TW490361B (en) Optical endpoint detection system for chemical mechanical polishing
JP3525836B2 (ja) 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ
JPH10112449A (ja) 研磨方法および研磨装置
JP2004128166A (ja) プラズマエッチング装置、及びプラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee