KR0165253B1 - 색신호의 해상도 향상회로 - Google Patents

Abstract

색신호의 해상도 향상회로는 디지탈 영상기기에 있어서 디지탈휘도 및 색신호분리회로를 거친 색신호의 진폭을 자동조정하여 D/A변환시 플레인지변환이 이루어지도록 하기 위한 것이다. 이를 위하여 휘도 및 색신호를 분리하는 회로에서 출력되는 디지탈 색신호를 아날로그신호 변환하기 위한 디지탈/아날로그변환기; 휘도 및 색신호를 분리하는 회로에서 출력되는 색신호의 진폭이 플레인지가 되도록 색신호의 이득을 자동조정하여 디지탈/아날로그변환기로 출력하기 위한 색신호 이득조정기를 포함하도록 구성된다.

Description

색신호의 해상도 향상회로

제1도는 종래의 디지탈 휘도/색신호분리회로에 대한 블럭도이다.

제2도는 1차원적인 휘도신호와 색신호의 주파수분포도이다.

제3도는 전형적인 1차원 휘도/색신호분리회로의 일예이다.

제4도는 전형적인 라인콤필터를 이용한 휘도/색신호분리회로의 일예이다.

제5도는 일반적인 복합영상신호를 나타낸 것이다.

제6도는 고주파감쇄에 의한 영상신호의 주파수특성을 나타낸 것이다.

제7도는 본 발명에 따른 색신호의 해상도 향상회로의 블럭도이다.

제8도는 일반적인 색신호의 예이다.

제9a, b도는 색신호의 이득보정 전후의 D/A이용범위에 대한 일예이다.

제10도는 제7도에 도시된 색신호의 이득조정기의 상세한 회로이다.

제11도는 제7도에 도시된 리미트수단에서 10비트를 8비트로 리미트한 경우의 입출력그래프이다.

제12도는 제7도에 도시된 리미트수단의 상세한 회로도의 일예이다.

제13도는 제7도에 도시된 버스트크기검출수단의 상세한 회로도의 일예이다.

제14도는 제7도에 도시된 이득조정수단의 상세한 회로도의 일예이다.

* 도면의 주요부분에 대한 부호의 설명

10 : A/D변환기 20 : 디지탈 Y/C분리기

30 : 제1D/A변환기 40 : 제2D/A변환기

50 : 색신호이득조정기 51 : 승산기

52 : 비트수조절수단 53 : 리미트수단

54 : 버스트크기검출수단 55 : 이득조정수단

본 발명은 디지탈영상기기의 휘도 및 색신호를 분리하는 장치에 있어서 색신호의 해상도를 향상시키기 위한 회로에 관한 것으로, 특히 디지탈 휘도/색신호분리를 위한 A/D 및 D/A변환기의 비트수가 한정되어 있는 영상기기에 있어서 색신호의 크기를 보정하여 색신호의 해상도를 향상시키기 위한 회로에 관한 것이다.

일반적인 디지탈 휘도/색신호를 분리하기 위한 장치는 제1도에 도시된 바와 같이 인가되는 복합영상신호에 대하여 A/D변환기(10)에서 디지탈신호로 변환하고 디지탈 Y/C분리기(20)에서 Y와 C신호로 분리한뒤 Y와 C신호에 대응되는 제1, 2D/A변환기(30, 40)를 통해 아날로그 Y 및 C신호로 변환출력한다. 여기서 색신호는 인가되는 영상신호의 방송방식이 NTSC나 PAL에 관계없이 서브캐리어(Subcarrier, f_sc)로 직교변조되어 있으며, 편의상 NTSC의 경우를 설명하기로 한다. 즉 복합영상신호 V는 NTSC의 경우에 휘도를 Y, 색신호를 C, 색차신호를 R-Y, B-Y라 할 때 다음과 같은 식으로 정리되어진다.

이고, C는 R-Y, B-Y 혹은 I, Q의 직교변조인데, 일단 위상차를 고려하지 않으면 다음과 같이 정리된다.

여기서 I와 Q신호는 대역제한되어져 있으므로 1차원적인 휘도신호와 색신호의 분포도는 제2도와 같다. 따라서 제1도에 도시된 디지탈 Y/C분리기(20)는 이와 같은 1차원적으로 분포되어 있는 휘도/색신호에 대한 분리를 제3도에 도시된 바와 같이 f_sc를 중심으로 대역통과필터링(BPF, Band Pass Filter)하여 색신호를 얻고, 저역통과필터링(LPF, Low Pass Filter)하여 휘도신호를 얻거나 혹은 노치필터(Notch Filter)를 사용할 수 있다.

이와 같은 1차원 휘도/색신호분리는 제2도에서 알 수 있듯이 휘도신호가 0~4.2MHz에 걸쳐 분포되어 있는데, 여기에 색신호를 그냥 더해서 방송하는 셈이므로 휘도와 색신호는 섞여 버리게 되고, 이로인하여 휘도/색신호는 완벽하게 분리되지 못하여 휘도/색신호간의 혼입으로 화질이 열화된다.

이와 같은 문제를 개선하기 위하여 주사선간 지연을 이용한 라인 콤필터를 휘도/색신호분리방식에 적용한 기술이 개발되었다. 이것은 NTSC의 특성인 색신호의 서브캐리어주파수와 수평주사선의 주파수인 f_H의 관계가 fsc=(455/2)f_H라는 것에 기인한다.

즉 영상신호의 n번째 주사선을

라고 하고, (n-1)을

이라고 하면 (n+1)번째의 시간 t_n+1이 t_n+(1/f_H)이므로, V_n+1은 다음과 같이 정리된다.

따라서 두개의 인접하는 주사선신호를 더하면 휘도신호를 만들수 있고, 빼면 색신호를 얻을 수 있다. 또한 색신호의 대역폭이 3.58MHz±1MHz 정도임을 고려하면 라인 콤필터의 전형적인 구성을 제4도처럼 나타낼 수 있다.

즉 인가되는 복합영상신호가 A/D변환기(10)를 통해 디지탈신호로 변환하여 출력되면, 1H지연기(23)를 통해 지연된 Y-C신호와 현재 인가되는 Y+C신호를 감산기(24)를 통해 감산한다. 그 결과 감산기(24)의 출력은 2C신호가 얻어지고 이를 1/2비례게인(25)을 통해 C신호만을 검출하여 밴드통과필터(26)으로 출력시킨다. 밴드통과필터(26)는 인가되는 C신호를 밴드패스하여 제2D/A변환기(40)로 출력함과 동시에 휘도신호만을 검출하기 위하여 Y+C신호가 인가되는 감산기(27)로 밴드통과필터(26))에서 출력되는 C신호를 출력하고 감산하여 Y신호만을 검출한 뒤 제1D/A변환기(30)로 출력하는 방식으로 휘도신호와 색신호를 분리하여 출력한다.

그러나 이와 같은 라인콤필터를 이용한 휘도/색신호분리를 하여도 제5도에 도시된 복합영상신호의 규정에 의해 색신호의 진폭값을 살펴보면, 제5도에 도시된 바와 같이 휘도신호의 최대 진폭(Peak to Peak)이 140IRE이나 색신호의 최대진폭은 보통 이에 1/2에 해당되는 75IRE정도로 되어 있다. 따라서 결과적으로 분리된 휘도신호와 색신호를 보게 되면 휘도신호는 최대진폭이 140IRE인데 색신호는 75IRE정도 즉 1/2정도의 크기밖에 되지 않는 셈이다. 이로 인해 휘도신호를 D/A변환할 때 8비트를 사용하게 된다면 색신호는 8비트로 표현되는 데이타중 1/2만큼의 데이타만을 사용하게 되므로 최대 7비트의 데이타를 사용하는 경우와 같게 되므로 그만큼 색신호의 해상도가 떨어진다.

또한 방송신호는 안테나를 거쳐 튜너로 입력되는데, 신호를 분리하는 과정에서 제6도와 같은 고주파감쇄에 의하여 고주파의 진폭특성이 열화되는데 그 지점이 제2도에 도시된 바와 같이 색신호가 위치한 영역이 되므로, 색신호의 최대진폭은 75IRE를 넘을 수가 없고, 또 안테나의 미스매칭에 의하여 고주파가 증폭되어 입력될 수도 있는데 이 때에는 색신호의 진폭이 75IRE보다 커진다.

이와 같이 기존의 휘도/색신호분리장치들은 색신호의 진폭이 크게 변하여 D/A변환시 휘도만큼 풀레인지(Full Range)변환을 못하므로 색신호의 해상도가 저하하는 문제가 있었다.

상술한 문제점은 A/D변환기의 비트수와 변환주파수(A/D변환클럭)의 관계조절로 해결할 수 있다. 즉 비트수가 크고 주파수가 높으면 해상도를 높일 수 있다. 그러나 이로 인하여 시스템의 가격이 상승하고 회로가 복잡하게 되는 문제가 있다. 따라서 주로 8비트의 A/D 및 D/A변환기를 사용하고 상술한 여러가지 방식에 의하여 해상도를 향상시키려는 기술이 개발되게 된 것이다. 그러나 상술한 바와 같은 문제점의 발생하였다.

따라서 본 발명의 목적은 디지탈휘도 및 색신호분리회로를 거친 색신호의 진폭을 자동조정하여 D/A변환시 풀레인지변환이 이루어지도록 하여 색신호의 해상도를 향상시키기 위한 색신호의 해상도 향상회로를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 인가되는 복합영상신호에 대하여 디지탈신호로 변환한 뒤 휘도 및 색신호를 분리하는 회로를 구비한 영상기기의 색신호의 해상도 향상회로에 있어서; 상기 휘도 및 색신호를 분리하는 회로에서 출력되는 디지탈 색신호를 아날로그신호 변환하기 위한 디지탈/아날로그변환기; 상기 휘도 및 색신호를 분리하는 회로에서 출력되는 상기 색신호의 진폭이 폴레인지가 되도록 상기 색신호의 이득을 자동조정하여 상기 디지탈/아날로그변환기로 출력하기 위한 색신호이득조정기를 포함함을 특징으로 한다.

이어서 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

본 발명은 A/D변환기의 D/A변환기의 비트수가 한정되어 있는 경우에 색신호의 해상도를 향상시키기 위한 것으로, 편의상 설명을 NTSC복합영상신호를 A/D하고 Y/C분리하여 Y와 C를 D/A변환하는 NTSC Y/C분리장치에 대해 진행할 것이나 다른 방식의 영상신호에도 응용이 가능하다.

제7도는 본 발명에 따른 색신호의 해상도 향상회로의 블럭도로서, 인가되는 복합영상신호를 A/D변환기(10)를 통해 디지탈신호로 변환하여 디지탈 휘도/색신호분리회로(20)로 인가하면, 디지탈 휘도/색신호분리회로(20)는 상술한 여러 방식중 하나의 방식에 따라 각각 휘도신호와 색신호를 분리하여 출력한다. 출력된 휘도신호는 제1D/A변환기(30)로 인가되는 반면 색신호는 색신호이득조정기(50)로 인가되어 자동적으로 이득이 조정된 뒤 제2D/A변환기(40)로 인가되어 아날로그신호로 처리된다. 여기서 A/D변환기(10) 및 제1, 2D/A변환기(30, 40)등은 종전과 같고, 디지탈 Y/C분리기(20) 또한 동일하나, 디지탈 Y/C분리기(20)의 경우 종전에는 분리된 결과중 소수점이하의 비트는 제거하여 출력하였으나 본 발명에서는 제7도에 도시된 바와 같이 색신호의 경우 소수점이하의 비트도 함께 출력시켜 (n+1)비트의 신호를 출력하게 된다. 이는 종전과 같이 색신호이득조정기(50)으로 인가되는 신호가 n비트일 경우에는 n비트정보에 대해서만 이득조정이 되므로 선형적인 이득조정이 이루어지지 않아 원하는 풀레인지 이득조정이 어렵기 때문이다. 따라서 색신호이득조정기(50)로 인가되는 비트수는 상술한 바와 같이 (n+1)비트가 되어야 한다. 이 때 1값은 최대로 증폭할 증폭도와 관계가 있는데 대략 1값에 대한 최대 증폭정도는 다음과 같다.

A = 2¹- (6)

이와 같이 버리지 않고 출력된 소숫점 이하의 비트는 D/A변환하기 전에 버리게 되므로 D/A변환에는 큰무리가 없으면서, 색신호의 신호길이는 소숫점 이하를 포함하게 되어 A/D변환후 생기는 비트수보다 커져 색신호의 진폭에 대한 증폭이 선형적으로 이루어진다.

색신호이득조정기(50)는 상술한 바와 같은 문제로 인하여 제2D/A변환기(40)로 인가되는 색신호의 범위가 풀레인지를 갖지 못하고 일부분만을 D/A변환하게 되는 것을 막기 위하여 색신호의 진폭을 가변하여 D/A변환기로 입력되는 신호가 풀레인지가 되도록 색신호의 크기를 조정하고자 하는 것으로, 예를 들어 제7도의 제2D/A변환기(40)의 비트수가 8비트일 때 제9a도와 같이 70~90H의 영역만을 D/A변환할 수 있었던 것을 00~FFH영역을 D/A변환일 수 있도록 한다. 여기서 H는 16진수를 나타낸다.

그러면 색신호이득조정기(50)에 대하여 제10~14도를 참조하여 좀더 상세히 기술하기로 한다.

색신호는 앞서 설명했듯이 서브캐리어주파수 근처의 1~1.5MHz 대역폭을 갖는 신호이며, 색신호의 진폭은 색크기이고, 위상은 색조를 위미한다. 색의 기본 크기와 기본위상은 버스트라고 하는 신호이며, 이는 송신축으로부터 전송된다. 물론 색신호의 크기는 버스트(Burst)에 대해 상대적으로 결정되며, 그 상한값등을 방송규격에 있는 것과 같다.

따라서 D/A변환을 최대로 활용하려면 버스트의 규격을 측정하여 이것을 일정값으로 만들면 되는데, 이것을 자동칼라이득조절(Auto Color Gain Control, 이하 ACC라함)이라 한다. 본 발명에서는 본래의 ACC의 목적과는 달리 D/A변환의 효율을 높이기 위한 것으로서, 제10도와 같은 색신호 이득조정기(50)를 제안한다.

제10도는 D/A변환효율을 향상하기 위한 색신호 이득조정기(50)의 상세한 회로도의 일예로서, 디지탈Y/C 분리기(20)에서 분리되어 출력되는 (n+1)비트의 색신호를 하나의 입력신호로 하는 멀티플렉서(51)와, 멀티플렉서(51)에서 출력되는 신호의 소숫점 이하는 버리도록 비트수를 조절하기 위한 비트수조절수단(52)과, 비트수조절수단(52)에서 출력되는 신호를 제한하여 제2 D/A변환기(40)로 출력하기 위한 리미터수단(53)와, 리미터수단(53)에서 출력되는 신호에서 버스트구간펄스(BFP)신호에 의하여 버스트 크기를 검출하는 버스트 크기검출수단(54)와, 버스트크기검출수단 (54)에서 출력되는 신호의 이득을 조정하여 멀티플렉서(51)의 다른 입력신호로 출력하기 위한 이득조정수단(55)으로 이루어진다.

좀더 상세히 설명하면, 멀티플렉서(51)에 입력되는 신호는 분리된 색신호 (n+1)비트와 이득값 m비트이다. 이득을 정의할 때 최대 증폭시와 최소증폭시의 값을 보고 결정해야 하는데, 이득을 m비트라 하고 이를 m1비트의 정수와 m2비트의 소숫점이하로 하면, 이득은

가 되며, 최대 이득은 2^m1이 된다. 따라서 멀티플렉서(51)의 출력은,

이다.

멀티플렉서(51)에서 출력된 n+m1의 정수부분과 1+m2의 소수부분은 비트수조절수단(52)를 통해 소수부분은 제거되고 정수부분만 리미터수단(53)으로 인가되어 n비트로 제한한다.

예를 들어 분리되어 인가되는 색신호를 10비트(정수 8비트, 소수 2비트)로 하고, 이득조정수단(55)에서 출력되는 이득을 8비트(정수 2비트, 소수 6비트)라 하면, 멀티플렉서(51)의 출력은 18비트(정수 10비트, 소수 8비트)가 된다. 물론 이 때의 증폭도는 최대 4배, 최소 1/64이 된다. 이렇게 출력되는 10비트의 정수값은 제11도에 도시된 바와 같이 -512~511까지인데, 이를 8비트 A/D변환기 위해서 리미트수단(53)에서 -128~127의 값으로 제한한다. 이렇게 제한해도 되는 이유는 승산후에 색신호는 128을 넘는 값과 -128보다 작은 값이 없기 때문에 이 값으로서 D/A변환시 풀레인지로 이용할 수 있게 된다.

제12도는 상술한 바와 같이 10비트(정수 8비트, 소수 2비트)의 색신호를 이득조정수단(55)에서 출력되는 8비트(정수 2비트, 소수 6비트)로 증폭, 감쇄하고 이를 8비트로 제한하는 경우의 리미트수단(53)의 구체회로도의 일예로서, 구성은 다음과 같다.

즉 비트수조절수단(52)에서 소수점 이하의 비트가 제거된 정수비트의 신호가 2의 보수코드(2'Complement code)로 인가되면 이의 상위 3비트의 데이타를 입력신호로 하여 제11도에 도시된 그래프에서 선형영역을 검출하기 위한 선형영역검출기(531)와, 상기 2의 보수코드의 최상위비트를 입력신호로 하여 최대값을 발생하기 위한 최대값발생기(532)와, 상기 2의 보수코드의 상기 상위 3비트와 최상위비트를 제외한 하위 8비트와 상기 최대값발생기(532)에서 출력되는 신호를 입력신호로 하고 상기 선형영역검출기(531)의 출력신호를 선택제어신호로 하여 상기 입력신호를 선택적으로 출력하기 위한 멀티플렉서(533)으로 이루어진다.

특히 선형영역검출기(531)는 상위 3비트를 각각의 입력신호로 하는 논리곱소자(G1) 및 부논리합소자(G2)와, 논리곱소자(G1) 및 부논리합소자(G2)에서 출력되는 신호를 입력신호로 하는 논리합소자(G3)로 이루어진다. 최대값발생수단(532)은 최상위비트를 그대로 전달하는 전송로(L1)와, 최상위비트를 반전하기 위한 인버터(IN1)와, 인버터(IN1)에서 출력되는 신호를 7비트로 하여 출력하기 위한 전송로(L2)로 이루어진다.

이와 같이 구성되어 비트수조절수단(52)에서 상술한 바와 같이 10비트의 신호가 인가되면, 선형영역검출기(531)는 이중 상위 3비트가 '111'이거나 '000'인 경우에는 선형영역으로 검출하여 멀티플렉서(533)의 선택단자로 하이신호를 출력하여 하위 8비트가 그대로 출력되도록 제어신호를 출력하고, 반면에 상위 3비트가 상술한 바와 같지 않은 경우에는 최대값검출기(532)에서 검출된 값을 멀티플렉스(533)에서 선택하여 출력하도록 제어신호를 로우논리를 출력한다.

즉 상술한 바를 입증하기 위하여 논리를 따지면, 상위 3비트가 상술한 바와 같이 '111'일 경우, 논리곱소자(G1)은 하이를 출력하고 부논리합소자(G2)는 로우논리를 출력한다. 이에 따라 논리합소자(G3)는 논리곱소자(G1)에서 출력되는 신호가 하이이므로 멀티플렉서(533)로 하이신호를 출력하여 상술한 바와 같이 멀티플렉서(533)가 선택하도록 한다. 그리고 '000'일 경우, 논리곱소자(G1)는 로우논리를 출력하고 부논리합소자(G2)는 하이신호를 출력하여 논리합소자(G3)는 하이신호를 출력하여 상술한 바와 같이 동작한다. 반면에 상위 3비트가 상술한 경우가 아닌 경우에 논리곱소자(G1)은 인가되는 비트중 하나라도 '0'인 경우에는 로우논리를 출력하므로 상술한 '111'이 제외된 경우에는 모두 로우논리를 출력하게 될 것이고 부논리합소자(G2)는 상술한 '000'인 경우를 제외하고는 항상 로우논리를 출력하게 된다. 따라서 논리합소자(G3)로 인가되는 신호를 모두 로우논리가 되어 멀티플렉스(533)의 선택단자(SEL)로 로우논리신호가 인가되게 된다.

최대값발생기(532)는 최상위 비트가 인가되면 우선 전송로(L1)를 통해 그대로 전송함과 동시에 인버터(IN1)를 통해 논리를 반전시킨 뒤 반전된 신호를 전송로(L2)를 통해 7비트로 하여 전송로(L1)를 통해 그대로 전달되는 최상위비트와 합쳐 8비트의 데이타로 멀티플렉서(533)의 0입력단자로 출력한다. 이 때 7비트는 동일 논리상태가 된다. 따라서 멀티플렉서(533)에서 출력되는 신호는 '1' 및 '0'입력단자로 인가되는 8비트의 신호가 된다.

제13도는 버스트크기검출수단(54)을 구체화한 회로도의 일예로서, 편의상 A/D, D/A변환 및 신호처리클럭주파수를 서브캐리어주파수 fsc의 4배로 한다고 가정하는데, 이렇게 하는 경우가 가장 많기 때문이다. 4f_sc로 처리하면 색신호는 (R-Y), (B-Y), -(R-Y), -(B-Y)... 형태가 되고, 특히 버스트는 0, (B-Y), 0, (-B-Y)...가 되므로, 쉽게 버스트구간동안의 (B-Y)크기를 검출할 수 있다. 이 때 노이즈의 영향을 줄이기 위하여 버스트구간동안신호의 절대값의 합을 구한다.

따라서 제13도의 구성은 리미트수단(53)에서 출력되는 n비트(상술한 예에 의하면 8비트)의 신호가 인가되면 절대값을 검출하기 위한 절대값검출기(541)와, 절대값검출기(541)에서 출력된 신호를 일측 입력신호로 하는 가산기(542)와, 시스템클럭신호를 클럭신호로 하고 버스트구간펄스(BSP)에 의하여 클리어되어 가산기(542)에서 출력되는 신호를 적분하기 위한 레지스터(543)와, 버스트구간펄스(BSP)의 폴링에지에 의해 클리어되고 레지스터(543)에서 출력되는 신호를 적분하여 버스트적분값을 출력하기 위한 레지스터(544)로 이루어진다.

이와 같은 구성에 의하여 제13도는 다음과 같이 작동한다.

우선 절대값검출기(541)에 의하여 인가되는 8비트의 입력신호의 절대값을 위하여 출력한다. 가산기(542)는 처음의 절대값은 레지스터(543)로 인가하여 적분값을 구하게 한다. 레지스터(543)는 시스템클럭에 클럭되어 가산기(542)에서 출력되는 신호를 버스트구간펄스동안 연속적으로 적분한다. 레지스터(543)에서 적분된 값은 가산기(542) 및 레지스터(544)로 인가되어 가산기(542)는 전에 입력된 신호의 적분값에 현재 입력되는 신호의 절대값을 가산하여 레지스터(543)로 인가하게 된다. 반면 레지스터(544)는 버스트구간펄스신호의 폴링에지에 의하여 클럭되므로 버스트구간펄스가 인가되기전에는 비액티브상태에 있다가 레지스터(543)가 클리어됨과 동시에 클럭되어 레지스터(543)으로부터 출력되는 적분값을 그대로 버스트적분값으로 출력한다. 이와 같이 출력된 버스트적분값은 이득고정수단(55)으로 인가된다.

제14도는 제10도의 이득조정수단(55)의 상세한 회로도의 일예로서, 버스트크기검출수단(54)에서 출력된 버스트 적분값을 소정의 기준값과 비교하여 이득값을 크거나 작게 조정하게 된다.

제14도의 구성은 버스트크기검출수단(54)에서 출력되는 신호가 인가되면 다른 입력단에 걸려 있는 기준값과 크기를 비교하기 위한 비교기(551)와, 비교기(551)에서 출력된 신호를 업/다운제어단자(UP/DOWN)로 인가되도록 접속하고 버스트플래그펄스를 클럭신호로 하는 업/다운카운터로 이루어진다. 여기서 기준값은 색신호의 풀레인지 결정에 의하여 임의로 설정될 수 있는 값이다.

이와 같은 구성에 의한 작동은, 우선 인가되는 버스트적분값과 소정의 기준값을 비교기(551)에서 비교한다. 비교 결과 버스트 적분값이 기준값(설정치)보다 모자랐을 경우, 이득값을 최소량만큼 증가(예를 들면 1/64증가)시키기 위하여 업/다운카운터(522)의 업/다운제어단자로 업되도록 제어신호를 출력한다. 그런 후에 다음 주사선의 버스트적분값이 상기 기준값보다 또 모자르면 또 증가시키기 위하여 상술한 바와 같이 제어신호를 출력한다. 반면에 버스트적분값이 기준값보다 클경우에는 이득값을 감소시키기 위하여 업/다운카운터(522)가 다운되도록 제어신호를 출력한다. 이 또한 증가시와 마찬가지로 다음에 인가되는 버스트적분값이 상기 기준값보다 크면 계속적으로 반복한다. 단 업/다운카운터(552)는 버스트플레그펄스에 의하여 클럭되므로 버스트플레그펄스의 상승에지마다 한번의 업 또는 다운을 수행하게 된다. 이와 같은 과정을 통해 어느 정도 증가(또는 감소)하게 되면 색의 크기를 안정화시키면서 일정값으로 증폭시킬 수 있게 된다. 물론 이것을 보완하여 2개의 기준값을 갖는 형태로 회로를 구현할 수도 있다.

상술한 바와 같이 본 발명은 디지탈 휘도/색신호를 분리하는 장치에서 분리된 색신호를 아날로그신호로 변환하는 데 있어서 색신호가 풀레인지(Full Range)가 되도록 색신호의 크기를 보정함으로써, 색신호의 해상도를 향상시키는 이점이 있다.

Claims (6)

1. 인가되는 복합영상신호에 대하여 디지탈신호로 변환한 뒤 색신호 이득조정기로 분리된 색신호의 진폭이 플레인지가 되도록 상기 색신호의 이득을 자동조정하고 아날로그 신호로 변환하여 출력하는 회로를 구비한 영상기기의 색신호의 해상도 향상회로에 있어서; 상기 색신호 이득조정기는 분리되어 인가되는 상기 색신호의 범위를 제한하기 하기 위한 리미트회로, 버스트구간펄스신호에 의하여 제어되어 상기 리미트회로에서 출력되는 신호의 절대값의 적분합값을 버스트크기로 출력하기 위한 버스트크기검출수단, 상기 버스트크기검출수단에서 출력되는 신호를 소정의 기준값과 비교하여 이득을 조정하기 위한 이득조정수단, 이득조정수단에서 출력된 신호와 분리되어 인가되는 상기 색신호를 승산하여 상기 리미트수단으로 출력하기 위한 승산기를 포함함을 특징으로 하는 색신호의 해상도 향상회로.
2. 제1항에 있어서, 상기 리미트수단은 상기 승산기에서 출력되는 신호의 소정의 상위 비트를 입력신호로 하여 선형영역을 검출하기 위한 선형영역검출기, 상기 출력되는 신호의 최상위 비트를 입력신호로 하여 최대값을 검출하기 위한 최대값검출기, 선형영역검출기에서 출력되는 신호를 선택제어신호로 하고 상기 최대값검출기에서 출력되는 신호와 상기 선형영역검출기로 인가되는 비트와 상기 최상위비트를 제외한 비트를 입력신호로 하여 상기 버스트크기검출수단으로 선택적으로 출력하기 위한 선택수단으로 이루어짐을 특징으로 하는 색신호의 해상도 향상회로.
3. 제1항에 있어서, 상기 버스트크기검출수단은 리미트 수단에서 출력되는 신호의 절대값을 검출하기 위한 절대값검출기, 시스템클럭신호에 의하여 클럭되고 버스트구간펄스에 의하여 클리어되어 인가되는 신호를 적분하기 위한 제1레지스터, 상기 절대값검출기에서 출력되는 현 입력신호와 제1레지스터에서 출력되는 전입력신호의 적분값을 가산하여 상기 제1레지스터로 출력하기 위한 가산기. 상기 버스트구간펄스신호에 의하여 클럭되어 상기 제1레지스터에서 출력된 신호를 적분하여 상기 이득조정수단으로 버스트적분값으로 출력하기 위한 제2레지스터로 이루어짐을 특징으로 하는 색신호의 해상도 향상회로.
4. 제1항에 있어서, 상기 이득조정수단은 상기 버스트 크기검출수단에서 출력되는 신호와 소정의 기준값을 비교하기 위한 비교기, 버스트플레그펄스에 의하여 클럭되고 상기 비교기에서 출력되는 제어신호에 의하여 업/다운제어되는 업/다운카운터로 이루어짐을 특징으로 하는 색신호의 해상도 향상회로.
5. 제5항에 있어서, 상기 업/다운카운터는 상기 버스트 크기검출수단에서 출력되는 값이 상기 소정의 기준값과 비교한 결과에 의하여 계속적으로 업/다운카운트됨을 특징으로 하는 색신호의 해상도 향상회로.
6. 제5항에 있어서, 상기 기준값은 상기 색신호의 플레인지에 의하여 임의로 설정될 수 있는 값임을 특징으로 하는 색신호의 해상도 향상회로.