KR0163891B1

KR0163891B1 - 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로

Info

Publication number: KR0163891B1
Application number: KR1019950024827A
Authority: KR
Inventors: 연상흠
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-08-11
Filing date: 1995-08-11
Publication date: 1999-01-15
Also published as: KR970012612A

Abstract

이 발명은 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로에 관한 것으로, 구형파 신호를 입력받아 그 신호의 특성을 전달하는 제1경로수단(10)과, 구형파 신호를 입력받아, 상기 제1경로수단에 비해 시간지연을 시키고 신호를 반전시켜 특성을 전달하는 제2경로수단(20)과, 상게 제1경로수단에 비해 시간지연을 시키고 신호를 반전시켜 특성을 전달하는 제2경로수단(20)과, 상기 제1경로수단으로부터 출력되는 신호와 상기 제2경로수단으로부터 출력되는 신호를 입력받아, 두 신호의 논리곱적인 신호합성에 의해 임펄스 신호를 출력하는 임펄스 생성수단(30)으로 이루어져 있으며, 2개 이상의 헤드를 사용하는 브이티알 시스템에 있어서, 헤드 절환시 나타나는 잡음을 제거하는 데에 사용되는 임펄스 신호를 폭이 작은 신호로 발생시키고, 집적회로로 구현하기에 적합하도록 구성한 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로에 관한 것이다.

Description

브이티알 헤드 절환 잡음 제거용 임펄스 발생회로

제1도는 종래 기술의 임펄스 발생회로를 적용한 회로도이고,

제2도는 제1도의 출력특성을 나타낸 파형도이고,

제3도는 이 발명의 실시예에 따른 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로의 개념을 나타낸 논리회로도이고,

제4도는 이 발명의 실시예에 따른 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로를 적용한 상세회로도이고,

제5a도∼제5f도는 제4도의 각 부분에서의 파형도이고,

제6도는 제4도의 출력특성을 나타낸 파형도이다.

이 발명은 브이티알(VTR, Video Tape Recorder) 헤드(head) 절환 잡음 제거용 임펄스(impulse) 발생회로에 관한 것으로서, 더 상세히 말하자면, 2개 이상의 헤드를 사용하는 브이티알 시스템(system)에 있어서, 헤드 절환시 나타나는 잡음을 제거하는 데에 사용되는 임펄스 신호를 폭이 작은 크기의 신호로 발생시키는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로에 관한 것이다.

테잎(tape)으로부터 정보를 재생하기 위해 사용되는 헤드를 2개 이상 사용하는 브이티알 시스템에 있어서, 각각의 헤드로부터 정보를 받기 위해서는 시분할에 의한 입력의 절환이 필요하며, 이때 절환용 신호로 구형파를 사용한다.

예를 들어 제1헤드와 제2헤드 두 개의 오디오(audio)헤드를 사용하는 브이티알은, 30헤르쯔(Hz)의 구형파를 사용하여 신호를 입력받는다.

즉, 상기 구형파의 하이(high) 신호에서는 제1헤드로부터 신호를 입력받고, 상기 구형파의 로우(low) 신호에서는 제2헤드로부터 신호를 입력받아 주파수변조(FM)신호의 재생을 하게 된다.

그런데, 상기와 같이 제1헤드와 제2헤드로부터 신호를 입력받기 위해 절환하는 순간에 절환 잡음이 발생하며, 이 잡음은 주파수변조신호 복조 후에도 나타나며, 상기 절환 잡음을 제거하기 위해서 홀드/보상(hold compensation) 과정을 거친다.

상기의 홀드/보상 과정에서 필요한 신호가 임펄스 신호이며, 이 신호는 입력절환 구형파 신호를 사용하여 레벨(level)절환을 순간에 발생시킨다.

이하, 첨부된 도면을 참고로 하여 종래 기술의 임펄스 발생회로를 설명하기로 한다.

제2도는 제1도의 출력특성을 나타낸 파형도이다.

제1도에 도시되어 있듯이, 종래 기술의 임펄스 발생회로의 구성은,

구형파 신호가 일측단자로 입력되는 커패시터(C1)와, 상기 커패시터(C1)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 저항(R1)으로 이루어져 있다.

상기와 같이 이루어져 있는 종래 기술의 임펄스 발생회로의 동작은 다음과 같다.

제1도에서 보는 바와 같이 구형파 신호가 입력되면, 미분기 형태로 구성되어 있는 종래 기술의 임펄스 발생회로는, 상기 구형파의 상승부분에서 양극의 초기 순간전압이 형성되고, 상기 구형파의 하강부분에서 음극의 초기 순간 전압이 형성된다.

커패시터(C1)에 걸렸던 초기 순간전압이 저항(R1)에 의해서 떨어지게 되는데, 그 시간이 너무 많이 걸려서, 제2도에서 보는 바와 같이 출력되는 신호의 임펄스폭이 상당히 크게 나타나, 유지시간의 증가를 가져온다.

또한 미분기 형태로 되어 있기 때문에 회로를 구성함에 있어서, 외부에 커패시터를 사용해야 하기에 집적회로로 구현하기에 적합하지 않은 문제점이 있다.

따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 2개 이상의 헤드를 사용하는 브이티알 시스템에 있어서, 헤드 절환시 나타나는 잡음을 제거하는 데에 사용되는 임펄스 신호를 폭이 작은 신호로 발생시키고, 집적회로로 구현하기에 적합하도록 구성한 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로를 제공하는 데에 있다.

상기의 목적을 달성하기 위한 이 발명의 구성은,

구형파 신호를 입력받아 그 신호의 특성을 전달하는 제1경로수단과;

구형파 신호를 입력받아, 상기 제1경로수단에 비해 시간지연을 시키고 신호를 반전시켜 특성을 전달하는 제2경로수단과;

상기 제1경로수단으로부터 출력되는 신호와 상기 제2경로수단으로부터 출력되는 신호를 입력받아, 두 신호의 논리곱적인 신호합성에 의해 임펄스 신호를 출력하는 임펄스 생성수단으로 이루어져 있다.

이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.

제3도는 이 발명의 실시예에 따른 브이티알 절환 잡음 제거용 임펄스 발생회로의 개념을 나타낸 논리회로도이고,

제5(a)도∼제5(f)도는 제4도의 각 부분에서의 파형도이고,

제6도는 제4도의 출력특성을 나타낸 파형도이다.

제4도에 도시되어 있듯이, 이 발명의 실시예에 따른 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로의 구성은,

구형파 신호가 일측단자로 입력되는 입력저항(Rin)과;

상기 입력저항(Rin)의 출력신호를 입력받아 그 신호의 특성을 전달하는 제1경로부(10)와;

상기 입력저항(Rin)의 출력신호를 입력받아, 상기 제1경로부(10)에 비해 시간지연을 시키고 신호를 반전시켜 특성을 전달하는 제2경로부(20)와;

상기 제1경로부(10)로부터 출력되는 신호와 상기 제2경로부(20)로부터 출력되는 신호를 입력받아, 두 신호의 논리곱적인 신호합성에 의해 임펄스신호를 출력하는 임펄스 생성부(30)로 이루어져 있다.

상기 제1경로부(10)의 구성은,

상기 입력저항(Rin)의 출력신호를 입력받아 신호를 반전시켜 출력하는 제1반전부(11)와;

상기 제1반전부(11)로부터 출력되는 신호를 입력받아 신호를 반전시켜 출력하는 제2반전부(12)로 이루어져 있다.

상기 제1반전부(11)의 구성은,

상기 입력저항(Rin)의 타측단자가 베이스(base)로 연결되고 에미터가 접지되어 있는 트랜지스터(Q11)와,

구동전원(VCC)이 일측단자로 입력되고 상기 제1트랜지스터(Q11)의 컬렉터(collector)가 타측단자로 연결되어 있는 저항(R11)으로 이루어져 있다.

상기 제2반전부(12)의 구성은,

상기 제1반전부(11)의 트랜지스터(Q11)의 컬렉터가 베이스로 연결되고 에미터가 접지되어 있는 트랜지스터(Q21)로 이루어져 있다.

상기 제2경로부(20)의 구성은,

상기 입력저항(Rin)의 출력신호를 입력받아 신호를 반전시켜 출력하는 제1반전부(21)와;

상기 제1반전부(21)로부터 출력되는 신호를 입력받아 전류 미러(current mirror)의 특성을 이용하여 출력하는 신호지연부(22)와;

상기 신호지연부(22)로부터 출력되는 신호를 입력받아 신호를 반전시켜 출력하는 제2반전부(23)로 이루어져 있다.

상기 제1반전부(21)의 구성은,

상기 입력저항(Rin)의 타측단자가 베이스로 연결되고 에미터가 접지되어 있는 트랜지스터(Q1)와,

상기 트랜지스터(Q21)이 컬렉터가 타측단자로 연결되어 있는 저항(R21)으로 이루어져 있다.

상기 신호지연부(22)의 구성은,

구동전원(VCC)이 에미터로 입력되고 상기 제1반전부(21)의 저항(R21)의 타측단자가 컬렉터와 베이스로 연결되어 있는 제1트랜지스터(Q22A)와,

구동전원(VCC)이 에미터로 입력되고 상기 제1트랜지스터(Q22A)의 베이스가 베이스로 연결되어 있는 제2트랜지스터(Q22B)로 이루어져 있다.

상기 제2반전부(23)의 구성은,

상기 신호지연부(22)의 제2트랜지스터(Q22B)의 컬렉터가 일측단자로 연결되어 있는 제1저항(R23A)과,

상기 제1저항(R23A)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제2저항(R23B)과,

상기 제1저항(R23A)의 타측단자가 베이스로 연결되고 상기 제1경로부(10)의 제2반전부(12)의 트랜지스터(Q12)의 컬렉터가 컬렉터로 연결되어 있는 트랜지스터(Q23)로 이루어져 있다.

상기 임펄스 생성부(30)의 구성은,

구동전원(VCC)이 일측단자로 연결되고 상기 제1경로부(10)의 제2반전부(12)의 트랜지스터(Q12)의 컬렉터가 타측단자로 연결되어 있는 저항(R30)으로 이루어져 있다.

상기와 같이 이루어져 있는 이 발명의 실시예에 따른 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로의 동작은 다음과 같다.

실제 동작 설명에 앞서 전체적인 회로의 논리적인 개념을 제3도를 기준으로 살펴보면 다음과 같다.

상기 제1경로부(10)의 구성은 인버터(inverter)가 직렬로 연결되어 있는 제1인버터군(40)으로 대체되고, 상기 제2경로부(20)는 인버터가 직렬로 연결되고 그 사이에 지연인버터가 연결되어 있는 제2인버터군(50)으로 대체되며, 상기 임펄스 생성부(30)는 상기 제1경로부(10) 및 제2경로부(20)로부터 출력되는 두 신호를 논리곱하여 임펄스 신호를 생성하는 앤드(and gate, 60)으로 대체된다.

구형파 신호가 입력되면 상기 제1인버터군(40)과 제2인버터군(50)는 그 신호를 반전시키며 전달하지만, 상기 제2인버터군(50)은 신호가 한번 더 반전되고 시간의 지연이 있기 때문에 상기 제1인버터군(40)보다 조금 지연되고 반전된 신호를 출력하게 된다.

상기 앤드(60)에서는 전달된 두 신호를 논리곱하여 출력하므로, 구형파 신호와 그 신호가 반전되고 조금 지연된 신호를 논리곱하므로 임펄스 신호가 출력된다.

제4도를 기준으로 실제 동작을 살펴보면 다음과 같다.

제5a도와 같은 구형파 신호(NI)가 입력저항(Rin)을 통해 입력되면 제1경로부(10)의 제1반전부(11)는 그 신호를 반전시켜 제5b도와 같은 신호를 출력하고, 제2반전부(12)는 다시 그 신호를 반전시켜 제5c도와 같은 신호를 출력한다.

즉, 입력되는 구형파 신호(IN)가 하이로 입력되면 제1반전부(11)의 트랜지스터(Q11)가 온(on)됨으로써 제3도에서 (ㄱ)지점의 전위가 로우로 된다.

그리고, 상기 (ㄱ)지점의 전위가 로우로 되면 제2반전부(12)의 트랜지스터(Q12)가 오프되어 (ㄴ)지점의 전위는 하이가 된다.

또, 상기 입력저항(Rin)을 통해 입력되는 구형파 신호(IN)가 로우일 때에는 상기 제1반전부(11)의 트랜지스터(Q11)가 오프되어 제3도의 (ㄱ)지점의 전위가 하이로 되고, 그에 따라 상기 제2반전부(12)의 트랜지스터(Q12)가 온되어 (ㄴ)지점에서의 전위는 로우로 된다.

한편, 제5a도와 같은 구형파 신호(IN)가 입력저항(Rin)을 통해 입력되면 제2경로부(10)의 제1반전부(11)는 그 신호를 반전시켜 제5도의 (d)와 같은 신호를 출력하고, 신호지연부(22)는 그 신호의 반전신호인 제5e도와 같은 신호를 입력받아 전류 미러 특성을 이용하여 제5f도와 같은 신호를 출력하며, 제2반전부(12)는 다시 그 신호를 반전시켜 제5h도와 같은 신호를 출력한다.

즉, 입력되는 구형파 신호(IN)가 하이로 입력되면 제1반전부(21)의 트랜지스터(Q21)가 온됨으로써 제3도에서 (ㄷ)지점의 전위가 로우로 된다.

그리고, 상기 (ㄷ)지점의 전위가 로우로 되면 (ㄹ)지점에서의 전위는 하이로 되며, 상기 신호지연부(22)는 제1트랜지스터(Q22A)와 제2트랜지스터(Q22B)의 전류 미러의 특성을 이용하여 상기 제1트랜지스터(Q22A)의 컬렉터fh 흐르는 전류를 그대로 상기 제2트랜지스터(Q22B)의 컬렉터로 출력하므로 (ㅁ)지점에서의 전위는 하이가 된다.

상기 (ㅁ)지점에서의 전위가 하이가 되면 상기 제2반전부(23)의 트랜지스터(Q23)가 온되어 (ㅂ)지점에서의 전위는 로우로 된다.

또, 상기 입력저항(Rin)을 통해 입력되는 구형파 신호(IN)가 로우일 때에는 상기 제1반전부(21)의 트랜지스터(Q21)가 오프됨으로써 상기 신호지연부(22)의 제1트랜지스터(Q22A) 및 제2트랜지스터(Q22B)가 동작하지 않게 되고, 그에 따라 제2반전부(23)의 트랜지스터(Q23)가 오프되어 (ㅂ)지점에서의 전위는 하이가 된다.

임펄스 생성부(30)의 입장에서 보면, 상기 제3도의 (ㄴ)지점 및 (ㅂ)지점은 같은 전위이고, 상기 제1경로부(10) 및 제2경로부(20)의 출력값인 (ㄴ)지점과 (ㅂ)지점의 전위가 모두 하이일 때에만 구동전원(VCC)이 출력되므로, 제5도에서 보면, 제5(c)도와 제5(h)도에서 하이로 겹쳐지는 부분만이 하이 신호를 출력하게 됨을 알 수 있다.

즉, 제2경로부(20)의 신호지연부(22)에 의해서 약간의 신호지연이 있기 때문에, 제5h도의 하이 신호가 끝나는 부분과 제5c도의 하이 신호가 시작되는 부분에서만이 하이 신호로 출력되며, 출력파형이 제6도와 같이 되어, 폭이 좁은 임펄스 신호를 얻을 수 있다.

따라서, 상기와 같이 동작하는 이 발명의 효과는, 2개 이상의 헤드를 사용하는 브이티알 시스템에 있어서, 헤드 절환시 나타나는 잡음을 제거하는 데에 사용되는 임펄스 신호를 폭이 작은 신호로 발생시키고, 집적회로로 구현하기에 적합하도록 구성한 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로를 제공하도록 한 것이다.

Claims

구형파 신호를 입력받아 그 신호의 특성을 전달하는 제1경로수단(10)과; 구형파 신호를 입력받아, 상기 제1경로수단에 비해 시간지연을 시키고 신호를 반전시켜 특성을 전달하는 제2경로수단과; 상기 제1경로수단으로부터 출력되는 신호와 상기 제2경로수단으로부터 출력되는 신호를 입력받아, 두 신호의 논리곱적인 신호합성에 의해 임펄스 신호를 출력하는 임펄스 생성수단(30)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제1항에 있어서, 상기 제1경로수단(10)의 구성은, 상기 입력저항(Rin)의 출력신호를 입력받아 신호를 반전시켜 출력하는 제1반전(11)과; 상기 제1반전수단(11)로부터 출력되는 신호를 입력받아 신호를 반전시켜 출력하는 제2반전수단(12)로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제2항에 있어서, 상기 제1반전수단(11)의 구성은, 상기 입력저항(Rin)의 타측단자가 베이스(base)로 연결되고 에미터가 접지되어 있는 제1트랜지스터(Q11)와, 구동전원(VCC)이 일측단자로 입력되고 상기 제1트랜지스터(Q11)의 컬렉터가 타측단자로 연결되어 있는 제1저항(R11)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제2항에 있어서, 상기 제2반전수단(12)의 구성은, 상기 제1반전수단(11)의 제1트랜지스터(Q11)의 컬렉터가 베이스로 연결되고 에미터가 접지되어 있는 제2트랜지스터(Q21)로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제1항에 있어서, 상기 제2경로수단(20)의 구성은, 상기 입력저항(Rin)의 출력신호를 입력받아 신호를 반전시켜 출력하는 제1반전수단(21)과; 상기 제1반전수단(21)으로부터 출력되는 신호를 입력받아 전류 미러의 특성을 이용하여 출력하는 신호지연수단(22)과; 상기 신호지연수단(22)으로부터 출력되는 신호를 입력받아 신호를 반전시켜 출력하는 제2반전수단(23)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제5항에 있어서, 상기 제1반전수단(21)의 구성은, 상기 입력저항(Rin)의 타측단자가 베이스로 연결되고 에미터가 접지되어 있는 제1트랜지스터(Q1)와, 상기 제1트랜지스터(Q21)의 컬렉터가 타측단자로 연결되어 있는 제1저항(R21)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제5항에 있어서, 상기 신호지연수단(22)의 구성은, 구동전원(VCC)이 에미터로 입력되고 상기 제1반전수단(21)의 제1저항(R21)의 타측단자가 컬렉터와 베이스로 연결되어 있는 제1트랜지스터(Q22A)와, 구동전원(VCC)이 에미터로 입력되고 상기 제1트랜지스터(Q22A)의 베이스가 베이스로 연결되어 있는 제2트랜지스터(Q22B)로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제5항에 있어서, 상기 제2반전수단(23)의 구성은, 상기 신호지연수단(22)의 제2트랜지스터(Q22B)의 컬렉터가 일측단자로 연결되어 있는 제1저항(R23A)과, 상기 제1저항(R23A)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제2저항(R23B)과, 상기 제1저항(R23A)의 타측단자가 베이스로 연결되고 상기 제1경로수단(10)의 제2반전수단(12)의 제2트랜지스터(Q12)의 컬렉터가 컬렉터로 연결되어 있는 제2트랜지스터(Q23)로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.
제1항에 있어서, 상기 임펄스 생성수단(30)의 구성은, 구동전원(VCC)을 입력받아 상기 제1경로부(10)와 제2경로부(20)의 출력단자로 공급하는 저항(R30)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.