KR0163308B1 - Thin film having tape pad and semiconducor device using it - Google Patents
Thin film having tape pad and semiconducor device using it Download PDFInfo
- Publication number
- KR0163308B1 KR0163308B1 KR1019950018131A KR19950018131A KR0163308B1 KR 0163308 B1 KR0163308 B1 KR 0163308B1 KR 1019950018131 A KR1019950018131 A KR 1019950018131A KR 19950018131 A KR19950018131 A KR 19950018131A KR 0163308 B1 KR0163308 B1 KR 0163308B1
- Authority
- KR
- South Korea
- Prior art keywords
- tape
- semiconductor chip
- pad
- thin film
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
본 발명은 이미 출하된 반도체 패키지 제품의 핀 구성을 바꾸고자 하는 경우에 리드 프레임의 내부 리드 구성을 바꾸거나 반도체 칩의 본딩 패드를 배열을 변경하지 않고 핀 구성을 변경할 수 있도록 하기 위해서 박막 테이프를 반도체 칩의 상부면에 부착한 다음, 일정한 패턴으로 박막 테이프에 형성되어 있는 테이프 패드를 반도체 칩의 본딩 패드와 와이어 본딩 공정을 사용해서 전기적인 연결을 하는 것이다. 이러한 테이프가 부착된 반도체 소자, 특히 용량과 면적이 큰 메모리 소자는 이 보다 크기가 작은 마이크로 소자 등과 적층할 때 마이크로 소자와 메모리 소자간의 전기적인 연결 및 마이크로 소자와 리드 프레임간의 전기적인 연결이 메모리 소자에 부착된 테이프 패드에 의해 이루어져서 메모리 소자 가체가 기판으로서의 역할을 할 수 있기 때문에 칩 위에 칩을 적층하는 소위 COC 구조의 멀티 칩 패키지의 실장밀도와 신뢰성을 높일 수 있다.The present invention provides a thin film tape in order to change the pin configuration without changing the internal lead configuration of the lead frame or the bonding pads of the semiconductor chip in the case of changing the pin configuration of a semiconductor package product that has already been shipped. After attaching to the upper surface of the chip, the tape pads formed on the thin film tape in a predetermined pattern are electrically connected using the bonding pads of the semiconductor chip and a wire bonding process. Such tape-attached semiconductor devices, especially memory devices with large capacities and areas, have a high electrical connection between the micro device and the memory device and the electrical connection between the micro device and the lead frame when stacked with smaller micro devices. Since the memory element family can serve as a substrate by using a tape pad attached to the tape pad, mounting density and reliability of a multi-chip package having a so-called COC structure in which chips are stacked on a chip can be increased.
Description
제1도는 본 발명에 적용하기에 적합한 박막 테이프의 사시도.1 is a perspective view of a thin film tape suitable for application to the present invention.
제2도는 본 발명에 따른 박막 테이프가 접착된 반도체 칩을 리드 프레임에 실장한 다음 전기적 연결을 위해 와이어 본딩한 상태를 나타내는 사시도.2 is a perspective view showing a state in which a thin film tape-bonded semiconductor chip according to the present invention is mounted on a lead frame and then wire bonded for electrical connection.
제3도는 메모리 소자위에 마이크로 소자가 직접 적층되어 있는 소위 COC(Chip On Chip) 구조의 멀티 칩 패키지의 사시도.3 is a perspective view of a multi-chip package having a so-called Chip On Chip (COC) structure in which micro devices are directly stacked on a memory device.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1, 21 : 박막 테이프 2 : 절연층1, 21: thin film tape 2: insulating layer
3 : 구멍 4, 24, 27, 29 : 테이프 패드3: hole 4, 24, 27, 29: tape pad
5, 25 : 배선 6 : 반도체 칩5, 25: wiring 6: semiconductor chip
8, 38 : 내부 리드 10, 30 : 본딩 패드8, 38: internal lead 10, 30: bonding pad
12, 32 : 리드 프레임 패드 16, 40, 42, 44, 46 : 와이어12, 32: lead frame pad 16, 40, 42, 44, 46: wire
20 : 메모리 소자 22 : 마이크로 소자20 memory device 22 micro device
본 발명의 반도체 장치에 관한 것으로서, 보다 구체적으로는 본딩 패드가 형성되어 있는 반도체 칩 상부면에 미세 패턴으로 배선과 테이프 패드가 형성되어 있는 박막 테이프를 부착시킨 반도체 소자 및 이를 이용한 멀티 칩 패키지에 관한 것이다.More particularly, the present invention relates to a semiconductor device including a thin film tape having wiring and tape pads formed in a fine pattern on a semiconductor chip upper surface on which a bonding pad is formed, and a multi-chip package using the same. will be.
[발명의 배경][Background of invention]
최근, 디지털 신호 처리 기술이 발달하면서 오디오/비디오 기기, 이동 통신 장비 등에서 논리소자(마이크로 소자)의 구동방식이 아날로그 신호 처리방식에서 디지털 방식으로 전환되고 있다. 이에 따라 마이크로 소자의 정보를 저장하고 재생할 수 있는 메모리 소자가 필요하게 된다. 그런데, 메모리 칩의 전원 핀을 제외한 어드레스 신호 핀과 기타 제어 신호 핀(예컨대, RAS ; Row Address Strobe, CAS ; Column Address Strobe, R/W ; Read/Write) 등 대부분의 신호 핀들은 마이크로 칩과 직접 연결되어야 한다. 따라서 이러한 신호 핀들을 하나의 기판에서 내부적으로 연결하여 칩의 실장율을 높이고, 이러한 칩들이 실장되는 주기판의 배선 패턴을 단순화시킬 수 있는 장점을 취하기 위해서 마이크로 소자와 메모리 소자를 하나로 묶는 멀티 칩 패키지가 요구되고 있다.Recently, with the development of digital signal processing technology, the driving method of a logic device (micro device) in an audio / video device, a mobile communication device, etc. has been changed from an analog signal processing method to a digital method. Accordingly, a memory device capable of storing and reproducing information of the micro device is required. However, most signal pins, such as address signal pins and other control signal pins (for example, RAS; Row Address Strobe, CAS; Column Address Strobe, R / W; Read / Write) except the power pin of the memory chip, are directly connected to the microchip. Should be connected. Therefore, in order to increase the chip mounting rate by connecting these signal pins internally on one substrate and to simplify the wiring pattern of the main board on which the chips are mounted, a multi-chip package in which micro and memory devices are combined into one It is required.
이렇게 하려면 마이크로 칩과 메모리 칩을 내부 연결할 수 있는 기판이 필요한데, 기판을 갖는 멀티 칩 패키지 (MCP)는 3개 이상의 칩과 기판이 패키지 내부에 실장되어야 하고, 기판의 면적이 크기 때문에 신뢰성 확보가 어렵다. 따라서 기판을 사용하지 않고 멀티 칩 패키지의 실현이 가능하다면 신뢰도 뿐만 아니라 기능적인 면에서도 훨씬 유리하다. 그 방안의 하나로서 메모리 소자를 기판으로 이용하는 것을 생각할 수 있다. 예를 들면, 16M DRAM(Dynamic Random Access Memory), 64M DRAM, 256M DRAM의 대략적인 칩 면적이 각각 약 6,000×15,000um2, 11,000×20,000um2, 14,700×24,000um2정도이므로 마이크로 칩의 면적이 함께 내장될 메모리 소자의 면적보다 훨씬 작을 경우에는 메모리 소자를 기판으로 사용할 수 있는 충분한 크기가 될 수 있다.This requires a substrate that can connect the microchip and the memory chip internally. In a multi-chip package (MCP) having a substrate, at least three chips and the substrate must be mounted inside the package, and reliability is difficult because the area of the substrate is large. . Therefore, if a multi-chip package can be realized without using a substrate, it is much more advantageous in terms of reliability and function. As one of the solutions, it is possible to use a memory element as a substrate. For example, the approximate chip area of 16M Dynamic Random Access Memory (DRAM), 64M DRAM, and 256M DRAM is about 6,000 × 15,000um 2 , 11,000 × 20,000um 2 , and 14,700 × 24,000um 2 , respectively. If it is much smaller than the area of the memory device to be embedded together, it can be large enough to use the memory device as a substrate.
이렇게 메모리 소자를 멀티 칩 패키지의 기판으로 사용하기 위해서 메모리 소자의 웨이퍼 프로세서 단계에서 미리 금속 본딩 패드를 재배열하여 사용하는 방법이 있지만, 그러한 경우에는 활용성이 떨어지는 단점이 있다.In order to use the memory device as a substrate of a multi-chip package, there is a method of rearranging metal bonding pads in advance in the wafer processor stage of the memory device.
또한 이미 양산되어 출하된 개별 반도체 패키지의 핀 구성을 사용자가 바꾸고자 하는 경우에나 그러한 필요성이 있는 때에는 칩의 설계를 다시 하거나 제조 공정 단계에서 금속 본딩 패드를 다시 배열하여야 한다. 그러나 이렇게 하는 경우에는 새로운 설계에 의해 반도체 소자를 다시 제조하여야 한다거나, 재배열된 금속 본딩 패드에 적합한 새로운 마스크 공정을 거쳐야 하고 최종 금속 배선(Metallization) 공정을 새로 해야 하므로 비용의 증가가 어쩔 수 없다는 단점이 있다.In addition, when the user wants to change the pin configuration of an individual semiconductor package that has already been mass-produced or when there is such a need, the chip design must be redesigned or the metal bonding pads must be rearranged during the manufacturing process. However, in this case, it is inevitable to increase the cost because the semiconductor device must be remanufactured by a new design, a new mask process suitable for rearranged metal bonding pads, and a new final metallization process must be performed. There is this.
[발명의 요약][Summary of invention]
따라서 본 발명의 목적은 칩의 설계를 다시 하거나, 제조공정에서 금속 본딩 패드를 재배열하지 않고 간단한 방법으로 패키지의 핀 구성을 변경할 수 있는 구조를 갖는 반도체 소자를 제공하는 것이다.Accordingly, an object of the present invention is to provide a semiconductor device having a structure capable of changing the pin configuration of a package in a simple manner without redesigning the chip or rearranging the metal bonding pads in the manufacturing process.
본 발명의 또 다른 목적은 멀티 칩 패키지에 사용되는 기판으로 반도체 소자를 사용함으로써 멀티 칩 패키지의 실장율과 신뢰성을 높일 수 있는 소위 COC(Chip On Chip) 구조를 갖는 멀티 칩 패키지를 제공하는 것이다.Another object of the present invention is to provide a multi-chip package having a so-called Chip On Chip (COC) structure that can increase the mounting rate and reliability of a multi-chip package by using a semiconductor device as a substrate used in the multi-chip package.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 변경하고자 하는 핀 구성에 적합한 패턴을 갖는 박막 테이프를 구비하는데, 박막 테이프에는 와이어 본딩 등의 전기적인 연결이 가능한 테이프 패드와 이 테이프 패드들을 선택적으로 연결시켜 주는 배선 패턴이 형성되어 있으며, 이러한 박막 테이프는 기존의 본딩 패드가 형성되어 있는 반도체 칩의 면에 부착된다.The semiconductor device according to the present invention for achieving the above object is provided with a thin film tape having a pattern suitable for the pin configuration to be changed, the thin film tape is a tape pad capable of electrical connection, such as wire bonding and selectively A wiring pattern for connecting is formed, and the thin film tape is attached to a surface of a semiconductor chip on which a conventional bonding pad is formed.
또한 본 발명에 따른 COC 구조를 갖는 멀티 칩 패키지는 두 개 이상의 크기가 서로 다른 반도체 소자, 예컨대 메모리 소자와 마이크로 소자의 기능상 대응하는 신호 핀을 전기적으로 상호 연결하는 데에 적합한 패턴을 갖는 전도성 박막 테이프가 반도체 소자에 부착되어 있고, 이러한 박막 테이프를 멀티 칩 패키지의 기판으로 사용함으로써 크기가 작은 반도체 소자, 즉 마이크로 소자는 크기가 더 큰 반도체 소자, 예컨대 메모리 소자 위에 직접 적층되어 있는 구조를 가진다.In addition, a multi-chip package having a COC structure according to the present invention has a conductive thin film tape having a pattern suitable for electrically interconnecting two or more different semiconductor devices, for example, a memory device and a corresponding signal pin in a functionally corresponding micro device. Is attached to a semiconductor device, and by using such a thin film tape as a substrate of a multi-chip package, a small semiconductor device, that is, a micro device, has a structure in which it is directly stacked on a larger semiconductor device, such as a memory device.
이하, 도면을 참조로 본 발명의 실시예에 대해서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described with reference to drawings.
제1도는 본 발명에 적용하기에 적합한 박막 테이프에 일실시예를 나타낸다. 박막 테이프(1)는 절연 층(2) 위에 전도성 물질로 테이프 패드(4)와 이 테이프 패드를 연결하는 배선(5)을 패턴 형성한 것이다. 전도성 물질로는 리드 프레임과의 전기적 연결을 위한 본딩 와이어의 재질을 고려하여 금(Au)을 사용하는 것이 바람직하다. 구멍(3)은 박막 테이프(1)를 반도체 칩 표면에 접착하였을 때 기존이 본딩 패드를 노출시키기 위해 예컨대, 식각 공정 등에 의해 형성된 것이다.1 illustrates one embodiment of a thin film tape suitable for application to the present invention. The thin film tape 1 is formed by patterning a tape pad 4 and a wiring 5 connecting the tape pads with a conductive material on the insulating layer 2. As the conductive material, gold (Au) is preferably used in consideration of the material of the bonding wire for electrical connection with the lead frame. The hole 3 is formed by, for example, an etching process or the like to expose the bonding pad when the thin film tape 1 is adhered to the semiconductor chip surface.
이러한 박막 테이프(1)를 비전도성 접착제를 사용하여 반도체 칩에 접착한 것을 제2도에 도시한다. 제2도는 본 발명에 따른 박막 테이프를 갖는 반도체 소자를 리드 프레임에 실장한 다음 전기적 연결한 상태를 보여준다. 제1도에 도시한 박막 테이프(1)가 부착된 반도체 소자(6)는 다이 어태치 공정 등에 의하여 리드 프레임 패드(12)에 장착된다. 패드(2)는 타이 바(14)에 의해 지지되어 있다. 반도체 칩(6)과 내부 리드(8) 간의 전기적인 연결은 본딩 패드(10), 테이프 패드(4) 및 와이어(16)에 의하여 이루어진다.The thin film tape 1 is bonded to a semiconductor chip using a non-conductive adhesive, as shown in FIG. 2 is a view showing a state in which a semiconductor device having a thin film tape according to the present invention is mounted on a lead frame and then electrically connected. The semiconductor element 6 with the thin film tape 1 shown in FIG. 1 is attached to the lead frame pad 12 by a die attach process or the like. The pad 2 is supported by the tie bars 14. The electrical connection between the semiconductor chip 6 and the internal lead 8 is made by the bonding pad 10, the tape pad 4 and the wire 16.
도면에서 BP1-BP14는 반도체 칩의 본딩 패드를 말하는 것이며, L1-L14는 내부 리드, TP1-TP4는 박막 테이프(1) 상에 패턴 형성되어 있는 테이프 패드 NC1 및 NC2는 본딩 패드 중 내부 리드와 연결되지 않았던 기존의 본딩 패드를 나타낸다.In the drawing, BP1-BP14 denotes a bonding pad of a semiconductor chip, L1-L14 denotes an internal lead, and TP1-TP4 denotes a pattern formed on the thin film tape 1, and tape pads NC1 and NC2 connect to an internal lead of the bonding pads. The existing bonding pads are not shown.
본 발명을 보다 구체적으로 설명하기 위하여 이미 양산되어 출하된 패키지 제품의 핀 구성이 L1-BP1, L2-BP2, ..., L14-BP14으로 내부 리드(8)와 본딩 패드(10)가 대응 번호별로 일대일 연결되어 있었다고 가정한다. 이 상태에서 사용자(set maker)가 기존의 핀 구성 중에서 내부 리브 L2와 L10을 교체하고자 하는 경우에는 테이프 패드(TP1, TP2, TP4, TP5)와 배선(5)을 제1도에 도시한 바와 같이 패턴 형성하여 반도체 칩(6)에 부착한다. 그 다음에 테이프 패드 TP1을 내부 리드 L2와 와이어 본딩하고, TP4와 BP10을 와이어 본딩함으로써 기존의 내부 리드 L10과 연결되어 있던 본딩 패드 BP10을 L2에 연결한다. 테이프 패드 TP2와 본딩 패드 BP2, 그리고 테이프 패드 TP5와 내부 리드 L10을 와이어 본딩하여 BP2와 L10을 전기적으로 연결함으로써 내부 리드 L2를 L10으로 변경한다. 물론 핀 구성 변경이 필요 없는 경우에는 기존의 본딩 패드와 내부 리드를 그대로 와이어 본딩한다(예컨대, L3-BP3, L4-BP4 등). 그리고 본딩되는 와이어의 위치를 바꾸고자 하는 경우에는 기존에 사용하지 않던 패드를 이용하거나(NC2-L12), 테이프 패드를 이용할 수도 있다(L6-TP3-BP6).In order to explain the present invention in more detail, the pin configurations of the packaged products already produced and shipped are L1-BP1, L2-BP2, ..., L14-BP14, and the inner lead 8 and the bonding pad 10 correspond to the corresponding numbers. Suppose there was a one-to-one connection. In this state, when the user (set maker) wants to replace the internal ribs L2 and L10 among the existing pin configurations, the tape pads TP1, TP2, TP4, TP5 and the wiring 5 are shown in FIG. The pattern is formed and attached to the semiconductor chip 6. Then, the tape pad TP1 is wire bonded with the internal lead L2, and the bonding pad BP10, which is connected with the existing internal lead L10, is connected to L2 by wire bonding the TP4 and the BP10. The internal lead L2 is changed to L10 by electrically bonding the tape pad TP2 and the bonding pad BP2, and the tape pad TP5 and the internal lead L10 to electrically connect the BP2 and the L10. Of course, if the pin configuration change is not necessary, the existing bonding pads and the internal leads are wire-bonded as they are (eg, L3-BP3, L4-BP4, etc.). In addition, in order to change the position of the bonded wire, a pad that has not been used previously (NC2-L12) or a tape pad may be used (L6-TP3-BP6).
여기서, Au볼 본딩이 이루어지는 테이프 패드(4)의 재질을 Au로 하면, Al-Au 합금을 본딩 패드 계면에 형성시키는 데에 필요한 기존의 와이어 본딩의 높은 열과 압력을 사용하지 않아도 와이어 본딩이 가능하다. 또한 박막 테이프는 절연 층위에 테이프 패드를 패턴 형성되어 있기 때문에 테이프 패드에서 행해지는 와이업 본딩은 밑에 놓여 있는 반도체 칩의 회로 등에는 큰 영향을 미치지 않는다.Here, if the material of the tape pad 4 to which Au ball bonding is made is Au, wire bonding is possible without using the high heat and pressure of the conventional wire bonding required to form an Al-Au alloy at the bonding pad interface. . In addition, since the thin film tape is formed by patterning a tape pad on an insulating layer, the wipe-up bonding performed on the tape pad does not significantly affect the circuit of the underlying semiconductor chip or the like.
이와 같이 소정의 패턴이 형성되어 있는 박막 테이프를 사용함으로써 테이프 패드와 기존의 본딩 패드를 와이어 본딩하거나, 테이프 패드와 내부 리드를 직접 와이어 본딩하는 간단한 방법에 의해서 기존의 패키지 핀 구성을 쉽게 바꿀 수 있다.By using a thin film tape having a predetermined pattern as described above, the existing package pin configuration can be easily changed by a simple method of wire bonding the tape pad and the existing bonding pad or directly wire bonding the tape pad and the internal lead. .
제3도는 메모리 소자 예컨대, 기억 용량이 16M 이상인 DRAM위에 마이크로 소자가 직접 적층되어 있는 소위 COC(Chip On Chip) 구조의 멀티 칩 패키지의 사시도이다. 메모리 소자(20)의 상부면에는 제1도를 참조로 설명한 바와 같이 소정의 테이프 패드와 전도성 배선이 패턴 형성된 박막 테이프(21)가 접착되어 있다. 마이크로 소자(22)를 비전도성 접착제를 사용하여 메모리 소자(20) 위에 장착한다. 이러한 COC 구조를 리드 프레임 패드(32) 위에 은 에폭시 등을 사용하여 부착하는데, 리드 프레임은 타이 바(34)에 지지되어 있다. 내부 리드(38)는 메모리 소자와 마이크로 소자를 외부 시스템과 전기적으로 연결되도록 하는 것이며, 본 도면에서는 와이어 본딩에 의해 전기적 연결이 이루어지는 경우를 설명한다.3 is a perspective view of a multi-chip package having a so-called Chip On Chip (COC) structure in which micro devices are directly stacked on a memory device such as DRAM having a storage capacity of 16M or more. As described with reference to FIG. 1, the upper surface of the memory device 20 is bonded with a predetermined tape pad and a thin film tape 21 having a conductive wiring pattern formed thereon. The micro device 22 is mounted over the memory device 20 using a nonconductive adhesive. This COC structure is attached onto the lead frame pad 32 using silver epoxy or the like, which is supported by the tie bars 34. The inner lead 38 allows the memory device and the micro device to be electrically connected to an external system. In this figure, the electrical connection is made by wire bonding.
테이프 패드(24)는 마이크로 소자(22)의 본딩 패드(26)와 와이어(40)에 의해 연결되고, 테이프 패드(27)는 내부 리드와 와이어(46)에 의해 연결되며, 테이프 패드(29)는 메모리 소자(20)의 본딩 패드(30)와 와이어(42)에 의해 연결된다.The tape pad 24 is connected by the bonding pad 26 and the wire 40 of the microelement 22, the tape pad 27 is connected by the internal lead and the wire 46, and the tape pad 29 Is connected by the bonding pad 30 and the wire 42 of the memory device 20.
마이크로 소자(22)는 메모리 소자(20) 위에 직접 적층되어 있기 때문에 메모리 소자는 마이크로 소자의 정보를 저장하는 역할을 하는 동시에 기판으로서의 역할도 하여야 한다. 이 기판 역할은 메모리 소자의 상부면에 접착되어 있는 박막 테이프(21)에 의해 이루어진다. 예를 들어서, 외부 회로와 마이크로 소자가 통신하는 데에 필요한 신호들을 내부 리드(38)와 테이프 패드(27)를 와이어 본딩(46)한 다음에 마이크로 소자 가까이에 형성되어 있는 테이프 패드(24)와 마이크로 소자의 본딩 패드(26)을 와이어 본딩(40)함으로써 마이크로 소자(22)까지 입출력될 수 있다. 이러한 신호들은 예컨대, 전원 전압 신호일 것이다.Since the micro device 22 is directly stacked on the memory device 20, the memory device should serve as a substrate while storing information of the micro device. This substrate role is performed by the thin film tape 21 adhered to the upper surface of the memory element. For example, the signals necessary for communication between the external circuit and the micro device may be wire-bonded 46 to the internal lead 38 and the tape pad 27 and then the tape pad 24 formed near the micro device. The wire bonding 40 of the bonding pad 26 of the micro device may be input and output to the micro device 22. Such signals may be, for example, power supply voltage signals.
그리고, 마이크로 소자(22)에서 메모리 소자(20)로 직접 입출력되는 신호, 예컨대 어드레스 신호나 RAS, CAS, WE, OE 등은 마이크로 소자의 본딩 패드(26)와 테이프 패드(24)를 와이어 본딩하고, 테이프 패드(27)와 메모리 소자의 본딩 패드(30)를 와이어 본딩하여 직접 연결된다. 물론 메모리 소자(20)는 본딩 패드(30)와 내부 리드(38) 간의 와이어 본딩에 외부와 전기적으로 연결된다.In addition, a signal directly input / output from the micro device 22 to the memory device 20, for example, an address signal, RAS, CAS, WE, OE, etc., wire-bonds the bonding pad 26 and the tape pad 24 of the micro device. The tape pad 27 and the bonding pad 30 of the memory device are directly connected by wire bonding. Of course, the memory device 20 is electrically connected to the outside to the wire bonding between the bonding pad 30 and the inner lead 38.
제3도와 관련된 설명에서 알 수 있는 바와 같이 두 개가 칩이 기판을 사용하지 않고 적층되어 있기 때문에 실장 밀도를 높일 수 있을 뿐만 아니라, 전기적인 연결 또한 별도의 기판을 사용하지 않고 본 발명에 따른 박막 테이프를 사용하여 이루어지기 때문에 기판 제작에 요구되는 비용과 시간을 줄이는 것이 가능하다.As can be seen from the description related to FIG. 3, since the two chips are stacked without using a substrate, not only the mounting density can be increased, but also the electrical connection is also a thin film tape according to the present invention without using a separate substrate. It is possible to reduce the cost and time required to manufacture the substrate because it is used.
앞에서 설명한 바와 같이, 기존 패키지 제품의 핀 구성을 변경하고자 하는 경우에 칩 설계를 다시 하거나 공정 단계에서 금속 패드를 다시 배열하지 않고 간단한 핀 구성을 바꿀 수 있을 뿐만 아니라 멀티 칩 패키지에서 기판을 사용하지 않고 칩위에 다른 칩을 직접 적층할 수 있기 때문에 멀티 칩 패키지의 크기를 줄이고 칩의 실장율과 신뢰성을 높이는 것이 가능하다.As mentioned earlier, if you want to change the pin configuration of an existing packaged product, you can change the simple pin configuration without redesigning the chip or rearranging the metal pads in the process step, as well as without using a board in a multi-chip package. By stacking other chips directly on top of the chip, it is possible to reduce the size of a multi-chip package and increase chip mounting rate and reliability.
이상 도면을 참조로 본 발명은 상세하게 설명하였지만 이것은 예시적인 것에 지나지 않으며, 본 발명이 속하는 기술 분야에서 숙련된 자라면 본 발명의 범위를 벗어나지 않고서도 앞에서 예시한 것이외에 여러 가지 변형과 수정이 가능하다는 것을 쉽게 알 수 있을 것이다.Although the present invention has been described in detail with reference to the accompanying drawings, this is merely an example, and various changes and modifications can be made by those skilled in the art without departing from the scope of the present invention without departing from the scope of the present invention. It will be easy to see.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018131A KR0163308B1 (en) | 1995-06-29 | 1995-06-29 | Thin film having tape pad and semiconducor device using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018131A KR0163308B1 (en) | 1995-06-29 | 1995-06-29 | Thin film having tape pad and semiconducor device using it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003906A KR970003906A (en) | 1997-01-29 |
| KR0163308B1 true KR0163308B1 (en) | 1998-12-01 |
Family
ID=19418750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018131A KR0163308B1 (en) | 1995-06-29 | 1995-06-29 | Thin film having tape pad and semiconducor device using it |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0163308B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101045882B1 (en) * | 2009-01-16 | 2011-07-01 | 한국과학기술원 | Fabric type circuit board using metal tape and metal foil and manufacturing method |
-
1995
- 1995-06-29 KR KR1019950018131A patent/KR0163308B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101045882B1 (en) * | 2009-01-16 | 2011-07-01 | 한국과학기술원 | Fabric type circuit board using metal tape and metal foil and manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003906A (en) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445064B1 (en) | Semiconductor device | |
| KR0147259B1 (en) | Stack type semiconductor package and method for manufacturing the same | |
| KR100447869B1 (en) | Stack Semiconductor Chip Package Having Multiple I/O Pins and Lead Frame Suitable For Use in Such a Stack Semiconductor Chip Package | |
| US5757080A (en) | Resin-sealed semiconductor device | |
| JP2000260961A (en) | Multichip semiconductor device | |
| US6611434B1 (en) | Stacked multi-chip package structure with on-chip integration of passive component | |
| US20020088633A1 (en) | Multi-chip memory devices, modules and control methods including independent control of memory chips | |
| US11594522B2 (en) | Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture | |
| US5869895A (en) | Embedded memory assembly | |
| US20020153601A1 (en) | Multi-chip package | |
| JP2000058743A (en) | Semiconductor device | |
| US20010013643A1 (en) | Semiconductor integrated circuit device | |
| JP2006156909A (en) | Multi-chip module | |
| US6664649B2 (en) | Lead-on-chip type of semiconductor package with embedded heat sink | |
| JPH11168150A (en) | Semiconductor integrated circuit device | |
| KR0163308B1 (en) | Thin film having tape pad and semiconducor device using it | |
| JP3104795B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002237567A (en) | Semiconductor device | |
| KR0163307B1 (en) | Semiconductor chip package for high density mounting | |
| JPH11204719A (en) | Semiconductor device | |
| JP3165121B2 (en) | Semiconductor device | |
| KR0161619B1 (en) | Stacked package using lead-on-chip type lead frame having a plurality of inner leads selectively corresponding to specified bonding pad of chip | |
| KR20000009367A (en) | Semiconductor chip for laminated package and laminated packaging method of semiconductor chip | |
| JPH0287661A (en) | Semiconductor storage device | |
| KR100381839B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |