KR0161916B1 - Circuit of correcting carrier frequency error in bs receiver - Google Patents
Circuit of correcting carrier frequency error in bs receiver Download PDFInfo
- Publication number
- KR0161916B1 KR0161916B1 KR1019950020846A KR19950020846A KR0161916B1 KR 0161916 B1 KR0161916 B1 KR 0161916B1 KR 1019950020846 A KR1019950020846 A KR 1019950020846A KR 19950020846 A KR19950020846 A KR 19950020846A KR 0161916 B1 KR0161916 B1 KR 0161916B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- channel
- microcomputer
- carrier frequency
- oscillation frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0065—Frequency error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
본 발명은 위성방송 수신시스템에 관한 것으로, 특히 QPSK(Quadrature Phase Shift Keying)복조부의 캐리어 주파수 에러(Carrier Frequency Error)를 효율적으로 보상 할 수 있는 위성방송 수신시스템의 캐리어(Carrier)주파수오차 보정회로에 관한 것이다..The present invention relates to a satellite broadcast receiving system, and more particularly, to a carrier frequency error correction circuit of a satellite broadcast receiving system capable of efficiently compensating a carrier frequency error of a quadrature phase shift keying (QPSK) demodulator. It's about ...
상기와 같은 본 발명의 위성방송 수신시스템의 캐리어(Carrier)주파수오차 보정회로는 시스템 전체를 제어하는 마이컴과, 상기 마이컴의 제어에 의해 오차가 보정된 발진주파수를 출력하는 PLL회로부와, 입력되는 방송 신호로부터 I채널의 신호와 Q채널이 신호를 분리하는 I·Q채널 분리부와, 상기 I·Q 채널분리부의 내부 발진주파수를 N분주하는 분주기와, 설정된 주기동안 입력되는 분주신호를 카운트하여 상기 마이컴으로 출력하며 마이컴의 제어에 따라 I·Q채널 신호를 복조하는 QPSK복조부를 포함하여 구성된다.The carrier frequency error correction circuit of the satellite broadcasting reception system of the present invention as described above includes a microcomputer for controlling the whole system, a PLL circuit unit for outputting an oscillation frequency whose error is corrected by the control of the microcomputer, and an input broadcast. An I / Q channel separating unit for separating the I-channel signal and the Q-channel signal from the signal, a divider for dividing the internal oscillation frequency of the I-Q channel separating unit by N, and a divided signal input for the set period, And a QPSK demodulator which outputs to the microcomputer and demodulates the I / Q channel signal under the control of the microcomputer.
Description
제1도는 일반적인 QPSK복조시스템의 구성블럭도.1 is a block diagram of a typical QPSK demodulation system.
제2도는 본 발명의 QPSK복조시스템의 구성블럭도.2 is a configuration block diagram of a QPSK demodulation system of the present invention.
제3도는 제1,2레지스터의 동작파형도.3 is an operational waveform diagram of first and second registers.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
20 : 저잡음 증폭기 21 : 믹서20: low noise amplifier 21: mixer
22 : BPF 23 : I·Q 채널신호 분리회로부22: BPF 23: I / Q channel signal separation circuit
24a, 24b : 펄스정형필터 25 : 위상천이기24a, 24b: pulse shaping filter 25: phase shifter
26 : 분주기 27 : QPSK복조부26: divider 27: QPSK demodulation unit
28 : 제2레지스터 29 : 제1레지스터28: 2nd register 29: 1st register
30 : 마이컴 31 : PLL회로부30: microcomputer 31: PLL circuit
본 발명은 위성방송 수신시스템에 관한 것으로, 특히 QPSK(Quadrature Phase Shift Keying)복조부의 캐리어 주파수 에러(Carrier Frequency Error)를 효율적으로 보상할 수 있는 위성방송 수신시스템의 캐리어(Carrier)주파수오차 보정회로에 관한 것이다. 이하, 첨부된 도면을 참고하여 종래의 QPSK 복조시스템에 관하여 상세히 설명하면 다음과 같다.The present invention relates to a satellite broadcasting receiving system, and more particularly, to a carrier frequency error correction circuit of a satellite broadcasting receiving system capable of efficiently compensating a carrier frequency error of a quadrature phase shift keying (QPSK) demodulator. It is about. Hereinafter, a conventional QPSK demodulation system will be described in detail with reference to the accompanying drawings.
제1도는 일반적인 QPSK 복조시스템의 구성블럭도이다. 먼저, RF필터일 및 증폭, 그리고 채널선택이 이루어져 입력되는 IF신호를 자동주파수 제어부(Automatic Frequency Controller : AFC)(14)의 제어에 의해 출력되는 발진주파수와 곱하는 곱셈기(1)와, 상기 곱셈기(1)의 출력을 대역 필터링하는 BPF(Band Pass Filter)(2)와, 자동이득 제어부(Automatic Gain Controller : AGC)(10)의 제어에 의해 상기 BPF(2)의 신호를 버퍼링(Buffering)하는 버퍼(3)와, 상기 버퍼(3)의 출력신호와 VCO(5)의 발진주파수를 곱하여 I채널신호를 생성하는 곱셈기(6)와, 상기 버퍼(3)의 출력신호와 π/2 위상천이기(4)를 통해 위상천이된 VCO(5)의 발진주파수를 곱하여 Q 채널신호를 생성하는 곱셈기(7)와, 상기 곱셈기(6)(7)의 I·Q 채널의 신호를 각각 필터링하는 펄스정형 필터(Pulse Shaping Filter)(8)(9)와, 상기 펄스정형 필터(8)(9)의 I·Q 채널의 신호를 입력으로 비트타이밍을 복원하는 비트타이밍 복원부(11)와, 상기 펄스정형필터(8)(9)의 I·Q 채널의 신호를 입력으로 캐리어(Carrier)를 복원하는 상기 VCO(5) 및 AFC(14)로 출력하는 캐리어 복원부(12)와, 상기 펄스정형 필터(8)(9)의 I·Q 채널이 신호를 비트타이밍 복원부(11)에 의해 복원된 클럭에 동기화시켜 복조된 I·Q 의 각각의 신호를 출력하는 선택 출력부(13)를 포함하여 구성된다.1 is a block diagram of a general QPSK demodulation system. First, a multiplier 1 for multiplying an IF signal inputted by RF filter work, amplification, and channel selection with an oscillation frequency output by the control of an Automatic Frequency Controller (AFC) 14, and the multiplier ( Band pass filter (BPF) 2 for band-filtering the output of 1) and a buffer for buffering the signal of the BPF 2 under control of an automatic gain controller (AGC) 10. (3), a multiplier (6) for generating an I-channel signal by multiplying the output signal of the buffer (3) by the oscillation frequency of the VCO (5), and an output signal and a π / 2 phase shifter of the buffer (3). Multiplier 7 for generating a Q channel signal by multiplying the oscillation frequency of the phase shifted VCO 5 through (4), and pulse shaping for filtering the signals of the I and Q channels of the multipliers 6 and 7, respectively. Pulse Shaping Filter 8 and 9 and the I / Q channel signals of the pulse shaping filter 8 and 9 are used to restore bit timing. A carrier for outputting a signal of the I / Q channel of the pulse timing filter 8 and 9 to the VCO 5 and the AFC 14 which restores a carrier as an input. The decompression unit 12 and the I / Q channels of the pulse shaping filters 8 and 9 synchronize the signals to the clock decompressed by the bit-timing decompression unit 11 to decode each of the demodulated signals of I / Q. It is comprised including the selection output part 13 which outputs.
상기와 같이 구성된 종래의 QPSK 복조시스템은 수신되는 주파수의 오차 발생시에 변조된 신호에서 재생된 캐리어 주파수의 위상변화를 감지하여 보상하므로 하드웨어의 추가구성으로 회로의 복잡도가 증가하고, 정확한 주파수 오차에 대한 보상이 어려운 문제점이 있었다.The conventional QPSK demodulation system configured as described above detects and compensates for the phase shift of the carrier frequency reproduced from the modulated signal when an error of the received frequency occurs, thereby increasing the complexity of the circuit with additional configuration of hardware, Compensation was difficult.
본 발명은 상기와 같은 종래의 QPSK 복조시스템의 문제점을 해결하기 위하여 안출한 것으로, QPSK 복조기의 발진전압에 의한 발진주파수를 분주하여, 상기 분주된 주파수 값을 카운트하여 캐리어 주파수 에러(Carrier Frequency Error)를 효율적으로 보상할 수 있는 위성방송 수신시스템의 캐리어(Carrier)주파수오차 보정회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the conventional QPSK demodulation system, by dividing the oscillation frequency by the oscillation voltage of the QPSK demodulator, counting the divided frequency value to the carrier frequency error (Carrier Frequency Error) The purpose of the present invention is to provide a carrier frequency error correction circuit of a satellite broadcasting reception system capable of compensating effectively.
상기의 목적을 달성하기 위한 본 발명의 위성방송 수신시스템의 캐리어(Carrier)주파수 오차 보정회로는 시스템 전체를 제어하는 마이컴과, 상기 마이컴의 제어에 의해 오차가 보정된 발진주파수를 출력하는 PLL회로부와, 안테나를 통하여 위성으로부터 송신된 신호를 수신하여 일정레벨 이상으로 증폭하는 저잡음 증폭기와, 믹싱되어 출력되는 저잡음 증폭기와 PLL회로부의 출력신호를 필터링하여 다른 대역의 노이즈를 제거하는 BPF와, 상기 대역통과 필터링된 I채널신호와 π/2 위상천이된 내부의 발진주파수를 믹싱하여 Q 채널신호를 생성하는 제1믹서, 상기 대역통과 필터링된 신호와 내부 발진 주파수를 믹싱하여 I채널신호를 생성하는 제2믹서, 상기 제1,2믹서의 I.Q 신호를 각각 필터링하여 정형화하는 제1,2 펄스정형 필터로 이루어진 I.Q채널분리부와, 상기 I.Q채널분리부의 내부 발진주파수를 32분주하는 분주기와, 10MHz의 기준클럭에 의해 일정 주기를 설정하는 제1레지스터, 설정된 주기동안 입력되는 분주신호를 카운트하여 상기 마이컴으로 출력하는 제2레지스터를 구비하고 입력되는 I.Q채널신호를 복조하는 QPSK복조부를 포함하여 구성됨을 특징으로 한다.Carrier frequency error correction circuit of the satellite broadcasting reception system of the present invention for achieving the above object is a microcomputer for controlling the whole system, PLL circuit unit for outputting the oscillation frequency corrected by the control of the microcomputer; A low noise amplifier for receiving a signal transmitted from a satellite through an antenna and amplifying the signal to a predetermined level or more, a low noise amplifier and a BPF for filtering out output signals of a PLL circuit unit to remove noise of another band, and the bandpass A first mixer which generates a Q channel signal by mixing the filtered I channel signal and an internal oscillation frequency having a π / 2 phase shift, and a second mixer which generates an I channel signal by mixing the bandpass filtered signal and an internal oscillation frequency An IQ channel separator comprising a mixer and first and second pulse shaping filters for filtering and shaping the IQ signals of the first and second mixers, respectively; A divider for dividing the internal oscillation frequency of the IQ channel separator by 32, a first register for setting a predetermined period by a reference clock of 10 MHz, and a second register for counting the divided signal input during the set period and outputting the divided signal to the microcomputer. And a QPSK demodulator for demodulating the input IQ channel signal.
이하, 첨부된 도면을 참고하여 본 발명의 위성방송 수신시스템의 캐리어(Carrier)주파수 오차 보정회로에 대하여 상세히 설명하면 다음과 같다.Hereinafter, a carrier frequency error correction circuit of the satellite broadcasting reception system of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 QPSK 복조시스템의 구성블럭도이고, 제3도는 제1,2 레지스터의 동작파형도이다.2 is a block diagram of the QPSK demodulation system according to the present invention, and FIG. 3 is an operation waveform diagram of the first and second registers.
먼저, 안테나를 통하여 위성으로부터 송신된 신호를 수신하여 일정레벨이상으로 증폭하여 출력하는 저잡음 증폭기(LNB)(20)와, 믹서(21)를 거쳐 출력되는 출력신호를 필터링하여 다른 대역의 노이즈를 제거하는 BPF(Band Pass Filter)(22)와, 상기 BPF(22)에 의해 대역통과 필터링된 신호와 위상천이기(25)에 의해 π/2 위상천이된 내부의 발진주파수를 믹싱하여 Q 채널신호를 생성하는 제1믹서, 상기 BPF(22)에 의해 대역통과 필터링된 신호와 내부 발진기에 의한 내부 발진주파수(위상천이 되지 않은)를 믹싱하여 I 채널신호를 생성하는 제2믹서, 상기 제1,2믹서의 출력신호를 각각 필터링하여 정형화하는 제1,2펄스정형 필터(24a)(24b)로 이루어진 I.Q 채널분리부(23)와 상기 I.Q 채널분리부(23)의 내부 발진 주파수를 32 분주하는 분주기(26)와, 외부의 10MHz의 크리스탈 발진기에 의한 기준클럭에 의해 일정주기를 설정하는 제1레지스터(29), 상기 제1레지스터(29)에 의해 설정된 주기동안 입력되는 분주신호를 카운트하여 출력하는 제2레지스터(28)를 구비하고 입력되는 I.Q 채널신호를 복조하고, 상기 I.Q 채널분리부(23)의 내부 발진주파수를 제어하기 위한 신호는 제2도에 도시된 바와 같이 QPSK 복조부(27) 내부에서 I.Q 신호를 각각 믹싱한 후 그 값을 더하여 OP Amp를 통하여 출력하는 QPSK 복조부(27)와, 상기 시스템 전체를 제어하고 상기 제2레지스터(28)의 출력 카운트 값에 의해 주파수 오차보정을 위한 제어신호를 출력하는 마이컴(3)과, 상기 마이컴(30)의 제어에 의해 오차가 보정된 발진주파수를 출력하는 PLL 회로부(31)를 포함하여 구성된다.First, a low noise amplifier (LNB) 20 which receives a signal transmitted from a satellite through an antenna, amplifies and outputs a predetermined level or more, and filters an output signal output through the mixer 21 to remove noise of another band. A band pass filter (BPF) 22, a signal band-pass filtered by the BPF 22, and an internal oscillation frequency of π / 2 phase shifted by the phase shifter 25 to mix a Q channel signal. A first mixer to generate an I-channel signal by mixing the bandpass filtered signal by the BPF 22 and an internal oscillation frequency (not phase shifted) by the internal oscillator, wherein the first and second 32 frequency divisions of the internal oscillation frequency of the IQ channel separator 23 and the IQ channel separator 23, each of which comprises first and second pulse shaping filters 24a and 24b for filtering and shaping the output signal of the mixer, respectively. Period 26 and an external 10 MHz crystal oscillator An IQ input having a first register 29 for setting a predetermined period by one reference clock and a second register 28 for counting and outputting a divided signal input during the period set by the first register 29 The signal for demodulating the channel signal and controlling the internal oscillation frequency of the IQ channel separator 23 is mixed with the IQ signals in the QPSK demodulator 27 as shown in FIG. In addition, the QPSK demodulator 27 outputs through the OP Amp, the microcomputer 3 for controlling the entire system and outputting a control signal for frequency error correction by the output count value of the second register 28; And a PLL circuit section 31 for outputting an oscillation frequency whose error is corrected by the control of the microcomputer 30.
상기와 같이 구성된 본 발명의 위성방송 수신시스템의 캐리어(Carrier) 주파수오차 보정회로는 위성으로부터 수신된 신호가 저잡음 증폭기(20)를 거쳐 믹서로 입력되어, PLL 회로부(31)의 발진 주파수와 믹싱되어 479.5MHz의 캐리어 주파수를 출력된다.In the carrier frequency error correction circuit of the satellite broadcasting receiving system of the present invention configured as described above, the signal received from the satellite is input to the mixer through the low noise amplifier 20 and mixed with the oscillation frequency of the PLL circuit part 31. The carrier frequency of 479.5MHz is output.
상기 479.5MHz의 캐리어 주파수 신호는 BPF(22)를 통과하면서 다른 대역 성분의 노이즈가 제거된 후 I.Q 채널분리부(23)에서 입력된다.The 479.5 MHz carrier frequency signal is input from the I.Q channel separator 23 after the noise of other band components is removed while passing through the BPF 22.
I.Q 채널분리부(23)에서 입력된 479.5MHz와 자체 발진된 479.5MHz 및 π/2 위상천이된 479.5MHz가 믹싱되어 베이스밴드 신호인 I.Q 신호로 분리되어 QPSK 복조부(27)로 입력되어 QPSK 복조가 이루어진다.479.5 MHz input from the IQ channel separator 23 and 479.5 MHz self-oscillated and 479.5 MHz with π / 2 phase shift are mixed and separated into an IQ signal, which is a baseband signal, input to the QPSK demodulator 27 and QPSK demodulation. Is done.
이때, I.Q 채널분리부(23) 내의 오실레이터(OSC)의 발진주파수 479.5MHz 가 분주기(26)에 의해 32분주되어 분주된 신호가 QPSK복조부(27)의 제2레지스터(28)로 입력된다.At this time, the oscillation frequency 479.5 MHz of the oscillator OSC in the IQ channel separator 23 is divided by 32 by the divider 26, and the divided signal is input to the second register 28 of the QPSK demodulator 27. .
제1레지스터(29)는 외부의 크리스탈 발진기에 의한 10MHz의 클럭을 이용하여 일정한 주기를 설정하게 된다. (0.8192ms).The first register 29 sets a predetermined period using a clock of 10 MHz by an external crystal oscillator. (0.8192 ms).
제2레지스터(28)는 상기 제1레지스터(29)에 의해 설정된 주기동안 입력되는 32분주된 신호(14.98MHz)를 카운트(12,268)하여 마이컴(30)으로 출력하게 된다.The second register 28 counts (12,268) the 32-divided signal (14.98 MHz) input during the period set by the first register (29) and outputs it to the microcomputer (30).
마이컴(30)은 미리 상,하한값(±2MHz)을 저장하여 제2레지스터(28)로부터 입력된 값을 비교하여 틀어진 데이터를 보정하여 I2C 버스를 통하여 PLL 회로부(31)로 출력하게 된다. 그리고 PLL회로부(31)에서 틀어진 주파수만큼 보상된 전압값에 의한 발진주파수를 출력하게 된다.The microcomputer 30 stores the upper and lower limit values (± 2 MHz) in advance, compares the values input from the second register 28, corrects wrong data, and outputs the corrected data to the PLL circuit unit 31 through the I2C bus. In addition, the PLL circuit unit 31 outputs an oscillation frequency based on the compensated voltage value by the twisted frequency.
상기와 같은 본 발명의 위성방송 수신시스템의 캐리어(Carrier)주파수오차 보정회로는 수신되는 입력주파수에 오차가 발생하였을 경우에 일정주기동안 카운트된 입력 주파수의 오차를 저장 테이블 값에 의해 보정하여 보다 정밀하고 효율적으로 주파수 오차를 보상하는 효과가 있다.The carrier frequency error correction circuit of the satellite broadcasting reception system of the present invention as described above corrects the error of the input frequency counted for a predetermined period by a storage table value when an error occurs in the received input frequency. It is effective in compensating the frequency error efficiently.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020846A KR0161916B1 (en) | 1995-07-14 | 1995-07-14 | Circuit of correcting carrier frequency error in bs receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020846A KR0161916B1 (en) | 1995-07-14 | 1995-07-14 | Circuit of correcting carrier frequency error in bs receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008927A KR970008927A (en) | 1997-02-24 |
| KR0161916B1 true KR0161916B1 (en) | 1998-12-01 |
Family
ID=19420694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950020846A KR0161916B1 (en) | 1995-07-14 | 1995-07-14 | Circuit of correcting carrier frequency error in bs receiver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161916B1 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001186251A (en) * | 1999-12-27 | 2001-07-06 | Nec Corp | Portable information terminal device and method for controlling power source power supply |
| KR101033927B1 (en) * | 2004-10-11 | 2011-05-11 | 삼성전자주식회사 | Method for limit use of specific module in mobile communication terminal |
| CN104717590B (en) | 2010-12-27 | 2020-09-15 | 株式会社精好 | Mobile telephone system |
| KR101973346B1 (en) | 2012-01-20 | 2019-04-26 | 파인웰 씨오., 엘티디 | Portable telephone having cartilage conduction section |
| KR20180061399A (en) | 2012-06-29 | 2018-06-07 | 로무 가부시키가이샤 | Stereo earphone |
| JP6551919B2 (en) | 2014-08-20 | 2019-07-31 | 株式会社ファインウェル | Watch system, watch detection device and watch notification device |
| KR101973486B1 (en) | 2014-12-18 | 2019-04-29 | 파인웰 씨오., 엘티디 | Cartilage conduction hearing device using an electromagnetic vibration unit, and electromagnetic vibration unit |
| WO2017010547A1 (en) | 2015-07-15 | 2017-01-19 | ローム株式会社 | Robot and robot system |
| JP6551929B2 (en) | 2015-09-16 | 2019-07-31 | 株式会社ファインウェル | Watch with earpiece function |
| US10778824B2 (en) | 2016-01-19 | 2020-09-15 | Finewell Co., Ltd. | Pen-type handset |
| JP2020053948A (en) | 2018-09-28 | 2020-04-02 | 株式会社ファインウェル | Hearing device |
-
1995
- 1995-07-14 KR KR1019950020846A patent/KR0161916B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008927A (en) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031878A (en) | Direct-conversion tuner integrated circuit for direct broadcast satellite television | |
| US6118499A (en) | Digital television signal receiver | |
| EP0806841B1 (en) | Elimination of D.C. offset and spurious AM suppression in a direct conversion receiver | |
| US4910467A (en) | Method and apparatus for decoding a quadrature modulated signal | |
| KR0161916B1 (en) | Circuit of correcting carrier frequency error in bs receiver | |
| EP0810750B1 (en) | Digital broadcast receiver | |
| EP0677923A2 (en) | Demodulating system for high-definition television receiver | |
| KR100560192B1 (en) | Digital Broadcast Receiver | |
| WO1999027689A2 (en) | Demodulation unit and method of demodulating a quadrature signal | |
| US6081699A (en) | FM multiplex broadcasting receiver for receiving RDS and DARC signals | |
| US5550871A (en) | Satellite communication receiving apparatus | |
| JPH08130490A (en) | Sharable receiver | |
| JP4461640B2 (en) | Receiver | |
| JP3265585B2 (en) | AFC circuit | |
| KR19980020721A (en) | Primary Conversion Tuner for Satellite Broadcasting | |
| JP3640878B2 (en) | Digital satellite broadcasting receiver | |
| EP0757483A2 (en) | Digital I-Q converter circuit | |
| KR100235351B1 (en) | Improved composite tuner for broadcasting | |
| KR100423407B1 (en) | Tuner demodulator block made in one chip with tuner ic and demodulator ic | |
| KR100272763B1 (en) | Receiving device for high frequency direct converting | |
| KR0153082B1 (en) | Tuner for satellite broadcasting receiver having i-q demodulator | |
| JP2001024721A (en) | Sheared reception equipment | |
| KR930001829B1 (en) | Circuit for removing noise | |
| JPS61189733A (en) | Receiving device | |
| JPH05176331A (en) | Demodulating circuit and satellite broadcast receiver using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |