KR0156194B1

KR0156194B1 - 디지탈 데이타의 송신 및 수신장치

Info

Publication number: KR0156194B1
Application number: KR1019950036195A
Authority: KR
Inventors: 허서원
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1995-10-19
Filing date: 1995-10-19
Publication date: 1998-11-16
Also published as: KR970024758A

Abstract

본 발명은 디지탈 데이타 송신/수신 시스템에 관한 것으로, 특히 디지탈 데이타의 필터링 과정 및 등화 과정의 하드웨어를 서로 다른 방식의 시스템이 공유하도록 개선하여 서로 다른 변조방식(VSB/QAM)의 데이타를 하나의 하드웨어로 송신 및 수신할 수 있는 디지탈 데이타의 송신 및 수신장치에 관한 것이다.

Description

디지탈 데이타의 송신 및 수신장치

제1도는 종래의 QAM 송신 수단의 구성블럭도.

제2도는 종래의 VSB 송신 수단의 구성블럭도.

제3도는 종래의 QAM 수신 수단의 구성블럭도.

제4도는 종래의 VSB 수신 수단의 구성블럭도.

제5도는 송/수신 시스템에서의 주파수 스펙트럼.

제6도는 본 발명의 디지탈 데이타 송신장치의 구성블럭도.

제7도는 본 발명의 디지탈 데이타 수신장치의 구성블럭도.

제8도는 본 발명의 수신장치의 출력테이블.

* 도면의 주요부분에 대한 부호의 설명

60 : 맵핑부 61 : 입력 제어부

62a,62b,62c,62d : 필터 63 : 출력 제어부

64,71 : D/A 65,70 : LPF

66,69,72a,72b : 곱셈기 67 : 튜너

68 : BPF 73 : 파라메터 추정부

74a,74b : 제 1, 2필터 75 : 입력 스위칭부

76 : 에러 추정부

77a,77b,77c,77d : 제1,2,3,4 등화 필터

78a, 78b : 가감산기 79 : 가산기

80 : 출력 스위칭부

본 발명은 디지탈 데이타 송신/수신 시스템에 관한 것으로, 특히 디지탈 데이타의 필터링 과정 및 등화 과정을 개선하여 서로 다른 변조방식의 데이타를 하나의 시스템으로 송신 및 수신할 수 있도록 한 디지탈 데이타의 송신 및 수신장치에 관한 것이다.

일반적으로 QAM(Quadrature Amplitude Modulation) 변조방식은 주파수가 같고 위상이 서로 90°차이나는 두 개의 반송파를 유한개의 값을 가질 수 있는 두 개의 이산신호로 각각 진폭 변조한 후 더하는 디지탈 변조방식이다.

그리고 VSB 변조방식은 영상신호의 전송 대역폭을 줄이기 위해 영상신호의 진폭변조파의 하측대역의 변조신호 고역성분을 감쇠시켜 전송하는 것이다.

즉, 변조신호로 반송파를 진폭변조한 다음 한쪽측 대역신호를 크게 감쇠시키고 반송파 주위의 일부분만 남겨 놓는 변조방식을 말한다.

상기의 VSB 변조(Vestigial-Sideband Modulation) 방식은 전송 대역폭이 줄어든다는 장점이 있지만, 특수한 잔류측 대역용 필터와 위상 일그러짐을 보상하는 장치가 필요하고 수상기에서는 특수한 나이퀴스트 필터가 필요하다.

이하, 첨부된 도면을 참고하여 종래의 QAM 변조방식의 송수신 시스템과 VSB 변조방식의 송수신 시스템에 대하여 설명하면 다음과 같다.

제1도는 종래의 QAM의 송신수단의 구성블럭도이고, 제2도는 종래의 VSB 송신수단의 구성블럭도이다.

먼저, QAM 송신수단은 제1도에서와 같이, 순방향 오류정정 코드가 부가된 데이타를 맵핑 처리하여 출력하는 맵핑부(1)와, 상기 맵핑부(1)에서 출력되는 I채널의 데이타의 심볼신호 사이에 데이타를 삽입하여 보간 출력하는 I채널 데이타 보간부(2a)와, Q채널의 데이타의 심볼신호 사이에 데이타를 삽입하여 보간 출력하는 Q채널 데이타 보간부(2b)와, 상기 I채널 데이타 보간부(2a), Q채널 데이타 보간부(2b)의 출력 데이타를 각각 파형정형 필터링 출력하는 파형정형 필터(3a)(3b)와, 상기 파형정형 필터(3a)(3b)의 출력신호를 아나로그 변환하는 D/A 컨버터(4)와, 상기 발진 주파수와 믹싱되어진 D/A 컨버터(4)의 출력신호를 대역 필터링 하여 IF 신호를 출력하는 BPF(5)를 포함하여 구성된다.

그리고 VSB 송신수단은 제2도에서와 같이, 순방향 오류정정 코드가 부가된 데이타를 맵핑 처리하여 출력하는 맵핑부(6)와, 상기 맵핑부(6)에서 출력되는 I채널의 데이타를 파형정형 필터링 출력하는 파형정형 필터 1(7)과, 상기 맵핑부(6)에서 출력되는 Q채널의 데이타를 힐버트 RC 필터링 하여 출력하는 파형정형 필터 2(8)와, 상기 필터링 되어진 파형정형 필터 1, 2(7)(8)의 데이타를 각각 아나로그 변환하는 D/A 변환기(9a)(9b)와, 상기 D/A 변환기(9a)로 부터 출력되어 90° 위상천이된 OSC의 발진신호와 믹싱되어진 I채널의 신호와, 상기 D/A 변환기 (9b)로부터 출력되는 OSC의 발진신호와 믹싱되어진 Q채널의 신호를 가산하는 가산기와, 상기 가산기의 출력신호를 대역 필터링하여 IF 신호를 출력하는 BPF(11)를 포함하여 구성된다.

그리고 종래의 QAM 수신수단과 VSB 수신수단에 대하여 설명하면 다음과 같다.

제3도는 종래의 QAM 수신수단의 구성블럭도이고, 제4도는 종래의 VSB 수신수단의 구성블럭도이다.

먼저, 종래의 QAM 수신수단은 QAM 수신기의 등화기의 구조를 나타낸 제3도에서와 같이, 클럭복원 및 타이밍 복원이 이루어진 I채널의 신호를 RC 필터링 하는 파형정형 필터(12a)와, Q채널의 신호를 RC 필터링 하는 파형정형 필터(12a)와, 상기 파형정형 필터링 되어진 I채널의 신호를 각각의 필터링 계수를 갖고 필터링 하는 Cr 필터(14a), Ci 필터(14b)와, 상기 파형정형 필터링 되어진 Q채널의 신호를 각각의 필터링 계수를 갖고 필터링 하는 Cr 필터(14d), Ci 필터(14c)와 상기 I채널의 Cr 필터(14a)와 Q채널의 Ci필터(14)의 데이타를 가산하여 전방향 에러보정을 수행하는 FEC 블럭으로 출력하는 가산기와, 상기 I채널의 Ci 필터(14b)와 Q채널의 Cr 필터(14d)의 데이타를 감산하여 전방향 에러보정을 수행하는 FEC 블럭으로 출력하는 감산기와, 상기 파형정형 필터(12a)(12b), 감산기, 가산기의 출력값에 의해 필터링 계수를 갱신하는 필터계수 갱신부(13)를 포함하여 구성된다.

그리고 VSB 수신수단은 제4도에서와 같이, 먼저, 안테나를 통하여 수신된 신호와 주파수 합성기(15)를 통과한 채널신호를 믹싱하는 믹서와, 상기 믹싱되어진 신호를 대역 제한 필터링(Band Pass Filtering) 하는 BPF(16)와, 상기 BPF(16)의 필터링 되어진 신호와 위상제어된 VCO의 발진신호를 믹싱하는 곱셈기와, 상기 곱셈기에서 믹싱되어진 수신신호를 SAW 필터링 하는 SAW 필터(17)와, SAW 필터링 되어진 신호를 IF 증폭하는 IF Amp(18)와, 위상천이기(21)에 의해 90° 위상천이된 발진수단(19)의 발진신호와 상기 IF Amp(18)의 증폭신호를 믹싱하여 I채널의 신호를 출력하는 믹서와, 상기 믹서에서 출력되는 I채널의 신호를 자동으로 주파수 제어 필터링 하는 AFC(Automatic Frequency Control) 필터와(23)와, AFC 필터링 되어진 신호의 진폭변화를 제한하는 리미터(Limiter)(24)와, 상기 IF Amp(18)의 증폭신호를 발진수단(19)의 발진 주파수와 믹싱하여 Q채널의 신호를 출력하는 곱셈기와, 상기 Q채널의 신호와 상기 리미터(24)의 출력신호를 믹싱하는 곱셈기와, 상기 곱셈기의 출력신호를 자동위상제어 필터링 하는 APC(Automatic Phase Control) 필터(22)와, 상기 APC 필터링 신호에 의해 제2 로컬 주파수를 출력하는 VCO(20)를 포함하여 구성된다.

상기의 블럭에서 출력되는 I채널의 신호를 특정의 필터계수를 갖고 필터링 하는 피드 훠워드 필터(25)와, 상기 필드 훠워드 필터(25)의 필터링된 신호를 피드백 하여 FSYNC에 맞게 슬라이싱 하는 슬라이서(27)와, 상기 피드백 신호와 입력 I채널 신호에 의해 필터계수를 갱신하는 필터계수 갱신부(28)와, 상기 슬라이서(27)의 피드백 데이타를 필터계수 갱신부(28)의 계수값을 갖고 필터링하는 피드백 필터(26)와, 상기 필드 훠워드 필터(25)와, 피드백 필터(26)의 출력 데이타를 감산하여 FEC 블럭으로 출력하는 감산기를 포함하여 등화수단이 구성된다.

상기와 같은 종래의 QAM 방식과 VSB 방식의 송수신 시스템은 서로 다른 특성을 가지고 독립적으로 이용된다.

그러므로 사용자는 서로 다른 방식의 신호를 송신 또는 수신하기 위해서는 별도의 송수신 시스템을 구비해야 하는 문제점이 있었다.

현재는 QAM 방식과 VSB 방식이 방송상에 공유할 가능성이 없으나, 미국에서의 대합의(Grand Alliance)에 의해서 지상파 방송규격이 8VSB 방식으로 정해졌으며, 케이블 방식의 경우 64QAM 방식과 16VSB 방식이 혼재하고 있다.

또한 위성방송 규격은 QPSK 방식으로 방송되고 있다.

따라서 가까운 장래에는 VSB 방송방식과 QAM 방식이 혼재할 가능성이 상당히 높다.

본 발명은 상기와 같은 종래의 QAM 방식과 VSB 방식의 송수신 시스템의 문제점을 해결하기 위하여 안출된 것으로, 송/수신 시스템의 필터링 과정을 개선하여 서로 다른 변조방식의 신호를 하나의 시스템으로 송신 및 수신할 수 있도록 한 디지탈 데이타 송신 및 수신장치를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 디지탈 데이타의 송신장치는 변조방식(VSB/QAM)에 따라 에러정정 코드가 부가된 데이타를 맵핑 처리하여 I, Q채널의 신호를 출력하는 맵핑부와, 상기 맵핑부에서 출력되는 각 채널의 데이타를 변조방식에 따라 각각의 비율을 갖고 업 샘플링 하여 필터의 동작 주파수에 따라 출력하는 압력 제어부와, 상기 입력 제어부의 출력 데이타를 다중 필터링 하는 제1,2,3,4 필터링 수단부와, 상기 제1,2,3,4 필터링 수단부의 출력 데이타를 변조방식에 따라 특정 주기를 가지고 출력하는 출력 제어부와, 상기 출력 제어부의 데이타를 아나로그 변환하는 D/A 변환부와, 상기 아나로그 변환되어진 데이타를 저역통과 필터링 하는 LPF로 이루어짐을 특징으로 하고, 본 발명의 디지탈 데이타의 수신장치는 수신되어 디지탈 변환되어진 각 변조방식(VSB/QAM)의 데이타를 입력으로 하여, 제1,2,3,4 모드 및 I,Q 채널에 따라 특정값을 믹싱하는 제1,2 곱셈기와, 변조방식(VSB/QAM) 및 I,Q채널에 따라 각각 다른 필터계수를 갖고 데이타를 필터링 출력하는 제1,2 필터링 수단부와, 상기 제1,2 필터링 수단부의 출력값에서 이득, 위상, 타이밍 등의 복원 파라메터를 추정하는 파라메터 추정부와, 변조방식에 따라 상기 제1,2필터링 수단부의 I,Q 채널의 데이타를 선택적으로 출력하는 입력 스위칭부와, 상기 입력 스위칭부에서 출력되는 I,Q 채널의 데이타를 변조방식 및 동작모드에 따라 각각 등화 필터링 출력하는 제1,2,3,4 등화 필터링 수단부와, 상기 제 1, 2등화 필터링 수단부의 출력 데이타를 동작 모드에 따라 가산 또는 감산하여 출력하는 (E₁) 제1 가감산기와, 상기 제3, 4 등화 필터링 수단부의 출력 데이타를 동작모드에 따라 가산 또는 감산하여 출력하는 (E₃) 제 2 가감산기와, 상기 제1, 2 가감산기의 출력 데이타를 동작모드에 따라 가산 출력하는 (E₂) 덧셈기와, 상기 제1, 2 가감산기와 덧셈기의 출력 데이타(E₁)(E₂)(E₃)를 동작모드에 따라 I,Q 채널의 데이타를 출력하는 출력 스위칭부와, 상기 출력 스위칭부의 I,Q 채널의 데이타를 입력으로 에러값을 추정하여 각각의 동작되는 제1,2,3,4 등화 필터링 수단부로 출력하는 에러 추정부로 이루어짐을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명의 디지탈 데이타의 송신 및 수신장치에 대하여 상세히 설명하면 다음과 같다.

제5도는 디지탈 데이타의 송/수신 시스템에서의 주파수 스펙트럼이고, 제6도는 본 발명의 디지탈 데이타 송신장치의 구성블럭도이고, 제7도는 본 발명의 디지탈 데이타 수신장치의 구성블럭도이다.

본 발명은 각각의 동작모드에 따라 각 구성블럭도에서 데이타 입출력이 스위칭 되도록 하여 VSB/QAM 방식의 데이타를 하나의 하드웨어로 송신 및 수신할 수 있도록 한 것으로, 먼저 송신장치의 구성은 다음과 같다.

변조방식(VSB/QAM)에 따라 에러정정 코드가 부가된 데이타를 맵핑 처리하여 I, Q채널의 신호를 출력하는 맵핑부(60)와, 상기 맵핑부(60)에서 출력되는 각 채널의 데이타를 변조방식에 따라 각각의 필터에 적절한 입력을 선택하는 입력 제어부(61)와, 상기 입력 제어부(61)의 출력 데이타를 다중 필터링 하는 제1,2,3,4 필터(62a)(62b)(62c)(62d)와, 상기 제1,2,3,4 필터(62a)(62b)(62c) (62d)의 출력 데이타 변조방식에 따라 특정 주기를 갖고 출력하는 출력 제어부(63)와, 상기 출력 제어부(63)의 데이타를 아나로그 변환하는 D/A 변환부(64)와, 상기 아나로그 변환되어진 데이타를 저역통과 필터링 하는 LPF(Low Pass Filter)(65)와, 상기 LPF(65)의 출력신호와 OSC의 발진 주파수를 믹싱하여 IF 신호를 출력하는 곱셈기(66)를 포함하여 구성된다.

이때, 상기 출력 제어부(63)는 QAM 방식의 다중 필터처리일 때는 f₁→f₃→f₂→f₄의 필터링 주기를 갖고 동작하고, VSB 방식의 다중 필터처리일 때는 f₁→f₂+f₄→f₃→f₄-f₂→-f₁→-f₄-f₂→-f₃→f₂-f₄의 필터링 주기를 갖고 동작하게 된다(f₁: 필터1(62a), f₂: 필터 2(62b), f₃: 필터 3(62c), f₄: 필터 4(62d)).

QAM 방식의 경우에는 3개의 0을 삽입한 다음 파형정형을 위한 디지탈 RC 필터링을 거친 다음 디지탈 영역에서 낮은 주파수의 중간 주파수로 올린 다음 단일 반송파로 중간 주파수를 전송하게 된다.

상기와 같이 할 경우 2개의 위상차가 정확히 90°인 반송파를 사용할 필요가 없다는 장점이 있다.

디지탈 영역에서 낮은 주파수로 올리는 경우에도 1,0,-1,0이 교번하는 구조이므로 곱셈기가 필요없이 멀티플렉스와 부호변환만으로 이루어지는 간단한 구조이다.

이 여러 가지 과정을 조합하면 제6도의 필터구조로 귀착되는데 62a, 62b 필터에는 I 데이타가, 62c, 62d에는 Q데이타가 입력된다.

VSB의 경우에는 QAM방식에서와 같이 낮은 중간 주파수를 사용할 경우 제5도에서와 같이, 상측파대와 하측파대가 겹쳐버리게 된다.

그러므로 다른 중간 주파수를 이용해야 한다.

그러나 이런 경우에는 COS,를 곱하게 되므로등과 같이 곱셈기가 필요하게 된다

그러므로 본 발명에서는 변조과정을 RC 필터링 과정과 결합하여 곱셈을 RC 필터의 계수에 포함시키므로써 제거한 것이다.

그리고 본 발명의 디지탈 데이타의 수신장치는 다음과 같은 알고리듬에 의해 VSB 방식과 QAM 방식의 데이타를 하나의 하드웨어로 수신 가능하게 구현된다.

VSB 방식의 경우 아나로그 영역에서 반송파 복구를 하기 때문에 I,Q(I 신호를 반송파 복구한 신호) 신호를 90°의 위상차를 가진 반송파로 동시 복조하고 있다.

그러나 본 발명에서와 같이, 디지탈 영역에서 반송파 복구를 하는 경우는 I,Q신호를 동시에 복조할 필요는 없으며, I 신호만으로 부터 Q 신호를 디지탈 힐버트 필터링 하여 구할 수 있다.

QAM 방식의 경우 중간 주파수 신호를 먼저 낮은 중간 주파수 신호로 변경한 후 디지탈 영역에서 곱한 후 파형정형을 위한 RC 필터링을 수행하게 된다.

그러므로 기저대역으로 낮추는 과정은 VSB/QAM 방식이 하드웨어를 공유할 수 있다. 이 기저대역 신호로부터 이득, 반송파 위상, 심볼 타이밍 신호를 각각 복구해 내는데, 이것은 하드웨어적으로 복잡하지 않기 때문에 공유할 필요는 없다.

즉, 각각의 방식들에 적합한 알고리듬을 적용하여 필요한 신호들을 복구해내어 스위치로 제어하면 된다.

실질적으로 하드웨어에 있어서, 가장 복잡한 부분은 등화기(Equalizer)라고 볼 수 있으며, 이것을 공유하는 것이 실제 하드웨어의 제작에 있어서 상당히 중요하다.

QAM방식의 경우는 I,Q 신호 모두를 사용하기 때문에, 즉 신호가 복소신호이기 때문에 등화기가 복소 형태이어야 한다.

따라서 기본적으로 4개의 필터가 필요하다.

VSB 방식의 경우는 I 신호에만 정보가 실려 있기 때문에 근본적으로 I 신호만으로 등화가 가능하다.

그러나 Q 신호까지 이용할 경우 위상오차 등을 보다 빠르게 추적할 수 있으므로 성능 개선이 가능하다.

VSB 방식의 경우 트레이닝 시퀀스를 이용하거나, 판정궤환 방식을 사용하기도 한다.

그러나 하드웨어적으로 볼 때, 결국 등화기의 복잡도를 좌우하는 필터 구조 자체가 변하는 것은 아니다.

단지 필터에 입력되는 신호만이 바뀔 뿐이다.

즉, 필터에 입력되는 신호가 I신호인지, Q 신호인지, 트레이닝 시퀀스인지, 판정궤환된 신호인지, 그것만이 중요할 뿐이다.

따라서 등화기의 구조도 공유할 수 있다는 것을 알 수 있다.

상기와 같은 알고리듬에 의해 구현된 본 발명의 디지탈 데이타의 수신장치는 제7도에서와 같이, 튜너(67), BPF(68), 곱셈기(69), LPF(70), A/D(71)를 차례대로 거쳐 디지탈 변환되어진 각 변조방식(VSB/QAM)에 따른 데이타를 입력으로 하여 제 1,2,3,4 모드 I,Q 채널에 따라 특정값을 믹싱하는 제1,2곱셈기(72a)(72b)와, 변조방식(VSB/QAM)및 I,Q채널에 따라 각각 다른 필터계수를 갖고 데이타를 필터링 출력하는 제 1,2 필터(74a)(74b)와, 상기 제1,2필터(74a)(74b)의 출력값에서 이득, 위상, 타이밍 등의 복원 파라메터를 추정하는 파라메터 추정부(73)와, 변조방식에 따라 상기 제1,2 필터(74a)(74b)의 I,Q 채널의 데이타를 선택적으로 출력하는 입력 스위칭부(75)와, 상기 입력 스위칭부(75)에서 출력되는 I,Q채널의 데이타를 변조방식 및 동작모드에 따라 각각 등화 필터링 출력하는 제1,2,3,4 등화 필터(77a)(77b)(77c)(77d)와, 상기 제1, 2 등화 필터(77a)(77b)의 출력 데이타를 동작모드에 따라 가산 또는 감산하여 출력하는(E₁) 제1가감산기(78a)와, 상기 제3,4 등화필터(77c)(77d)의 출력 데이타를 동작모드에 따라 가산 또는 감산하여 출력하는 (E₃) 제2가감산기(78b), 상기 제1,2가감산기(78b)의 출력 데이타를 동작모드에 따라 가산 출력하는(E₂) 덧셈기(79)와, 상기 제1,2 가감산기(78a)(78b)와 덧셈기(79)의 출력 데이타(E₁)(E₂)(E₃)를 동작모드에 따라 I,Q채널의 데이타를 출력하는 출력 스위칭부(80)와, 상기 출력 스위칭부(80)의 I,Q채널의 데이타를 입력으로 에러값을 추정하여 각각의 동작되는 제1,2,3,4 등화필터(77a)(77b)(77c)(77d)로 출력하는 에러 추정부(76)를 포함하여 구성된다.

이때, 수신 동작시에 상정해 볼 수 있는 동작모드는 모두 4개의 모드가 있는데, 제1 동작모드는 QAM 방식이고, 제2 동작모드는 트레이닝 시퀀스를 이용하는 VSB 방식이고, 제 3동작모드는 입력 데이타만을 이용하는 VSB 방식이고, 제4 동작모드는 필터탭을 확장시켜 이용하는 VSB 방식이다.

상기와 같은 동작모드에 따른 수신장치의 각 구성블럭에서의 동작을 제8도를 참고하여 설명하면 다음과 같다.

먼저, 제1 동작모드일 경우에는 제1,2 등화필터(77a)(77b)에 I채널의 데이타가 입력되고, 제3,4 등화필터(77c)(77d)에 Q채널의 데이타가 입력되도록 입력 스위칭부(75)가 제어된다.

그리고 제1곱셈기(72a)에는가 입력되어 믹싱되고, 제2곱셈기(72b)에는가 입력되어 믹싱된다.

그리고 제1가감산기(78a)는 +로 동작하고, 제2가감산기(78b)는 -로 동작한다.

그리고 출력 스위칭부(80)는 제1 가감산기(78a)의 출력 데이타(E₁)를 I채널의 신호로 출력하고, 제2 가감산기(78b)는 출력 데이타(E₃)를 Q채널의 신호로 출력한다.

이어, 제2동작모드일 경우에는 제1등화필터(77a)에 I채널의 데이타가 입력되고, 제2 등화필터(77b)에 FSYNC가 입력되도록 제어된다.

그리고 제1가감산기(78a)는 -로 동작하고, 출력 스위칭부(80)는 제1가감산기(78a)의 출력(E₁)을 I채널로 출력한다.

그리고 제3 동작모드일 경우에는 제1 등화필터(77a)에 I 채널의 데이타가 입력되고, 제2 등화필터(77b)에는 제2 등화필터(77b)의 피드백 되어진 값(F01)이 입력된다.

그리고 제1가감산기(78a)는 +로 동작하고, 출력 스위칭부(80)는 제1가감산기(78a)의 출력(E₁)을 I채널로 출력한다.

그리고 제4동작모드일 경우에는 제1등화필터(77a)에 I채널의 데이타가 입력되고, 제2등화필터(77b)에 FSYNC가 입력되고, 제3,4 등화필터(77c)(77d)에는 각각의 피드백 되어진 값(F01)(F02)가 입력된다.

그리고 출력 스위칭부(80)는 가산기(79)의 출력 데이타(E₂)가 I채널로 출력되게 한다.

그리고 제1,2 가감산기(78a)(78b)는 모두 -로 동작한다.

상기와 같은 본 발명의 디지탈 데이타의 송신 및 수신장치는 필터링 및 등화 과정의 구조를 개선하여 서로 다른 전송방식(VSB/QAM)의 데이타를 하나의 하드웨어로 효율적으로 송신 및 수신할 수 있게 하는 효과가 있다.

Claims

디지탈 데이타의 송신장치에 있어서, 변조방식(VSB/QAM)에 따라 에러정정 코트가 부가된 데이타를 맵핑 처리하여 I,Q채널의 신호를 출력하는 맵핑부와, 상기 맵핑부에서 출력되는 각 채널의 데이타를 변조방식에 따라 각각의 비율을 갖고 업 샘플링 하여 필터의 동작 주파수에 따라 출력하는 압력제어부와, 상기 입력제어부의 출력 데이타를 다중 필터링 하는 제1,2,3,4 필터링 수단부(f₁,f₂,f₃,f₄)와, 상기 제1,2,3,4 필터링 수단부의 출력 데이타를 변조방식에 따라 특정 주기를 가지고 출력하는 출력 제어부와,

상기 출력 제어부의 데이타를 아나로그 변환하는 D/A 변환부와, 상기 아나로그 변환되어진 데이타를 저역통과 필터링하는 LPF를 포함하여 구성됨을 특징으로 하는 디지탈 데이타의 송신장치.
제1항에 있어서, 출력 제어부는 QAM 방식의 다중 필터처리일 때 f₁→f₃→f₂→f₄의 필터링 주기를 갖고 데이타를 출력시키는 것을 특징으로 하는 디지탈 데이타의 송신장치.
제1항에 있어서, 출력 제어부는 VSB 방식의 다중 필터처리일 때 f₁→f₂+f₄→f₃→f₄-f₂→-f₁→-f₄-f₂→-f₃→f₂-f₄의 필터링 주기를 갖고 데이타를 출력하는 것을 특징으로 하는 디지탈 데이타의 송신장치.
디지탈 데이타의 수신장치에 있어서, 수신되어 디지탈 변환되어진 각 변조방식(VSB/QAM)의 데이타를 입력으로 하여 제1,2,3,4 모드 및 I,Q채널에 따라 특정값을 믹싱하는 제1,2 곱셈기와, 변조방식(VSB/QAM) 및 I,Q채널에 따라 각각 다른 필터계수를 갖고 데이타를 필터링 출력하는 제1,2 필터링 수단부와, 상기 제1,2 필터링 수단부의 출력값에서 이득, 위상, 타이밍 등의 복원 파라메터를 추정하는 파라메터 추정부와, 변조방식에 따라 상기 제1,2 필터링 수단부의 I,Q 채널의 데이타를 선택적으로 출력하는 입력 스위칭부와, 상기 입력 스위칭부에서 출력되는 I,Q 채널의 데이타를 변조방식 및 동작모드에 따라 각각 등화 필터링 출력하는 제1,2,3,4 등화 필터링 수단부와, 상기 제1,2 등화 필터링 수단부의 출력 데이타를 동작모드에 따라 가산 또는 감산하여 출력하는(E₁) 제1 가감산기와, 상기 제3,4 등화 필터링 수단부의 출력 데이타를 동작모드에 따라 가산 또는 감산하여 출력하는 (E₃) 제2 가감산기와, 상기 제1,2 가감산기의 출력 데이타를 동작모드에 따라 가산 출력하는(E₂) 덧셈기와, 상기 제1,2 가감산기와 덧셈기의 출력 데이타(E₁)(E₂)(E₃)를 동작모드에 따라 I,Q 채널의 데이타를 출력하는 출력 스위칭부와, 상기 출력 스위칭부의 I,Q채널의 데이타를 입력으로 에러값을 추정하여 각각의 동작되는 제1,2,3,4 등화 필터링 수단부로 출력하는 에러 추정부를 포함하여 구성됨을 특징으로 하는 디지탈 데이타의 수신장치.