KR0154820B1 - Reference voltage generator having no-concern with load - Google Patents
Reference voltage generator having no-concern with load Download PDFInfo
- Publication number
- KR0154820B1 KR0154820B1 KR1019950021315A KR19950021315A KR0154820B1 KR 0154820 B1 KR0154820 B1 KR 0154820B1 KR 1019950021315 A KR1019950021315 A KR 1019950021315A KR 19950021315 A KR19950021315 A KR 19950021315A KR 0154820 B1 KR0154820 B1 KR 0154820B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- voltage
- terminal
- input
- signal output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/081—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
이 발명은 부하에 무관한 기준전압 발생기에 관한 것으로, 인가되는 구동신호에 따라 입력전압을 입력받아 제1전압신호 및 제2전압신호를 생성하여 출력하는 전압신호 생성수단(50)과, 상기 전압신호 생성수단(50)으로 부터 출력되는 제1전압신호 및 제2전압신호를 각각 반전입력단자 및 비반전입력단자를 통해 입력받아 두 신호의 전압차에 따라 행당하는 값을 증폭하여 출력하는 연산증폭수단(60)과, 인가되는 구동 제어신호에 따라 동작하여 상기 연산증폭수단으로부터 출력되어 입력되는 신호를 궤환하여 상기 전압신호 생성수단으로 출력하는 신호궤환수단(70)과, 인가되는 구동 제어신호에 따라 동작하여 상기 연산증폭수단(60)으로부터 출력되어 입력되는 신호에 해당하는 신호를 출력하는 신호출력수단(80)과, 상기 신호출력수단(80)으로부터 출력되는 신호를 여파하여 출력하는 여파수단(90)으로 이루어져 있으며, 보다 특성 좋고 노이즈가 적은 기준전압을 얻기 위해 부하단에 고역통과필터용 커패시터를 장착하여도 회로가 진동하지 않는, 위상 이득이 좋은 부하에 무관한 기준전압 발생기에 관한 것이다.The present invention relates to a reference voltage generator independent of load, comprising: a voltage signal generating means (50) for receiving an input voltage according to an applied driving signal and generating and outputting a first voltage signal and a second voltage signal; Operation amplification which receives the first voltage signal and the second voltage signal output from the signal generating means 50 through the inverting input terminal and the non-inverting input terminal, respectively, and amplifies and outputs a row value according to the voltage difference between the two signals. Means 60 and a signal feedback means 70 which operates in accordance with the applied drive control signal and feeds the signal output from the operational amplification means to the voltage signal generating means and the applied drive control signal. A signal output means 80 for outputting a signal corresponding to a signal inputted from the operational amplification means 60 and outputted from the signal output means 80; Is composed of filtering means 90 for filtering and outputting a signal, and a circuit having good phase gain, in which a circuit does not vibrate even when a high pass filter capacitor is mounted at a load stage to obtain a reference voltage having a better characteristic and less noise. It relates to a reference voltage generator independent of the.
Description
제1도는 종래 기술의 기준전압 발생기를 적용한 회로도이고,1 is a circuit diagram applying a reference voltage generator of the prior art,
제2도는 제1도의 연산증폭기의 상세회로도이고,2 is a detailed circuit diagram of the operational amplifier of FIG.
제3도의 (a)는 제1도의 주파수에 따른 이득을 나타낸 그래프이고,(A) of FIG. 3 is a graph showing the gain according to the frequency of FIG.
(b)는 제1도의 주파수에 따른 위상을 나타낸 그래프이고,(b) is a graph showing the phase according to the frequency of FIG.
제4도는 이 발명의 실시예에 따른 부하에 무관한 기준전압 발생기를 적용한 회로도이다.4 is a circuit diagram of a load-independent reference voltage generator according to an exemplary embodiment of the present invention.
이 발명은 부하에 무관한 기준전압 발생기에 관한 것으로서, 더 상세히 말하자면, 보다 특성 좋고 노이즈가 적은 기준전압을 얻기 위해 부하단에 고역통과필터용 커패시터(capacitor)를 장착하여도 회로가 진동하지 않는, 위상 이득이 좋은 부하에 무관한 기준전압 발생기에 관한 것이다.The present invention relates to a load-independent reference voltage generator. More specifically, the circuit does not vibrate even when a high pass filter capacitor is mounted at the load stage to obtain a more characteristic and low noise reference voltage. It relates to a reference voltage generator that is independent of loads with good phase gain.
이하, 첨부된 도면을 참고로 하여 종래 기술의 기준전압 발생기를 설명하기로 한다.Hereinafter, a reference voltage generator according to the related art will be described with reference to the accompanying drawings.
제1도는 종래 기술의 기준전압 발생기를 적용한 회로도이고, 제2도는 제1도의 연산증폭기의 상세회로도이고, 제3도의 (a)는 제1도의 주파수에 따른 이득을 나타낸 그래프이고, (b)는 제1도의 주파수에 따른 위상을 나타낸 그래프이다.FIG. 1 is a circuit diagram applying a conventional reference voltage generator, FIG. 2 is a detailed circuit diagram of the operational amplifier of FIG. 1, (a) of FIG. 3 is a graph showing a gain according to the frequency of FIG. 1 is a graph showing a phase according to the frequency of FIG.
제1도 및 제2도에 도시되어 있듯이, 종래 기술의 기준전압 발생기의 구성은, 인가되는 구동신호에 따라 입력전압(Vin)을 입력받아 제1전압신호 및 제2전압신호를 생성하여 출력하는 전압신호 생성부(10)와; 상기 전압신호 생성부(10)로부터 출력되는 제1전압신호 및 제2전압신호를 각각 반전입력단자 및 비반전입력단자를 통해 입력받아 두 신호의 전압차에 따라 해당하는 값을 증폭하여 출력하는 연산증폭기(20)와; 인가되는 구동 제어신호에 따라 동작하여 상기 연산증폭기(20)로부터 출력되어 입력되는 신호에 해당하는 신호를 출력하는 신호출력부(30)와; 상기 신호출력부(30)로부터 출력되는 신호를 여파하여 출력하는 여파부(40)로 이루어져 있다.As shown in FIG. 1 and FIG. 2, the configuration of the reference voltage generator of the prior art receives an input voltage Vin according to an applied driving signal, and generates and outputs a first voltage signal and a second voltage signal. A voltage signal generator 10; Computing the first voltage signal and the second voltage signal output from the voltage signal generator 10 through the inverting input terminal and the non-inverting input terminal, respectively, and amplifying and outputting a corresponding value according to the voltage difference between the two signals. An amplifier 20; A signal output unit 30 which operates according to an applied driving control signal and outputs a signal corresponding to a signal output from the operational amplifier 20; It consists of a filter unit 40 for filtering and outputting the signal output from the signal output unit 30.
상기 전압신호 생성부(10)의 구성은, 입력전압(Vin)이 일측단자로 입력되는 제1저항(R11)과, 상기 제1저항(R11)의 타측단자가 일측단자로 연결되어 있는 제2저항(R12)과, 상기 제2저항(R12)의 타측단자가 에미터(emitter)로 연결되고 컬렉터(collector)가 접지되어 있는 제1트랜지스터(transister, Q11)와, 상기 입력전압(Vin)이 일측단자로 입력되는 제3저항(R13)과, 상기 제3저항(R13)의 타측단자가 에미터로 연결되고 상기 제1트랜지스터(Q11)의 베이스(base)가 베이스로 연결되고 컬렉터가 접지되어 있는 제2트랜지스터(Q12)로 이루어져 있다.The voltage signal generator 10 includes a first resistor R11 through which an input voltage Vin is input to one terminal, and a second terminal connected with the other terminal of the first resistor R11. A resistor R12, a first transistor Q11 in which the other terminal of the second resistor R12 is connected to an emitter, and a collector is grounded, and the input voltage Vin The third resistor R13 input to one side terminal and the other terminal of the third resistor R13 are connected to the emitter, the base of the first transistor Q11 is connected to the base, and the collector is grounded. It consists of a second transistor (Q12).
상기 연산증폭기(20)의 구성은, 상기 전압신호 생성부(10)로부터 출력되는 제1전압신호와 제2전압신호를 입력받아, 상기 두 신호의 차이만큼의 신호를 일정하게 증폭하여 출력하는 차동증폭부(21)와, 상기 차동증폭부(21)로부터 출력되는 신호를 여파하고 증폭하여 출력하는 2차증폭부(25)로 이루어져 있다.The operational amplifier 20 is configured to receive a first voltage signal and a second voltage signal output from the voltage signal generator 10, and differentially amplify and output a signal corresponding to the difference between the two signals. The amplifier 21 and the secondary amplifier 25 for filtering, amplifying and outputting the signal output from the differential amplifier 21.
상기 차동증폭부(21)의 구성은, 제1전압신호가 게이트(gate)로 입력되는 제1피모스(PMOS, P-channel Metal Oxide Semiconductor, MP21)와, 제2전압신호가 게이트로 입력되고 상기 제1피모스(MP21)의 소스(source)가 소스로 연결되어 있는 제2피모스(MP22)와, 구동 제어신호(VB)가 게이트로 입력되고 구동전원(Vcc)이 소스로 입력되고 상기 제1피모스(MP21)의 드레인(drain)이 소스로 연결되어 있는 제3피모스(MP23)와, 상기 제1피모스(MP21)의 드레인이 드레인과 게이트로 연결되고 소스가 접지되어 있는 제1엔모스(NMOS, N-channel Metal Oxide Semiconductor, MN21)와, 상기 제2피모스(MP22)의 드레인이 드레인으로 연결되고 상기 제1엔모스(MN21)의 게이트가 게이트로 연결되어 있는 제21엔모스(MN22)로 이루어져 있다.The differential amplifier 21 includes a first PMOS (P-channel Metal Oxide Semiconductor, MP21) through which a first voltage signal is input to a gate, and a second voltage signal through a gate. The second PMOS MP22 having the source of the first PMOS MP21 connected to the source, the driving control signal V B is input to the gate, and the driving power source Vcc is input to the source. A third PMOS MP23 having a drain of the first PMOS MP21 connected to a source, a drain of the first PMOS MP21 connected to a drain and a gate, and a source being grounded A first NMOS (N-channel Metal Oxide Semiconductor, MN21), a drain of the second PMOS (MP22) is connected to the drain and the gate of the first NMOS (MN21) is connected to the gate It consists of 21 NMOS (MN22).
상기 2차증폭부(25)의 구성은, 구동 제어신호(VB)가 게이트로 입력되고 구동전원(Vcc)이 소스로 입력되는 제4피모스(MP25)와, 상기 제4피모스(MP25)의 드레인이 드레인으로 연결되고 상기 차동증폭부(21)의 제2피모스(MP22)의 드레인이 게이트로 연결되어 있는 제3엔모스(MP25)와, 상기 제4피모스(MP25)의 드레인이 일측단자로 연결되어 있는 커패시터(C25)와, 상기 커패시터(C25)의 타측단자가 일측단자로 연결되고 상기 차동증폭부(21)의 제2피모스(MP22)의 드레인이 타측단자로 연결되어 있는 저항(R25)으로 이루어져 있다.The secondary amplifier 25 may include a fourth PMOS MP25 having a driving control signal V B input to a gate and a driving power source Vcc being input to a source, and the fourth PMOS MP25. ) Is connected to the drain, and the third NMOS MP25 and the drain of the fourth PMOS MP25 having the gate of the second PMOS MP22 of the differential amplifier 21 connected to the gate. The capacitor C25 connected to the one terminal and the other terminal of the capacitor C25 are connected to one terminal, and the drain of the second PMOS MP22 of the differential amplifier 21 is connected to the other terminal. Resistor (R25).
상기 신호출력부(30)의 구성은, 구동 제어신호(VB)가 게이트로 입력되고 구동전원(Vcc)이 소스로 입력되고 상기 전압신호 생성부(10)의 제1트랜지스터(Q11)의 베이스가 드레인으로 연결되어 있는 피모스(MP30)와, 상기 피모스(MP30)의 드레인이 에미터로 연결되고 상기 연산증폭기(20)의 제4피모스(MP25)의 드레인이 베이스로 연결되고 컬렉터가 접지되어 있는 트랜지스터(Q30)로 이루어져 있다.In the configuration of the signal output unit 30, the driving control signal V B is input to the gate, the driving power supply Vcc is input to the source, and the base of the first transistor Q11 of the voltage signal generator 10 is provided. PMOS (MP30) is connected to the drain, the drain of the PMOS (MP30) is connected to the emitter, the drain of the fourth PMOS (MP25) of the operational amplifier 20 is connected to the base and the collector The transistor Q30 is grounded.
상기 여파부(40)의 구성은, 상기 신호출력부(30)의 피모스(MP30)의 드레인이 일측단자로 연결되고 타측단자가 접지되어 있는 제1커패시터(C41)와, 상기 신호출력부(30)의 피모스(MP30)의 드레인이 일측단자로 연결되고 타측단자가 접지되어 있는 제2커패시터(C42)로 이루어져 있다.The filter unit 40 includes a first capacitor C41 having a drain of the PMOS MP30 of the signal output unit 30 connected to one terminal and a ground terminal of the other terminal, and the signal output unit ( A drain of the PMOS MP30 of 30 is connected to one terminal and the second capacitor C42 having the other terminal grounded.
상기와 같이 이루어져 있는 종래 기술의 기준전압 발생기의 동작은 다음과 같다.The operation of the reference voltage generator of the prior art, which is made as described above, is as follows.
제1도에서, 입력전압(Vin)이 인가되면, 전압신호 생성부(10)의 제1저항(R11) 및 제2저항(R12)의 저항값에 의해 제1전압신호의 값이 결정되어 연산증폭기(20)의 차동증폭부(21)의 제1피모스(MP21)로 입력되고, 제3저항(R13)의 값에 따라 제2전압 신호의 값이 결정되어 상기 연산증폭기(20)의 차동증폭부(21)의 제2피모스(MP22)로 입력된다.In FIG. 1, when the input voltage Vin is applied, the value of the first voltage signal is determined by the resistance values of the first resistor R11 and the second resistor R12 of the voltage signal generator 10. It is input to the first PMOS MP21 of the differential amplifier 21 of the amplifier 20, the value of the second voltage signal is determined according to the value of the third resistor (R13), the differential of the operational amplifier 20 It is input to the second PMOS MP22 of the amplifier 21.
상기 연산증폭기(20)의 차동증폭부(21)는 상기 제1전압신호 및 제2전압신호의 차이에 따라 해당하는 만큼의 신호를 출력하며, 2차증폭부(25)는 상기 차동증폭부(21)로부터 출력되는 신호를 여파하고 다시 증폭하여 출력한다.The differential amplifier 21 of the operational amplifier 20 outputs a corresponding signal according to the difference between the first voltage signal and the second voltage signal, and the secondary amplifier 25 is the differential amplifier ( 21) Filter the signal from the output and amplify and output again.
신호출력부(30)는 구동 제어신호(VB)가 인가됨에 따라 피모스(MP30)가 구동되어 일정한 크기의 출력전압(Vout)을 발생시킨다.As the driving control signal V B is applied to the signal output unit 30, the PMOS MP30 is driven to generate an output voltage Vout having a predetermined magnitude.
그런데, 상기에서 연산증폭기(20)의 가상접지에 따라 반전입력단자 및 비반전입력단자의 전위는 같으므로, 상기 전압신호 생성부(10)의 제1저항(R11)에 흐르는 전류(I1)의 값은 아래의 식(1)과 같다.However, since the potentials of the inverting input terminal and the non-inverting input terminal are the same according to the virtual ground of the operational amplifier 20, the current I1 flowing through the first resistor R11 of the voltage signal generator 10 is equal to. The value is shown in Equation (1) below.
여기서, m은 제1트랜지스터(Q11)와 제2트랜지스터(Q12)의 에미터 면적비이다.Here, m is an emitter area ratio of the first transistor Q11 and the second transistor Q12.
그러므로, 입력전압(Vin)으로부터 일정 전위가 떨어진 출력전압(Vout)의 크기는 아래의 식(2)와 같이 계산되어 아래의 식(3)과 같이 된다.Therefore, the magnitude of the output voltage Vout whose constant potential is separated from the input voltage Vin is calculated as in Equation (2) below and as in Equation (3) below.
상기 식(3)에서 제2저항(R12)과 제3저항(R13)의 크기가 같다고 가정할 경우, 상기 출력전압(Vout)의 값은 약1.25볼트(volt)가 된다.Assuming that the magnitudes of the second resistor R12 and the third resistor R13 are the same in Equation (3), the value of the output voltage Vout becomes about 1.25 volts.
그리고, 여파부(40)의 제1커패시터(C41) 및 제2커패시터(C42)는 상기 신호출력부(30)로부터의 출력전압(Vout)을 여파하여 출력함으로써, 보다 안정적인 기준전압이 출력전압(Vout)을 얻도록 한다.The first capacitor C41 and the second capacitor C42 of the filter unit 40 filter and output the output voltage Vout from the signal output unit 30, so that a more stable reference voltage is output. Vout).
그런데, 상기 여파부(40)의 각 커패시터(C41, C42)는 상기 전압신호 생성부(10)로 궤환되는 신호의 값에 영향을 미칠 수 있으므로 부하로 작용하게 된다.However, each of the capacitors C41 and C42 of the filter unit 40 may affect the value of the signal fed back to the voltage signal generator 10, thereby acting as a load.
즉, 제2도와 같이 상기 연산증폭기(20)가 차동증폭부(21)와 2차증폭부(25)의 2단계 구조로 이루어져 있다면, 상기 차동증폭부(21)에 의해 첫 번째 극이 생기고, 상기 2차증폭부(25)에 의해 두 번째 극이 발생한다.That is, if the operational amplifier 20 has a two-stage structure of the differential amplifier 21 and the secondary amplifier 25 as shown in FIG. 2, the first pole is generated by the differential amplifier 21, The second pole is generated by the secondary amplifier 25.
그리고, 상기 신호출력부(30)에 의해 세 번째 극이 발생한다.Then, a third pole is generated by the signal output unit 30.
그런데, 제3도에서 보면, 상기 세 번째 극은 상기 여파부(40)의 커패시터(C41, C42)가 없는 무부하시에는, 두 번째 극을 넘어서 고주파 영역에 있으므로 이 회로의 안정성에는 아무런 영향을 주지 않는다. 그러나, 보다 안정된 출력 전압(Vout)을 얻기 위해 상기 여파부(40)의 커패시터(C41, C42)와 같은 부하를 장착한 경우에는, 상기 커패시터(C41, C42)의 값에 해당하는 만큼 세 번째 극의 위치가 두 번째 극보다 낮은 주파수 영역에 위치하게 된다.However, in FIG. 3, when the third pole is unloaded without the capacitors C41 and C42 of the filter unit 40, the third pole is in the high frequency region beyond the second pole, and thus does not affect the stability of the circuit. Do not. However, when a load such as capacitors C41 and C42 of the filter unit 40 is mounted to obtain a more stable output voltage Vout, the third pole corresponds to the value of the capacitors C41 and C42. Is located in the lower frequency range than the second pole.
이로 인해 회로가 진동하게 되어, 회로의 안정성에 심각한 영향을 주는 문제점이 있다. 즉, 외부에 커패시터를 사용하여 하이 패서 필터를 구현하면 안정된 기준전압을 얻을 수 있으나, 낮은 주파수에서 폴이 생성함으로 인해 회로가 불안정한 문제점이 발생한다.This causes the circuit to vibrate, which has a problem that seriously affects the stability of the circuit. In other words, if a high passer filter is implemented using a capacitor externally, a stable reference voltage can be obtained, but the circuit is unstable due to the generation of a pole at a low frequency.
따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 보다 특성 좋고 노이즈가 적은 기준전압을 얻기 위해 부하단에 고역통과필터용 커패시터를 장착하여도 회로가 진동하지 않는, 위상 이득이 좋은 부하에 무관한 기준전압 발생기를 제공하는 데에 있다.Accordingly, an object of the present invention is to solve the above-mentioned problems, and the phase gain is such that the circuit does not vibrate even when a high pass filter capacitor is mounted at the load stage to obtain a more characteristic and low noise reference voltage. It is to provide a reference generator which is independent of good load.
상기의 목적을 달성하기 위한 이 발명의 구성은,The configuration of the present invention for achieving the above object,
인가되는 구동신호에 따라 입력전압을 입력받아 제1전압신호 및 제2전압신호를 생성하여 출력하는 전압신호 생성수단과;Voltage signal generating means for receiving an input voltage according to an applied driving signal and generating and outputting a first voltage signal and a second voltage signal;
상기 전압신호 생성수단으로부터 출력되는 제1전압신호 및 제2전압신호를 각각 반전입력단자 및 비반전입력단자를 통해 입력받아 두 신호의 전압차에 따라 해당하는 값을 증폭하여 출력하는 연산증폭수단과;An operational amplifying means for receiving the first voltage signal and the second voltage signal output from the voltage signal generating means through an inverting input terminal and a non-inverting input terminal, respectively, and amplifying and outputting corresponding values according to the voltage difference between the two signals; ;
인가되는 구동 제어신호에 따라 동작하여 상기 연산증폭수단으로부터 출력되어 입력되는 신호를 궤환하여 상기 전압신호 생성수단으로 출력되는 신호궤환수단과;A signal feedback means for operating in accordance with an applied drive control signal to feed back a signal output from the operational amplifier means and output to the voltage signal generating means;
인가되는 구동 제어신호에 따라 동작하여 상기 연산증폭수단으로부터 출력되어 입력되는 신호에 해당하는 신호를 출력하는 신호출력수단과;Signal output means for operating in accordance with an applied drive control signal and outputting a signal corresponding to a signal output from the operational amplifier means;
상기 신호출력수단으로부터 출력되는 신호를 여파하여 출력하는 여파수단으로 이루어져 있다.And filtering means for filtering and outputting the signal output from the signal output means.
이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described the most preferred embodiment that can be easily carried out this invention.
제4도는 이 발명의 실시예에 따른 부하에 무관한 기준전압 발생기를 적용한 회로도이다.4 is a circuit diagram of a load-independent reference voltage generator according to an exemplary embodiment of the present invention.
제4도에 도시되어 있듯이 이 발명의 실시예에 따른 부하에 무관한 기준전압 발생기의 구성은,As shown in FIG. 4, the configuration of the load-independent reference voltage generator according to the embodiment of the present invention is
인가되는 구동신호에 따라 입력전압(Vin)을 입력받아 제1전압신호 및 제2전압신호를 생성하여 출력하는 전압신호 생성부(50)와;A voltage signal generator 50 which receives an input voltage Vin according to an applied driving signal and generates and outputs a first voltage signal and a second voltage signal;
상기 전압신호 생성부(50)로부터 출력되는 제1전압신호 및 제2전압신호를 각각 반전입력단자 및 비반전입력단자를 통해 입력받아 두 신호의 전압차에 따라 해당하는 값을 증폭하여 출력하는 연산증폭기(60)와;The first voltage signal and the second voltage signal output from the voltage signal generating unit 50 are respectively input through the inverting input terminal and the non-inverting input terminal, respectively, and amplify and output a corresponding value according to the voltage difference between the two signals. An amplifier 60;
인가되는 구동 제어신호에 따라 동작하여 상기 연산증폭기(60)로부터 출력되어 입력되는 신호를 궤환하여 상기 전압신호 생성부(50)로 출력하는 신호궤환부(70)와;A signal feedback unit 70 operating according to an applied driving control signal to feed back a signal output from the operational amplifier 60 to the voltage signal generator 50;
인가되는 구동 제어신호에 따라 동작하여 상기 연산증폭기(70)로부터 출력되어 입력되는 신호에 해당하는 신호를 출력하는 신호출력부(80)와;A signal output unit 80 operating according to an applied driving control signal and outputting a signal corresponding to a signal output from the operational amplifier 70;
상기 신호출력부(80)로부터 출력되는 신호를 여파하여 출력하는 여파부(90)로 이루어져 있다.It consists of a filter unit 90 for filtering and outputting the signal output from the signal output unit 80.
상기 전압신호 생성부(50)의 구성은, 입력전압(Vin)이 일측단자로 입력되는 제1저항(R51)과, 상기 제1저항(R51)의 타측단자가 일측단자로 연결되어 있는 제2저항(R52)과, 상기 제2저항(R52)의 타측단자가 에미터로 연결되고 컬렉터가 접지되어 있는 제1트랜지스터(Q51)와, 상기 입력전압(Vin)이 일측단자로 입력되는 제3저항(R13)과, 상기 제3저항(R13)의 타측단자가 에미터로 연결되고 상기 제1트랜지스터(Q51)의 베이스가 베이스로 연결되고 컬렉터가 접지되어 있는 제2트랜지스터(Q52)로 이루어져 있다.The voltage signal generator 50 may include a first resistor R51 having an input voltage Vin input to one side terminal and a second terminal having the other terminal of the first resistor R51 connected to one side terminal. A resistor R52, a first transistor Q51 having the other terminal of the second resistor R52 connected to the emitter and the collector grounded, and a third resistor to which the input voltage Vin is input to one side terminal. R13 and a second transistor Q52 having the other terminal of the third resistor R13 connected to the emitter, the base of the first transistor Q51 connected to the base, and the collector being grounded.
상기 연산증폭기(60)의 구성은,The configuration of the operational amplifier 60,
상기 전압신호 생성부(50)로부터 출력되는 제1전압신호와 제2전압신호를 입력받아, 상기 두 신호의 차이만큼의 신호를 일정하게 증폭하여 출력하는 차동증폭부(61)와,A differential amplifier 61 which receives the first voltage signal and the second voltage signal output from the voltage signal generator 50 and constantly amplifies and outputs a signal corresponding to the difference between the two signals;
상기 차동증폭부(61)로부터 출력되는 신호를 여파하고 증폭하여 출력하는 2차증폭부(65)로 이루어져 있다.It consists of a secondary amplifier 65 for filtering, amplifying and outputting the signal output from the differential amplifier 61.
상기 차동증폭부(61)의 내부구성은 제1도의 종래 기술의 기준전압 발생기에서 설명한 차동증폭부(21)와 같으며, 증복을 피하기 위해 설명을 생략하기로 한다.The internal configuration of the differential amplifier 61 is the same as the differential amplifier 21 described in the reference voltage generator of the prior art of FIG. 1, and description thereof will be omitted to avoid amplification.
상기 2차증폭부(65)의 내부구성은 제1도의 종래 기술의 기준전압 발생기에서 설명한 2차증폭부(21)와 같으며, 증복을 피하기 위해 설명을 생략하기로 한다.The internal configuration of the secondary amplifier 65 is the same as the secondary amplifier 21 described in the reference voltage generator of the prior art of FIG. 1, and description thereof will be omitted to avoid amplification.
상기 신호궤환부(70)의 구성은, 구동 제어신호(VB)가 게이트로 입력되고 구동전원(Vcc)이 소스로 입력되고 상기 전압신호 생성부(50)의 제1트랜지스터(Q51)의 베이스가 드레인으로 연결되어 있는 피모스(MP70)와, 상기 피모스(MP70)의 드레인이 에미터로 연결되고 상기 연산증폭기(60)의 출력단자가 베이스로 연결되고 컬렉터가 접지되어 있는 트랜지스터(Q70)로 이루어져 있다.In the configuration of the signal feedback unit 70, a driving control signal V B is input to a gate, a driving power source Vcc is input to a source, and a base of the first transistor Q51 of the voltage signal generator 50 is provided. Is connected to the drain of the PMOS (MP70), the drain of the PMOS (MP70) is connected to the emitter, the output terminal of the operational amplifier 60 is connected to the base and the transistor (Q70) is grounded to the collector consist of.
상기 신호출력부(80)의 구성은, 구동 제어신호(VB)가 게이트로 입력되고 구동전원(Vcc)이 소스로 입력되는 피모스(MP80)와, 상기 피모스(MP80)의 드레인이 에미터로 연결되고 상기 연산증폭기(60)의 출력단자가 베이스로 연결되고 컬렉터가 접지되어 있는 트랜지스터(Q80)로 이루어져 있다.The signal output unit 80 includes a PMOS MP80 in which a drive control signal V B is input to a gate, and a drive power source Vcc is input to a source, and a drain of the PMOS MP80 is disposed at the EMI. And a transistor Q80 having an output terminal of the operational amplifier 60 connected to a base and a collector grounded.
상기 여파부(90)의 구성은, 상기 신호출력부(80)의 피모스(MP80)의 드레인이 일측단자로 연결되고 타측단자가 접지되어 있는 제1커패시터(C91)와, 상기 신호출력부(80)의 피모스(MP80)의 드레인이 일측단자로 연결되고 타측단자가 접지되어 있는 제2커패시터(C92)로 이루어져 있다.The filter unit 90 may include a first capacitor C91 having a drain of the PMOS MP80 of the signal output unit 80 connected to one terminal and a ground terminal of the other terminal, and the signal output unit ( The drain of the PMOS MP80 of 80 is connected to one terminal and the second capacitor C92 having the other terminal grounded.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.The operation of the present invention made as described above is as follows.
제4도에서, 입력전압(Vin)이 인가되면, 전압신호 생성부(50)의 제1저항(R51) 및 제2저항(R52)의 저항값에 의해 제1전압신호의 값이 결정되어 연산증폭기(60)의 차동증폭부(61)의 제1피모스(MP61)로 입력되고, 제3저항(R13)의 값에 따라 제2전압 신호의 값이 결정되어 상기 연산증폭기(60)의 차동증폭부(61)의 제2피모스(MP62)로 입력된다.In FIG. 4, when the input voltage Vin is applied, the value of the first voltage signal is determined by the resistance values of the first resistor R51 and the second resistor R52 of the voltage signal generator 50. It is input to the first PMOS MP61 of the differential amplifier 61 of the amplifier 60, the value of the second voltage signal is determined according to the value of the third resistor R13, and the differential of the operational amplifier 60 It is input to the second PMOS MP62 of the amplifier 61.
상기 연산증폭기(60)의 차동증폭부(61)는 상기 제1전압신호 및 제2전압신호의 차이에 따라 해당하는 만큼의 신호를 출력하며, 2차증폭부(65)는 상기 차동증폭부(61)로부터 출력되는 신호를 여파하고 다시 증폭하여 출력한다.The differential amplifier 61 of the operational amplifier 60 outputs a corresponding signal according to the difference between the first voltage signal and the second voltage signal, and the secondary amplifier 65 is the differential amplifier ( 61) Filter the signal output from 61) and amplify and output it again.
신호궤환부(70)는 구동 제어신호(VB)가 인가됨에 따라 피모스(MP70)가 구동되고, 상기 연산증폭기(60)의 출력신호에 따라 트랜지스터(Q70)가 구동되어 상기 전압신호 생성부(50)로 신호(Vfed)를 궤환시킨다.In the signal feedback unit 70, the PMOS MP70 is driven by the driving control signal V B , and the transistor Q70 is driven in response to the output signal of the operational amplifier 60 to generate the voltage signal generator. At 50, the signal Vfed is fed back.
신호출력부(80)는 구동 제어신호(VB)가 인가됨에 따라 피모스(MP80)가 구동되어 일정한 크기의 출력전압(Vout)을 발생시킨다.As the driving control signal V B is applied to the signal output unit 80, the PMOS MP80 is driven to generate an output voltage Vout having a predetermined magnitude.
그런데, 상기에서 연산증폭기(60)의 가상접지에 따라 반전입력단자 및 비반전입력단자의 전위는 같으므로, 상기 전압신호 생성부(50)의 제1저항(R51)에 흐르는 전류(I1)의 값은 상기식(1)과 같으며, 입력전압(Vin)으로부터 일정 전위가 떨어진 궤환전압(Vfed)의 크기는 아래의 식(4)와 같이 된다.However, since the potentials of the inverting input terminal and the non-inverting input terminal are the same according to the virtual ground of the operational amplifier 60, the current I1 flowing through the first resistor R51 of the voltage signal generating unit 50 is equal to. The value is the same as that of Equation (1), and the magnitude of the feedback voltage Vfed whose constant potential is separated from the input voltage Vin is as shown in Equation (4) below.
상기 식(4)에서 제2저항(R52)과 제3저항(R13)의 크기가 같다고 가정할 경우, 상기 출력전압(Vout)의 값은 약1.25볼트가 된다.Assuming that the magnitudes of the second resistor R52 and the third resistor R13 are the same in Equation (4), the value of the output voltage Vout becomes about 1.25 volts.
그리고, 상기 전압신호 생성부(50)의 제2저항(R52)과 제3저항(R53)의 크기가 같고, 상기 신호궤환부(70)의 트랜지스터(Q70)의 에미터-베이스간 전압(VBEQ70)과 상기 신호출력부(80)의 트랜지스터(Q80)의 에미터-베이스간 전압(VBEQ80)의 크기가 같을 경우, 출력전압(Vout)의 크기는 아래의 식(5)와 같이 계산된다.The second resistor R52 and the third resistor R53 of the voltage signal generator 50 have the same magnitude, and the emitter-base voltage V of the transistor Q70 of the signal feedback unit 70 is the same. When BEQ70 and the emitter-base voltage V BEQ80 of the transistor Q80 of the signal output unit 80 are the same, the magnitude of the output voltage Vout is calculated as shown in Equation 5 below. .
그리고, 여파부(90)의 제1커패시터(C41) 및 제2커패시터(C42)는 상기 신호출력부(80)로부터의 출력전압(Vout)을 여파하여 출력함으로써, 보다 안정적인 기준전압이 출력전압(Vout)을 얻도록 한다.The first capacitor C41 and the second capacitor C42 of the filter unit 90 filter and output the output voltage Vout from the signal output unit 80, whereby a more stable reference voltage is obtained. Vout).
그런데, 상기 여파부(90)의 각 커패시터(C41, C42)는 상기 신호궤환부(70)와 신호출력부(80)별도로 구성되어 전압신호 생성부(50)로 궤환되는 신호의 값에 영향을 미치지 않는다.However, the capacitors C41 and C42 of the filter unit 90 are configured separately from the signal feedback unit 70 and the signal output unit 80 to affect the value of the signal fed back to the voltage signal generation unit 50. Not crazy
즉, 상기 제2도에서 보면, 상기 연산증폭기(60)가 차동증폭부(61)와 2차증폭부(65)의 2단계 구조로 이루어져 있을 경우, 상기 차동증폭부(61)의 출력이 첫 번째 극(pole)이 되고 상기 2차증폭부(65)의 출력이 두 번째 극이 되며, 상기 신호궤환부(70)의 출력이 세 번째 극이 된다.That is, in FIG. 2, when the operational amplifier 60 has a two-stage structure of the differential amplifier 61 and the secondary amplifier 65, the output of the differential amplifier 61 is first. It becomes the second pole (pole) and the output of the secondary amplifier 65 is the second pole, the output of the signal feedback unit 70 is the third pole.
그런데, 제3도에서 보면, 상기 세 번째 극은 상기 여파부(90)의 커패시터(C41, C42)가 없는 무부하시에는, 두 번째 극을 넘어서 고주파 영역에 있으므로 이 회로의 안정성에는 아무런 영향을 주지 않는다.However, in FIG. 3, when the third pole is unloaded without the capacitors C41 and C42 of the filter unit 90, the third pole is in the high frequency region beyond the second pole, and thus does not affect the stability of the circuit. Do not.
그리고, 보다 안정된 출력전압(Vout)을 얻기 위해 상기 여파부(90)의 커패시터(C41, C42)와 같은 부하를 장착한 경우에도, 상기 신호출력부(80)와 여파부(90)의 회로는 상기 신호궤환부(70)와는 별도의 1개의 극을 갖는 회로로 동작하므로 전체 회로의 안정성에 영향을 미치지 않는다.In addition, even when a load such as capacitors C41 and C42 of the filter unit 90 is mounted in order to obtain a more stable output voltage Vout, the circuits of the signal output unit 80 and the filter unit 90 are Since it operates as a circuit having one pole separate from the signal feedback unit 70, it does not affect the stability of the entire circuit.
따라서, 상기와 같이 동작하는 이 발명의 효과는, 보다 특성 좋고 노이즈가 적은 기준전압을 얻기 위해 부하단에 고역통과필터용 커패시터를 장착하여도 회로가 진동하지 않는, 위상 이득이 좋은 부하에 무관한 기준전압 발생기를 제공하도록 한 것이다.Therefore, the effect of the present invention operating as described above is independent of a load having a good phase gain in which the circuit does not vibrate even when a high pass filter capacitor is mounted at the load stage to obtain a more characteristic and low noise reference voltage. It is to provide a reference voltage generator.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021315A KR0154820B1 (en) | 1995-07-20 | 1995-07-20 | Reference voltage generator having no-concern with load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021315A KR0154820B1 (en) | 1995-07-20 | 1995-07-20 | Reference voltage generator having no-concern with load |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008898A KR970008898A (en) | 1997-02-24 |
| KR0154820B1 true KR0154820B1 (en) | 1998-12-15 |
Family
ID=19420979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950021315A KR0154820B1 (en) | 1995-07-20 | 1995-07-20 | Reference voltage generator having no-concern with load |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154820B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791914B1 (en) * | 2002-04-17 | 2008-01-04 | 가부시키가이샤 모리야마 | Closed kneader |
-
1995
- 1995-07-20 KR KR1019950021315A patent/KR0154820B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008898A (en) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2078303C (en) | Voltage regulator | |
| KR101018950B1 (en) | Constant voltage outputting circuit | |
| KR102528632B1 (en) | Voltage regulator | |
| JP2007174029A (en) | Gain variable circuit and automatic gain control amplifier using the same | |
| JP2000151291A (en) | Operational amplifier | |
| EP0643478A1 (en) | Cascode circuit operable at a low working voltage and having a high output impedance | |
| US5117200A (en) | Compensation for a feedback amplifier with current output stage | |
| US20010017569A1 (en) | Amplifier circuit for a physical random number generator and a random number generator using the same | |
| KR20060056419A (en) | Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof | |
| US20040239426A1 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
| US6909327B2 (en) | Amplifier | |
| US20040135632A1 (en) | Variable gain amplifier | |
| KR0154820B1 (en) | Reference voltage generator having no-concern with load | |
| US6476680B2 (en) | Cascode amplifying circuit and folded cascode amplifying circuit | |
| US20070252648A1 (en) | Operational amplifier | |
| US7057463B2 (en) | Differential amplifier with improved frequency characteristic | |
| JPH09130162A (en) | Current driver circuit with side current adjustment | |
| US7443207B2 (en) | Differential output circuit with stable duty | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| US4431973A (en) | Operational amplifier | |
| US6611173B2 (en) | Miller effect-based circuit for splitting poles | |
| JPH0612856B2 (en) | Amplifier circuit | |
| US6049237A (en) | Voltage/current converting circuit and PLL circuit including this circuit | |
| JP2005080090A (en) | Output voltage control circuit of differential amplifier circuit and voltage detector | |
| JPH08307224A (en) | Operational amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |