KR0154703B1 - Apparatus and method of phase error correction and block synchronization - Google Patents
Apparatus and method of phase error correction and block synchronizationInfo
- Publication number
- KR0154703B1 KR0154703B1 KR1019950049342A KR19950049342A KR0154703B1 KR 0154703 B1 KR0154703 B1 KR 0154703B1 KR 1019950049342 A KR1019950049342 A KR 1019950049342A KR 19950049342 A KR19950049342 A KR 19950049342A KR 0154703 B1 KR0154703 B1 KR 0154703B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- acquisition
- channel
- block synchronization
- response
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
직교변복조기를 이용한 무선전송장비의 수신단에서 위상오류 정정 및 블럭동기화 기술Phase Error Correction and Block Synchronization Technique at the Receiver of Radio Transmission Equipment Using Orthogonal Modulation Demodulator
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
신드롬비트를 이용한 위상오류 정정 및 블럭동기화 장치와 그 방법을 구현한다.Phase error correction and block synchronization device using syndrome bit and its method are implemented.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명은 송신단의 부호기에서 생성한 패러티비트를 수신단의 복호기에서 패러티비트를 재생성하고 이를 수신된 패러티비트와 배타적 조합을 통하여 신드롬비트를 이용하여 위상오류 정정 및 블럭동기화를 수행한다. 또한 본 발명은 수신되어진 I,Q채널의 각각에 대하여 신드롬을 생성하여 비트정렬을 하고 각각의 채널에 대한 수신신호의 위상상태를 검출하여 위상오류를 정정하고 최대 2번째의 시도에 블럭동기를 수행한다.In the present invention, the parity bits generated by the encoder of the transmitter are regenerated by the decoder of the receiver, and phase error correction and block synchronization are performed using syndrome bits through an exclusive combination with the received parity bits. In addition, the present invention generates a syndrome for each of the received I and Q channels, performs bit alignment, detects the phase state of the received signal for each channel, corrects the phase error, and performs block synchronization on a maximum of two attempts. do.
4. 발명의 중요한 용도4. Important uses of the invention
위상오류 정정 및 블럭동기화하는 무선전송장비에 사용된다.Used for radio transmission equipment to correct phase error and block synchronization.
Description
제1도는 본 발명의 위상오류 정정 및 블럭동기화 장치의 실시예를 보여주는 도면.1 is a diagram showing an embodiment of a phase error correction and block synchronization device of the present invention.
제2도는 본 발명의 위상오류 정정 및 블럭동기화 장치의 또 다른 실시예를 보여주는 도면.2 is a view showing another embodiment of the phase error correction and block synchronization device of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : I채널 신드롬 발생기 4 : Q채널 신드롬 발생기2: I-channel syndrome generator 4: Q-channel syndrome generator
8 : 프레임포착 유무판단부 10 : 프레임비포착 검증부8: frame capture and judgment section 10: frame capture capture verification unit
12 : 프레임포착 검증부 14 : 블럭동기 실패유무 판단부12: frame acquisition verification unit 14: block synchronization failure determination unit
16 : 위상오류 정정부 62 : 위상정보 결정부16: phase error correction unit 62: phase information determination unit
본 발명은 직교변복조기를 이용한 무선전송장비에 관한 것으로, 특히 직교변복조기를 이용한 전송장비에서 발생하는 위상의 모호성에 따른 오류정정기능과 블럭동기화 기능을 신드롬비트(syndrome bit)를 이용하여 수행하는 장치 및 그 방법에 관한 것이다.The present invention relates to a wireless transmission device using an orthogonal demodulator, and more particularly, an apparatus for performing an error correction function and a block synchronization function using a syndrome bit according to the ambiguity of a phase generated in a transmission device using an orthogonal demodulator. It's about how.
직교변복조기를 이용한 무선전송장비를 사용하여 신호를 송수신하는 경우 신호의 왜곡은 통상 채널경로상에서 발생하는 백색 가우시안 잡음(white gaussian noise)으로 인하여 발생된다. 이와 같은 신호의 왜곡을 보상하기 위하여 수신단에는 전단 오류정정기(Forward error corrector)를 구비하고 있다. 수신단에 있는 전단 오류정정기가 오류정정기능을 수행할 때는 우선 직교 변복조방식에서 발생하는 위상의 모호성과 신호비트의 시작점을 찾는(즉 수신신호의 프레임을 포착하는) 블럭동기화를 먼저 행한다.When transmitting and receiving a signal using a wireless transmission device using an orthogonal modulation demodulator, signal distortion is usually caused by white gaussian noise generated on a channel path. In order to compensate for such a distortion of the signal, a receiver includes a forward error corrector. When the error correction function at the receiving end performs the error correction function, block synchronization is first performed to find the start point of the signal bit and the ambiguity of the phase generated by the orthogonal modulation and demodulation method.
상기 위상모호성을 해결하는 종래의 기술은 차분부호비트를 이용하는 방법이 있다. 그러나 이 방법은 이득열화에 의하여 성능이 저하되는 문제점이 있다. 그리고 상기 블럭동기화를 수행하기 위한 종래의 기술은 특정한 가드비트(guard bit)를 사용하는 방법이 있다. 그러나 이 방법은 가드비트라는 리던던시 생성에 의한 전송효율이 떨어지는 단점이 있다.Conventional techniques for solving the phase ambiguity include a method using differential code bits. However, this method has a problem in that performance is degraded due to gain deterioration. In addition, the conventional technique for performing the block synchronization is a method using a specific guard bit (guard bit). However, this method has a disadvantage in that the transmission efficiency due to the redundancy generation called guard bits decreases.
따라서 본 발명의 목적은 신드롬비트를 이용한 위상오류 정정 및 블럭동기화 장치와 그 방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an apparatus and method for phase error correction and block synchronization using syndrome bits.
본 발명의 다른 목적은 위상정정기능의 성능과 전송효율이 뛰어난 위상오류 정정 및 블럭동기화 장치와 그 방법을 제공하는데 있다.Another object of the present invention is to provide a phase error correction and block synchronization device and method having excellent performance and transmission efficiency of a phase correction function.
본 발명의 또 다른 목적은 빠른 블럭동기를 수행하여 시스템 초기화 시간을 줄이는 장치 및 그 방법을 제공하는데 있다.It is still another object of the present invention to provide an apparatus and method for reducing system initialization time by performing fast block synchronization.
본 명세서에서 비동기 카운터라 함은 수신단에서 송신단이 보낸 프레임을 포착하지 못하였을 때 동작하는 카운터로 정의하며, 동기카운터라 함은 수신단에서 송신단이 보낸 프레임을 포착하였을 때 동작하는 카운터로 정의한다.In the present specification, an asynchronous counter is defined as a counter that operates when a receiver does not capture a frame sent by a transmitter, and a synchronous counter is defined as a counter that operates when a receiver sends a frame.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 위상오류 정정 및 블럭동기화 장치의 실시예를 보여주는 단면이다.1 is a cross-sectional view showing an embodiment of the phase error correction and block synchronization device of the present invention.
I채널 신드롬 발생기(2)는 I채널의 수신신호에 대한 제1신드롬비트를 생성한다. Q채널 신드롬 발생기(4)는 Q채널의 수신신호에 대한 제2신드롬비트를 생성한다. 합산부(6)는 생성된 상기 제1신드롬비트와 제2신드롬비트를 합산한다. 프레임포착유무 판단부(8)는 상기 수신신호 한 프레임주기 동안의 상기 합산부(6)의 합산값들을 카운트하여 미리 정해진 프레임포착유무 기준값과 비교하여 프레임포착유무를 판단한다. 프레임포착 검증부(12)는 상기 프레임포착유무 판단부(8)의 상기 프레임포착에 응답하여 그후 일정 기간 동안의 프레임 포착카운트값이 미리 정해진 프레임포착기준값과 비교하여 프레임포착을 검증하고 프레임포착이 검증됨에 응답하여 블럭동기를 나타내는 동기신호를 발생한다. 프레임 비포착 검증부(10)는 상기 프레임포착유무 판단부(8)의 상기 프레임비포착에 응답하여 그후 일정 기간 동안의 프레임 비포착 카운트값이 미리 정해진 프레임 비포착기준값과 비교하여 프레임 비포착을 검증하고 프레임 비포착이 검증됨에 응답하여 비트이동신호를 발생한다. 블럭동기실패유무판단부(14)는 상기 비트 이동신호의 발생횟수를 일정기간동안 카운트하여 미리 정해진 기준값과 비교하여 블럭동기실패유무를 판단한다. 위상오류 정정부(16)는 상기 블럭동기실패유무판단부(14)의 블럭동기실패에 의거하여 상기 블럭동기실패 횟수를 카운트하고 그에 따른 위상이동신호를 발생하며 상기 카운트한 값이 미리 정해진 기준값을 초과함에 응답하여 경보신호를 발생한다.The I-channel syndrome generator 2 generates a first syndrome bit for the received signal of the I-channel. The Q channel syndrome generator 4 generates a second syndrome bit for the received signal of the Q channel. The adder 6 adds the generated first syndrome bit and second syndrome bit. The frame capture determination unit 8 determines the frame capture by comparing the sum of the sum values of the adder 6 during the frame period of the received signal with a predetermined frame capture reference value. The frame capture verification unit 12 verifies the frame capture by comparing the frame capture count value for a predetermined period with the frame capture count value for a predetermined period in response to the frame capture by the frame capture existence determination unit 8. In response to the verification, a synchronization signal indicating block synchronization is generated. The frame non-acquisition verifying unit 10 detects the frame non-acquisition by comparing the frame non-acquisition count value for a predetermined period after the frame non-acquisition determination unit 8 with the frame non-acquisition determination unit 8. And generate a bit shift signal in response to verifying that frame acquisition is verified. The block synchronization failure determining unit 14 counts the number of occurrences of the bit shift signal for a predetermined period and compares the block synchronization failure with a predetermined reference value to determine whether there is a block synchronization failure. The phase error correction unit 16 counts the number of block synchronization failures based on the block synchronization failure of the block synchronization failure determining unit 14, generates a phase shift signal accordingly, and counts the predetermined reference value. An alarm signal is generated in response to the excess.
제2도의 구성의 의거하여 본 발명의 일실시예의 동작을 설명한다.The operation of one embodiment of the present invention will be described based on the configuration of FIG.
I채널 신드롬 발생기(2) 및 Q채널 신드롬 발생기(4)에서 발생하는 신드롬비트는 0 또는 1이다. 만약 신드롬발생기들(2,4)은 해당 채널 수신신호가 해당 채널의 송신신호와 같을 경우에는 0을 생성하고, 다른 경우에는 1을 생성한다. 상기 I채널 신드롬 발생기(2) 및 Q채널 신드롬 발생기(4)에서 발생한 신드롬비트들을 합산부(6)에서 합산된다. 합산출력값은 0,1,2중 하나의 값이 될 것이다. 상기 합산출력값은 프레임포착유무 판단부(8)의 신드롬카운터(20)에 인가된다.The syndrome bits generated by the I-channel syndrome generator 2 and the Q-channel syndrome generator 4 are zero or one. The syndrome generators 2 and 4 generate 0 when the channel reception signal is the same as the transmission signal of the channel, and generate 1 when the channel generator signal is the same as the transmission signal of the channel. The summation bits generated by the I-channel syndrome generator 2 and the Q-channel syndrome generator 4 are summed by the adder 6. The summed output value will be one of 0,1,2. The summation output value is applied to the syndrome counter 20 of the frame capture determination unit 8.
신드롬카운터(20)는 합산부(6)에서 계속해서 출력되는 합산출력값을 한 프레임주기 동안 카운트한다. 카운트된 값 CNT1은 신드롬 비교기(22)에 인가되고, 이때 신드롬카운터(20)는 초기화되어 다시 카운트를 수행한다. 신드롬 비교기(22)는 신드롬카운터(20)에서 출력되는 카운트값 CNT1을 입력으로 미리 정해진 프레임포착유무 기준값 TH1과 비교하여 프레임포착유무를 판단한다. 만약 CNT1TH1이면 프레임을 포착하지 못했다는 의미이고, 만약 CNT1TH1이면 프레임을 포착하였다는 의미이다. 따라서 CNT1TH1일 경우에는 프레임 비포착 검증부(10)의 비동기카운터(24)가 동작하게 되고, CNT1TH1일 경우에는 인버터(30)에 의하여 동기카운터(32)가 동작하게 된다.The syndrome counter 20 counts the sum output value continuously output from the adder 6 for one frame period. The counted value CNT1 is applied to the syndrome comparator 22, where the syndrome counter 20 is initialized and counts again. The syndrome comparator 22 determines whether the frame is captured by comparing the count value CNT1 output from the syndrome counter 20 to a predetermined frame capture existence reference value TH1. If CNT1TH1, the frame was not captured. If CNT1TH1, the frame was captured. Therefore, in the case of CNT1TH1, the asynchronous counter 24 of the frame non-acquisition verification unit 10 is operated. In the case of CNT1TH1, the synchronous counter 32 is operated by the inverter 30.
프레임포착 검증부(12)의 동기카운터(32)는 신드롬비교기(22)에서 CNT1TH1상태(프레임포착)가 출력될때마다 카운트하여 출력한다. 카운트된 값은 CNT3은 동기비교기(34)에 인가된다. 동기비교기(34)는 입력된 상기 카운트값 CNT3을 미리 정해진 프레임포착기준값 TH3과 비교하여 프레임포착을 검증한다. 만약 CNT3TH3이면 프레임포착이 검증된 것으로 보고 그에 응답하여 블럭동기를 나타내는 동기신호를 발생한다. 동기카운터(32)는 이후 동기비교기(34)의 출력과 신드롬비교기(22)의 출력을 오아게이트(36)를 통하여 논리합하여 CNT1TH1도 아니고 CNT3TH3도 아닐 때 초기화되고 다시 카운트를 수행한다.The synchronization counter 32 of the frame acquisition verification unit 12 counts and outputs each time the CNT1TH1 state (frame acquisition) is output from the syndrome comparator 22. The counted value is applied to the sync comparator 34 with CNT3. The synchronous comparator 34 verifies the frame capture by comparing the input count value CNT3 with a predetermined frame capture reference value TH3. If CNT3TH3, frame acquisition is considered to be verified and in response generates a synchronization signal indicating block synchronization. The synchronous counter 32 then initializes the output of the synchronous comparator 34 and the output of the comparator comparator 22 through the oragate 36 to initialize and count again when it is neither CNT1TH1 nor CNT3TH3.
한편 프레임 비포착 검증부(10)의 비동기카운터(24)는 신드롬비교기(22)에서 CNT1TH1상태(프레임 비포착)가 출력될때마다 카운트하여 출력한다. 카운트된 값 CNT2는 비동기비교기(26)에 인가된다. 비동기비교기(26)는 입력된 상기 카운트값 CNT2를 미리 정해진 프레임 비포착기준값 TH2와 비교하여 프레임 비포착을 검증한다. 만약 CNT2TH2이면 프레임 비포착이 검증된 것으로 보고 그에 응답하여 블럭동기를 위해 비트이동신호를 발생한다. 상기 비동기카운터(24)는 이후 비동기비교기(26)의 출력과 신드롬비교기(22)의 출력이 인버터(30)에 의하여 반전된 값을 논리합하여 CNT1TH1도 아니고 CNT2TH2도 아닐 때 초기화되고 다시 카운트를 수행한다. 또한 비동기비교기(26)의 CNT2TH2상태 출력(즉 비트이동신호 발생)은 다음단의 블럭동기 실패유무판단부(14)의 비트이동카운터(38)에 인가된다.On the other hand, the asynchronous counter 24 of the frame acquisition verification unit 10 counts and outputs each time the CNT1TH1 state (frame acquisition) is output from the syndrome comparator 22. The counted value CNT2 is applied to the asynchronous comparator 26. The asynchronous comparator 26 verifies the frame non-acquisition by comparing the input count value CNT2 with a predetermined frame non-acquisition reference value TH2. If CNT2TH2, frame acquisition is considered verified and a bit shift signal is generated for block synchronization in response. The asynchronous counter 24 then initializes when the output of the asynchronous comparator 26 and the output of the syndrome comparator 22 are inverted by the inverter 30, and is not CNT1TH1 or CNT2TH2. . In addition, the CNT2TH2 state output of the asynchronous comparator 26 (that is, bit shift signal generation) is applied to the bit shift counter 38 of the block synchronization failure determination unit 14 of the next stage.
블럭동기실패유무판단부(14)의 비트이동카운터(38)는 비동기비교기(26)에서 CNT2TH2상태(비트이동신호 발생)가 출력될때마다 카운트하여 출력한다. 이때 카운트된 값 CNT4는 비트이동비교기(40)에 인가된다. 비트이동비교기(40)는 입력된 상기 카운트값 CNT4를 미리 정해진 기준값 TH4와 비교하여 블럭동기실패유무를 판단한다. 만약 CNT4TH4이면 블럭동기실패를 의미하므로 블럭동기하기전에 우선 위상오류정정을 수행하여야 한다.The bit shift counter 38 of the block synchronization failure determining unit 14 counts and outputs each time the CNT2TH2 state (bit shift signal generation) is output from the asynchronous comparator 26. At this time, the counted value CNT4 is applied to the bit shift comparator 40. The bit shift comparator 40 compares the input count value CNT4 with a predetermined reference value TH4 to determine whether there is a block synchronization failure. If CNT4TH4 means block synchronization failure, phase error correction should be performed before block synchronization.
따라서 위상오류 정정부(16)는 상기 블럭동기실패유무판단부(14)의 블럭동기실패에 의거하여 상기 블럭동기실패 횟수를 위상이동카운터(42)를 통하여 카운트하고 그에 따른 위상이동신호를 발생하며 상기 카운트한 값이 미리 정해진 기준값을 초과함에 응답하여 경보신호를 발생한다.Therefore, the phase error correction unit 16 counts the number of block synchronization failures through the phase shift counter 42 based on the block synchronization failure of the block synchronization failure determining unit 14, and generates a phase shift signal accordingly. An alarm signal is generated in response to the counted value exceeding a predetermined reference value.
상기와 같은 제1도의 실시예는 위상의 모호성을 해결하는 문제와 블럭동기화를 수행하기 위한 문제를, 부호의 특성을 이용하여 해결하는 방법을 제시한다. 상기 제1도의 동작을 요약하면 하기와 같다.The embodiment of FIG. 1 as described above proposes a method of solving the problem of solving phase ambiguity and the problem of performing block synchronization by using the characteristics of the code. The operation of FIG. 1 is summarized as follows.
제1도의 기술에서는 송신단 부호기에서 생성한 패러티비트를 수신단의 복호기에서 패러티비트를 재생성하여 수신된 패러티비트와 배타적 논리합을 수행하므로 만들어지는 신드롬비트(syndrom bit)를 이용한다. 상기 신드롬비트를 이용한 위상 모호성 해결과 블럭동기를 수행하는 방법은 다음과 같다. 수신단에서 복호기능을 수행하기 위하여서는 위상 모호성과 블럭동기가 동시에 선행되어야 한다. 그래서 수신단에서는 수신되어진 I,Q채널의 신호들에서 신드롬비트를 생성한 후 이들의 합을 이용하여 비트정렬을 시도해 본다. 만약 실패하면 수신신호를 논리 조합하여 얻은 위상신호들의 위상정렬을 재시도한다.The technique of FIG. 1 uses a syndrome bit that is generated by performing an exclusive OR on the received parity bit by regenerating the parity bit in the decoder of the receiving end using the parity bit generated by the transmitting end encoder. The method of solving phase ambiguity and block synchronization using the syndrome bit is as follows. In order to perform the decoding function at the receiver, phase ambiguity and block synchronization must be preceded simultaneously. Therefore, the receiver generates syndrome bits from the received I and Q channel signals and attempts bit alignment using the sum of them. If it fails, retry the phase alignment of the phase signals obtained by logical combination of the received signals.
상기한 제1도와 같은 실시예의 기술은, 종래의 기술들에 대비하여 위상정정기능의 성능과 전송효율이 뛰어난 장점이 있다.The technique of the embodiment as shown in FIG. 1 has an advantage of superior performance and transmission efficiency of the phase correction function as compared with the conventional techniques.
그런데, 제1도와 같은 실시예는 위상신호들의 위상정렬 재시도 횟수는 최악의 경우 4가지 경우를 다 시도하여 보고 블럭동기화가 이루어진다는 것이다. 위상모호성으로 인한 수신신호의 상태는 하기 표(1)과 같이 최대 4가지의 경우로 요약된다.However, in the embodiment shown in FIG. 1, the number of phase alignment retries of the phase signals is the worst case. The state of the received signal due to phase ambiguity is summarized into four cases as shown in Table 1 below.
따라서 제1도의 실시예와 같은 방법은 블럭동기화하는 시간을 많이 소모하므로 시스템 초기화에 많은 시간이 소요되는 단점이 있다.Therefore, the method as in the embodiment of FIG. 1 consumes a lot of time for block synchronization, and thus has a disadvantage in that a lot of time is required for system initialization.
제2도에서는 제1도에서의 단점을 해결하는 다른 실시예의 도면을 보여주고 있다.FIG. 2 shows a diagram of another embodiment which addresses the disadvantages of FIG.
제2도에 따른 실시예는 제1도와는 달리 I 및 Q채널별로, 프레임포착유무판단부(52,68), 프레임비포착 검증부(54,70), 프레임포착검증부(56,72)가 각각 구비되어 있다. 이들의 동작은 제1도의 각 구성에 따른 동작과 동일하다. 그리고 제2도에서는 I,Q채널별로 동기/비동기의 판단을 완료하는 판단완료기(58,74)가 새롭게 구비되어 있고, 블럭동기실패유무판단부(60)가 새로운 입출력 연결관계를 가진다. 또한 위상이동해야할 위상정보를 결정하는 위상정보결정부(62)를 새롭게 구비한다.Unlike the first embodiment, the embodiment according to FIG. 2 differs from each other in FIG. 1 according to the I and Q channels, and the frame capture / non-detection units 52 and 68, the frame non-acquisition verification unit 54 and 70, and the frame acquisition verification unit 56 and 72. Each is provided. Their operation is the same as the operation according to each configuration of FIG. In FIG. 2, decision completion units 58 and 74 are newly provided for completing I / Q channels, and the block synchronization failure determining unit 60 has a new I / O connection relationship. In addition, a phase information determining unit 62 for determining phase information to be phase shifted is newly provided.
이러한 제2도와 구성을 참조하여 그 동작을 설명한다.The operation thereof will be described with reference to FIG.
먼저 I채널쪽의 동작을 먼저 살펴본다. I채널 신드롬발생기(50)에서 신드롬비트를 생성하면 I채널 프레임 포착 유무판단부(52)는 한 프레임주기 동안에 생성되는 신드롬비트를 카운트하고 카운트한 값 ICNT1을 미리 정해진 프레임포착유무 기준값 ITH1과 비교하여 프레임포착유무를 판단한다. 만약 ICNT1ITH1일 경우에는 I프레임 비포착 검증부(54)가 동작하게 되고, ICNT1ITH1일 경우에는 I프레임 포착 검증부(56)가 동작하게 된다.First, let's look at the operation on the I channel side. When the syndrome bit is generated by the I-channel syndrome generator 50, the I-channel frame capture / determination unit 52 counts the syndrome bit generated during one frame period, and compares the counted value ICNT1 with a predetermined frame acquisition reference value ITH1. Judging whether the frame is captured. In the case of ICNT1ITH1, the I frame non-acquisition verification unit 54 operates. In the case of ICNT1ITH1, the I frame acquisition verification unit 56 operates.
I채널 프레임포착 검증부(56)는 I채널 프레임포착유무 판단부(52)의 상기 프레임포착(ICNT1ITH1)에 응답하여 그후 일정 기간동안의 프레임포착 카운트값 ICNT3이 미리 정해진 프레임포착기준값 ITH3과 비교하여 프레임포착을 검증한다. 만약 ICNT3ITH3이면 프레임포착이 검증되었음을 의미한다. 그리고, I채널 프레임비포착 검증부(54)는 I채널 프레임포착유무 판단부(52)의 상기 프레임비포착(ICNT1ITH1)에 응답하여 그후 일정 기간동안의 프레임 비포착 카운트값 ICNT2가 미리 정해진 프레임 비포착기준값 ITH2와 비교하여 프레임비포착을 검증한다. 만약 ICNT3In response to the frame acquisition ICNT1ITH1 of the I-channel frame acquisition determination unit 52, the I-channel frame acquisition verification unit 56 compares the frame acquisition count value ICNT3 for a predetermined period with the predetermined frame acquisition reference value ITH3. Verify frame capture. If ICNT3ITH3, frame acquisition has been verified. In addition, the I-channel frame rate acquisition verification unit 54 responds to the frame rate acquisition state ICNT1ITH1 of the I-channel frame acquisition existence determination unit 52, and the frame non-acquisition count value ICNT2 for a predetermined period thereafter is determined in advance. The frame rate acquisition is verified by comparison with the capture reference value ITH2. If ICNT3
ITH3이면 프레임포착이 검증되었음을 의미하고 이때에는 비트이동신호를 발생한다.If ITH3, the frame acquisition has been verified. In this case, a bit shift signal is generated.
I채널용 판단완료기(58)는 I채널 프레임포착 검증부(56)에서 프레임 포착검증상태가 출력되거나 I채널 프레임비포착 검증부(54)에서 프레임비포착검증상태가 출력되면 I채널 프레임의 포착 또는 비포착에 대한 판단이 완료되었음을 출력한다.When the I-channel frame acquisition verification unit 56 outputs the frame acquisition verification state or the I-channel frame acquisition acquisition unit 54 outputs the frame non-acquisition verification state, the I-channel determination completion unit 58 performs Outputs that the determination of capture or non-acquisition is complete.
다음으로, Q채널쪽의 동작을 살펴본다. Q채널 신드롬발생기(64)에서 신드롬비트를 생성하면 Q채널 프레임 포착 유무판단부(68)는 한 프레임주기동안에 생성되는 신드롬비트를 카운트하고 카운트한 값 QCNT1을 미리 정해진 프레임포착유무 기준값 QTH1과 비교하여 프레임포착유무를 판단한다. 만약 QCNT1QTH1일 경우에는 Q프레임 비포착 검증부(70)가 동작하게 되고, QCNT1QTH1일 경우에는 Q프레임 포착 검증부(72)가 동작하게 된다.Next, look at the operation of the Q channel side. When the Q-channel syndrome generator 64 generates a syndrome bit, the Q-channel frame acquisition / determination unit 68 counts syndrome bits generated during one frame period, and compares the counted value QCNT1 with a predetermined frame acquisition reference value QTH1. Judging whether the frame is captured. If QCNT1QTH1, the Q frame non-acquisition verification unit 70 is operated. In the case of QCNT1QTH1, the Q frame acquisition verification unit 72 is operated.
I채널 프레임포착 검증부(72)는 Q채널 프레임포착유무 판단부(68)의 상기 프레임포착(QCNT1QTH1)에 응답하여 그후 일정 기간동안의 프레임 포착카운트값 QCNT3이 미리 정해진 프레임포착기준값 QTH3과 비교하여 프레임포착을 검증한다. 만약 QCNT3QTH3이면 프레임포착이 검증되었음을 의미한다. 그리고, Q채널 프레임비포착 검증부(70)는 Q채널 프레임포착유무 판단부(68)의 상기 프레임비포착(QCNT1QTH1)에 응답하여 그후 일정 기간동안의 프레임 비포착카운값 QCNT2가 미리 정해진 프레임비포착기준값 QTH2과 비교하여 프레임비포착을 검증한다. 만약 QCNT3QTH3이면 프레임포착이 검증되었음을 의미하고 이때에는 비트이동신호를 발생한다.The I-channel frame acquisition verification unit 72 responds to the frame acquisition QCNT1QTH1 of the Q-channel frame acquisition determination unit 68, and then compares the frame acquisition count value QCNT3 for a predetermined period with the predetermined frame acquisition reference value QTH3. Verify frame capture. If QCNT3QTH3, frame acquisition has been verified. The Q-channel frame rate acquisition verification section 70 responds to the frame rate acquisition rate QCNT1QTH1 of the Q-channel frame rate acquisition determining unit 68, and then the frame rate acquisition count QCNT2 for a predetermined period is determined in advance. The frame rate acquisition is verified by comparing with the capture reference value QTH2. If QCNT3QTH3, frame acquisition has been verified and a bit shift signal is generated.
Q채널용 판단완료기(74)는 Q채널 프레임포착 검증부(72)에서 프레임 포착검증상태가 출력되거나 Q채널 프레임비포착 검증부(70)에서 프레임비포착검증상태가 출력되면 Q채널 프레임의 포착 또는 비포착에 대한 판단이 완료되었음을 출력한다.The Q-channel judgment completion unit 74 outputs the Q-channel frame when the frame acquisition verification state is output from the Q-channel frame acquisition verification unit 72 or the frame non-acquisition verification state is output from the Q-channel frame acquisition acquisition verification unit 70. Outputs that the determination of capture or non-acquisition is complete.
제2도에서 I채널용 판단완료기(58)의 출력과 Q채널용 판단완료기(74)의 출력은 앤드게이트(59)를 통하여 블럭동기실패유무판단부(60)의 비트이동카운터(100)의 리셋단에 연결되어 있다. 그리고, I채널프레임비포착 검증부(56)의 출력과 Q채널 프레임비포착 검증부(70)의 출력은 오아게이트(98)를 통하여 비트이동카운터(100)의 입력단에 연결되어 있다. 따라서 상기 비트이동카운터(100)는 I채널에서의 프레임포착 또는 비포착 판단완료되고 Q채널에서의 프레임 포착 또는 비포착 판단완료가 되면 초기화되어 동작하고 I채널프레임비포착검증부(56)의 출력 또는 Q채널 프레임비포착 검증부(70)의 출력이 있을때마다 카운트된다. 비트이동카운터(100)에서 카운트된 값 CNT4는 비트이동비교기(102)에 인가되어 미리 정해진 기준신호 TH4와 비교되므로 블럭동기실패유무가 결정된다. 만약 CNT4TH4이면 블럭동기실패를 의미한다. 블럭동기실패에 대한 정보는 위상정보결정부(62)에 인가된다.In FIG. 2, the output of the I-channel judgment completion unit 58 and the Q-channel determination completion device 74 are connected to the bit shift counter 100 of the block synchronization failure determining unit 60 through the AND gate 59. ) Is connected to the reset terminal. The output of the I-channel frame capture acquisition verification section 56 and the output of the Q-channel frame capture acquisition verification section 70 are connected to an input terminal of the bit shift counter 100 through an oragate 98. Accordingly, the bit shift counter 100 is initialized and operated when the frame acquisition or non-acquisition determination is completed on the I channel and the frame acquisition or non-acquisition determination on the Q channel is completed, and the output of the I-channel frame non-acquisition verification unit 56 is output. Or counted each time there is an output of the Q-channel frame rate acquisition verification unit 70. Since the value CNT4 counted by the bit shift counter 100 is applied to the bit shift comparator 102 and compared with a predetermined reference signal TH4, block synchronization failure is determined. If CNT4TH4, it means block synchronization failure. Information on block synchronization failure is applied to the phase information determining unit 62.
위상정보결정부(62)는 블럭동기실패유무판단부(60)로부터 블럭동기실패에 대한 정보가 인가되면 인에블된다. 인에이블된 위상정보결정부(62)는 I채널 프레임비포착 검증부(54)의 출력과, I채널 프레임포착 검증부(56)의 출력과, Q채널 프레임비포착 검증부(70)의 출력과, Q채널 프레임포착 검증부(72)의 출력을 입력으로 앞으로 이동해야 할 위상정보를 결정한다.The phase information determining unit 62 is enabled when information on block synchronization failure is applied from the block synchronization failure determining unit 60. The enabled phase information determiner 62 outputs the I-channel frame rate acquisition verification section 54, the output of the I-channel frame acquisition verification section 56, and the output of the Q-channel frame rate acquisition verification section 70. And the phase information to be moved forward with the output of the Q-channel frame acquisition verification unit 72 as an input.
만약 I채널 프레임비포착 검증부(54)의 출력과 Q채널 프레임비포착 검증부(70)의 출력이 동시에 있을 경우는 수신신호의 위상이 180°반전되어 있는 것이므로 위상정보결정부(62)는 위상정보를 -180°로 만들어 준다. 그리고 I채널 프레임포착 검증부(56)의 출력과 Q채널 프레임비포착 검증부(70)의 출력이 동시에 있을 경우는 수신신호의 위상이 90°반전되어 있는 것이므로 위상정보결정부(62)는 위상정보를 -90°로 만들어 준다. 또한 I채널 프레임비포착 검증부(54)의 출력과 Q채널 프레임포착 검증부(72)의 출력이 동시에 있을 경우는 수신신호의 위상이 270°반전되어 있는 것이므로 위상정보결정부(62)는 위상정보를 -270°로 만들어 준다.If the output of the I-channel frame rate acquisition verification section 54 and the output of the Q-channel frame rate acquisition verification section 70 are simultaneously present, the phase information determination section 62 is because the phase of the received signal is reversed by 180 °. Make the phase information -180 °. When the output of the I-channel frame capture verification section 56 and the output of the Q-channel frame rate capture verification section 70 are simultaneously present, the phase of the received signal is inverted by 90 °. Make the information -90 °. If the output of the I-channel frame capture verification section 54 and the output of the Q-channel frame capture verification section 72 are simultaneously present, the phase of the received signal is inverted by 270 °. Make the information -270 °.
상기 위상정보가 출력되면 위상오류가 정정되고 그에 따라 최대 2번째 시도에 블럭동기가 바로 이루어지게 된다. 블럭동기가 이루어지면 I채널프레임포착 검증부(56)와 Q채널 프레임포착 검증부(72)로부터 출력이 생성되며 이것은 앤드게이트(76)를 통하여 동기신호로 발생하게 된다.When the phase information is output, the phase error is corrected, and thus block synchronization is immediately performed at the maximum second attempt. When block synchronization is achieved, an output is generated from the I-channel frame acquisition verification unit 56 and the Q-channel frame acquisition verification unit 72, which is generated as a synchronization signal through the AND gate 76.
상술한 바와 같은 본 발명은 하기와 같은 효과가 있다. 첫째로, 위상모호성을 해결하기 위하여 차분부호비트를 사용치 않고 신드롬을 이용함으로써 종래 차등부호 적용으로 인한 오류확장을 방지하고 부호이득의 향상을 가져오는 장점이 있다. 둘째로, 블럭동기를 위하여 종래와 같은 가드비트의 삽입없이 신드롬을 이용하여 블럭동기를 수행함으로써 전송효율의 향상을 얻는 장점이 있다. 셋째로, 위상모호성을 위상정보결정부를 사용함으로써 신속한 위상정정 및 블럭동기를 수행할 수 있는 장점이 있다.The present invention as described above has the following effects. First, in order to solve the phase ambiguity, by using a syndrome without using a differential code bit, there is an advantage of preventing error extension due to the application of a conventional differential code and improving code gain. Second, there is an advantage of improving the transmission efficiency by performing block synchronization using a syndrome without inserting guard bits as in the prior art for block synchronization. Third, the phase ambiguity can be used to perform phase correction and block synchronization quickly by using the phase information determining unit.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049342A KR0154703B1 (en) | 1995-12-13 | 1995-12-13 | Apparatus and method of phase error correction and block synchronization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049342A KR0154703B1 (en) | 1995-12-13 | 1995-12-13 | Apparatus and method of phase error correction and block synchronization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056499A KR970056499A (en) | 1997-07-31 |
| KR0154703B1 true KR0154703B1 (en) | 1998-11-16 |
Family
ID=19439671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950049342A KR0154703B1 (en) | 1995-12-13 | 1995-12-13 | Apparatus and method of phase error correction and block synchronization |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154703B1 (en) |
-
1995
- 1995-12-13 KR KR1019950049342A patent/KR0154703B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056499A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872791A (en) | Method and apparatus for data encoding and communication over noisy media | |
| US7158542B1 (en) | Dynamic preamble detection | |
| WO2014092516A1 (en) | Packet decoding method and apparatus | |
| EP0506750B1 (en) | Data error detection in data communications | |
| JPS62122349A (en) | Method and device for data error correction in modem | |
| US6459888B1 (en) | Method of estimating carrier frequency in a digital mobile communications system through multiple hypotheses performed on the received signal | |
| KR0154703B1 (en) | Apparatus and method of phase error correction and block synchronization | |
| US6504578B1 (en) | Apparatus and method for detecting vertical synchronizing signal of digital TV | |
| JP2000165260A (en) | Decoder | |
| JP2000174744A (en) | Frame synchronization circuit | |
| KR100227487B1 (en) | Field synchronization detection system in the hdtv | |
| JP2697502B2 (en) | Spread spectrum receiver | |
| WO2003003644A1 (en) | Improvements relating to data packet error detection | |
| KR100281050B1 (en) | Apparatus and method for detecting vertical synchronization signal of digital television | |
| KR100263707B1 (en) | Apparatus for detected data segmant sync signal of digtal tv | |
| JP2871495B2 (en) | Error correction code decoding method | |
| JP2000151550A (en) | Receiver | |
| Nguyen | Investigation of a Correlation Based Technique for Rapid Phase Synchronization in the DVB-S Standard | |
| GB2389492A (en) | A transmitter which combines a time slot identifier with a CRC value, and a receiver which extracts the identifier | |
| JP3410993B2 (en) | Error correction device | |
| KR100592495B1 (en) | Code Division Procession Cable Modem using Synchronizer | |
| JP2010245811A (en) | Coding device, decoding device and communication method | |
| JPH09247117A (en) | Tdma burst synchronization detector | |
| JP2003273949A (en) | Device and method for judging pseudo synchronization | |
| JP2001320281A (en) | Receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070611 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |