KR0153919B1

KR0153919B1 - 에이.티.엠망 정합 엠펙 운송 스트림 복원 장치

Info

Publication number: KR0153919B1
Application number: KR1019950055906A
Authority: KR
Inventors: 정동범; 강훈
Original assignee: 양승택; 한국전자통신연구원; 이준; 한국전기통신공사
Priority date: 1995-12-23
Filing date: 1995-12-23
Publication date: 1998-11-16
Also published as: KR970056430A

Abstract

본 발명은 ATM망을 통하여 전송되어 오는 ATM 셀들로 부터 MPEG 운송 스트림을 복원하기 위한 장치에 관한 것으로, ATM 버퍼링부(12); 망 정합 복원 제어부(11); ATM 셀 분리부(13); ATM 헤더 점검부(14); AAL5_PDU 분리부(15); 트레일러 점검부(16); 및 운송 스트림 버퍼링부(17)를 구비하고, MPEG-2 시스템으로 부터 제공되는 운송 스트림이 실시간으로 ATM 망을 통하여 수신될 때, ATM 망과 운송 스트림 역다중화기와의 정합을 시킬 수 있는 기능을 제공하므로 다양한 비트율을 갖는 MPEG 비디오, 오디오 서비스를 수용할 수 있는 효과가 있다.

Description

에이.티.엠.(ATM) 망 정합 엠펙(MPEG) 운송 스트림 복원 장치

제1도는 본 발명의 일실예에 따른 ATM 망 정합 MPEG 운송 스트림 복원 장치의 구성도.

제2도는 본 발명의 일실시예에 따른 정합 복원 제어기의 세부도.

제3도는 본 발명의 일실시예에 따른 트레일러 점검기의 세부도.

제4도는 본 발명의 일실시예에 다른 헤더 점검기의 세부도, 및

제5a도 및 제5b도는 ATM 망 정합 MPEG 운송 스트림 복원 장치의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

11 : 정합 복원 제어기 12 : ATM 버퍼

13 : ATM 셀 분리기 14 : ATM 헤더 점검기

15 : AAL5_PDU 분리기 16 : 트레일러 점검기

17 : 운송 스트림 버퍼

본 발명은 ATM망을 통하여 전송되어 오는 ATM 셀들로 부터 MPEG 운송 스트림을 복원하기 위한 장치에 관한 것으로, 특히 국제 표준 기구인 ITU(International Telecommunication Union)에서 광대역 종합정보통신망(Board band Integrated Services Digital Network ; 이하 'B-ISDN'이라 함)의 전송 방식인 비동기 전달 모드(Asynchronous Transfer Mode ; 이하 'ATM'이라 함) 방식을 이용한 서비스중 전송 비트율이 5∼15Mbps까지 가변되는 엠펙-2(Moving Picture Expert Group-2 ; 이하 'MPEG-2'라 함) 비디오 신호중에서 ATM망을 통하여 전송되어 오는 ATM 셀들로 부터 MPEG 운송 스트림(Transport Stream)을 복원하기 위한 장치에 관한 것이다.

일반적으로, B-ISDN에서는 각 고정 비트율의 서비스를 제공하기 위해서 패킷 형태인 53옥텟의 ATM 셀이 사용된다. B-ISDN에서 MPEG 비디오 정보를 수용하기 위해서는 MPEG 시스템에서 제안하는 운송 스트림 및 프로그램 스트림(Program Stream)이 사용될 수 있다. 그러나 통신에 사용될 수 있는 것은 MPEG 운송 스트림이다. 이 운송 스트림은 4 바이트(byte)의 헤더(header)와 184바이트의 페이로드(payload)로 구성되어 통신망과의 인터페이스(interface)를 통하여 통신할 수 있도록 구성되어 있다. 원래 운송 스트림은 ATM 적응계층(ATM Adaptation Layer; 이하 'AAL'이라 함) 1을 목적으로 구성되었으나, 현재는 AAL5 프로토콜로의 사용도 권고되고 있다. 따라서 MPEG 비디오 및 오디오를 다중화하여 전송되는 188바이트의 운송스트림을 ATM 망에 정합하기 위해서는 먼저 연속되는 2개의 운송스트림(188×2)에 8바이트의 AAL5 트레일러(trailer)를 부가하여, 이를 48바이트의 AAL5-PDU로 구성할 경우 8개의 ATM 셀(cell)이 생성되며, 이를 ATM 망으로 전송한다. AAL5 프로토콜의 프로토콜 데이타 유니트(Protocol Data Unit ; 이하 'PDU'라 칭함)는 ATM 헤더의 페이로드 타입 인식기(Payload Type Indication ; 이하 'PTI'라 칭함)에 의하여 처음 또는 중간 프로토콜 데이타 유니트에는 ATM 헤더의 PTI 비트가 '0', 마지막 트레일러를 포함하는 경우에는 PTI 값이 '1'로 설정되어 전송되므로 수신단에서 이를 복원할 수 있다.

따라서, 본 발명은 ATM 망을 통하여 전송되어 오는 ATM 셀들로 부터 MPEG 운송 스트림을 복원시키기 위한 ATM 망 정합 MPEG 운송 스트림 복원 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명은 ATM(Asynchronous Transfer Mode) 망으로부터 수신된 ATM 셀들을 저장하고 ATM 데이타 요구 신호를 출력하며, ATM 클럭 신호에 따라 ATM 셀을 출력하는 ATM 버퍼링부; 외부로 부터 입력되는 클럭과 클리어 신호를 통하여 초기화된 후, 상기 ATM 버퍼링부로 부터 출력되는 ATM 데이타 요구 신호에 의해 구동되어, 제어 신호들을 발생하여 출력하는 정합 복원 제어부; 상기 ATM 버퍼링부로 부터 ATM 셀들을 제공받아 헤더 인에이블 신호에 따라 헤더와 페이로드를 분리하여 출력하는 ATM 셀 분리부; 외부로 부터 헤더 정보를 입력받은 후, 헤더 클럭 신호 및 페이로드 타입 인식기 비교 신호에 따라 상기 ATM 셀 분리부에서 분리되어 출력되는 ATM 셀의 헤더 및 PTI 값을 반복적으로 비교하는 ATM 헤더 점검부; 프로토콜 데이타 유니트 인에이블 신호에 따라 상기 ATM 셀 분리부로부터 출력되는 AAL5_PDU로 부터 AAL-5 서비스 데이타 유니트만으로 또는 AAL-5 서비스 데이타 유니트 및 트레일러로 분리하는 AAL5_PDU 분리부; 상기 AAL5_PDU 분리부로 부터 출력되는 트레일러 필드를 점검하는 트레일러 점검부; 및 AAL5_PDU 분리부로 부터 제공되는 AAL-5 서비스 데이타 유니트를 운송 스트림 단위로 버퍼링하는 운송 스트림 버퍼링부를 구비한다.

이하 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명의 일실시예에 따른 ATM 망 정합 MPEG 운송 스트림 복원 장치의 구성도로서, 도면부호 11은 정합 복원 제어기, 12는 ATM 버퍼, 13은 ATM 셀 분리기, 14는 ATM 헤더 점검기, 15는 AAL5_PDU 분리기, 16은 트레일러 점검기, 17은 운송 스트림 버퍼를 각각 나타낸다.

ATM 망 정합 MPEG 운송 스트림 복원 장치의 동작을 상세히 살펴보면 다음과 같다.

먼저, 정합 복원 제어기(11)는 정합 복원 장치를 제어하는데 필요한 신호를 제어하는 외부의 시스템 제어부로 부터 제공되는 클리어 신호를 받아 초기화되고, 외부로 부터의 시스템 클럭을 제공받아 구동된다.

ATM 버퍼(12)는 외부로 부터 ATM 셀을 받아 이를 저장한 후, ATM 셀의 전송 요구를 알리는 ATM_Req 신호를 정합 복원 제어기(11)에 제공한다. ATM_Req 신호를 수신한 정합 복원 제어기(11)는 ATM 클럭 신호(ATM_Clk)를 ATM 버퍼(12)에 공급하여 ATM 셀을 출력한다.

ATM 셀 분리기(13)는 헤더 인에이블 신호(HEAD_Ena)에 따라 ATM 버퍼로 부터 입력받은 헤더와 페이로드를 분리하여 동시에 출력한다.

ATM 헤더 점검부(14)는 헤더 클럭 신호(HEAD_Clk)에 따라 ATM 셀 분리기(13)로 부터의 ATM 헤더와 외부 CPU로 부터의 헤더를 비교하고, 페이로드 타입 인식기 비교 신호(PTI_Cmp)에 따라 PTI 비트를 인식하여 출력한다.

AAL5_PDU 분리부(15)는 PDU_Ena 신호에 따라 ATM 셀 분리기(13)로 부터 제공되는 AAL5_PDU로 부터 트레일러와 페이로드를 분리한다. 1 내지 7번까지의 AAL5_PDU는 정합 복원 제어기(11)로 부터 제공되는 48개의 클럭으로서, ATM 분리부(13), AAL5_PDU 분리부(15)를 거쳐 운송 스트림 버퍼(17)에 저장되지만, 8번째의 AAL5_PDU는 정합 복원 제어기(11)로 부터 제공되는 40개의 클럭으로서, 40바이트의 페이로드 부분은 운송 스트림 버퍼(17)에 저장되지만, 8바이트로 구성된 트레일러 부분은 트레일러 제어신호들로 부터 트레일러 점검부(16)로 제공되어 수신된 AAL5_PDU에 대한 에러 유무를 판정하며, 그 결과를 외부 CPU에 통보하는 기능을 한다.

제2도는 본 발명에 따른 정합 복원 제어기(11)의 세부 구성도로서, 21은 신호 디코더, 22는 제1 카운터, 23은 제어 신호 생성 회로, 24는 제2 카운터, 25는 헤더 에러 카운터, 26은 CRC 에러 카운터를 각각 나타낸다.

외부로 부터의 클리어 신호를 수신하여 각 회로들을 초기화하고, 클럭 및 제어 신호에 따라 동작을 시작한다.

신호 디코더(21)는 초기상태에서 ATM 버퍼(12)로 부터 ATM_Req 신호를 받아 C_Clr 신호로 제1 카운터(22)의 동작을 시작시키며, 하나의 PDU의 전송이 끝났을 경우는 제어 신호 생성 회로(23)로 부터의 프로토콜 데이타 유니트 종료 신호(PDU_End)를 받아 카운터 클리어 신호(C_Clr)를 이용하여 제1 카운터(22)의 동작을 정지시킨다. 신호 디코더(21)로 부터의 카운터 클리어 신호(C_Clr) 및 외부로 부터의 클럭을 공급받아 구동되는 제1 카운터(22)는 6비트 카운터로 구성되며 클럭 신호에 동기되어 카운터 데이타 값을 제어 신호 생성 회로(23)로 제공하는 기능을 한다. 6비트 플립플롭 및 논리게이트들로 구성되어 있는 제어 신호 생성 회로(23)는 C_Clr, 클럭, 카운터 데이타 신호를 받아 동작하며, ATM 셀 분리기(13)로 부터 제공받은 ATM 헤더와 외부 CPU로 부터의 입력 헤더를 비교하기 위한 5 클럭 신호인 HEAD_Clk, ATM 셀 분리기(13)로 부터 AAL5_PDU와 ATM 헤더를 분리하기 위한 제어 신호인 헤더 인에이블 신호(HEAD_Ena), AAL5_PDU 분리부(15)에서 분리된 48바이트의 서비스 데이타 유니트Service Data Unit ; 이하 'SDU'라 함)를 운송 스트림 버퍼(17)에 입력하는 신호인 PDU_Srd, AAL5_PDU 분리부(15)에서 분리된 40바이트의 SDU를 운송 스트림 버퍼(17)에 입력하는 신호인 PUD_Trd, AAL5_PDU중 맨 마지막 48번째임을 알리는 신호인 PDU_End, 입력된 헤더를 비교하여 에러 여부를 알리는 신호인 Err_Dtk, ATM 헤더 점검부(14)에서 헤더중 PTI 비트를 비교하는 신호인 PTI_Cmp, 트레일러 분리 회로(46)를 제어하는 신호인 TRL_Mx[1:2], CPCS_UU 레지스터(44)의 제어신호인 CPCS_Clk, CPI 레지스터(45)의 제어신호인 CPI_Clk, 길이 카운터(42)의 제어신호인 LENG_Clk, CRC 처리기(43)의 제어신호인 CRC_Clk, PDU 카운터(24)로 부터 트레일러를 갖는 PDU의 분리를 위한 제어신호인 TDU_Ena, 및 헤더중의 PTI 필드를 비교하여 PTI 값이 '1'임을 알리는 신호인 PTI_Ind를 발생한다.

제2 카운터(24)는 3비트 카운터로 구성된 것으로, 제어신호 생성회로(23)로 부터의 PDU_End 신호를 카운트하여 값이 '7'일 경우, TDU_Ena 신호를 통하여 트레일러를 제외한 40바이트의 페이로드 저장을 위한 신호를 발생시킨다.

헤더 에러 카운터(25)는 ATM 헤더 점검기(14)로 부터 보고되는 HEAD_Err 신호를 카운팅하여 외부 CPU_Rd* 신호에 따라 외부 CPU로 보고하며, CRC 에러 카운터(26)는 트레일러 점검부(16)로 부터 보고되는 CRC 에러 신호(CRC_Err)를 카운팅하여 외부로 부터의 CPU_Rd* 신호에 따라 외부 CPU로 보고한다.

제3도는 본 발명에 따른 ATM 헤더 점검부의 세부 구성도로서, 31은 헤더 클럭 선택 회로, 32는 헤더 데이타 선택 회로, 33은 제1 헤더 버퍼, 34는 제2 헤더 버퍼, 35는 제3 헤더 버퍼, 36은 제4 헤더 버퍼, 37은 제5 헤더 버퍼, 38은 헤더 비교기, 39는 에러 검출 레지스터를 각각 나타낸다.

외부로 부터 클리어 신호를 수신하여 각 회로들을 초기화하고, 제어신호를 통하여 동작을 시작한다. 2×1 다중화기로 구성된 헤더 클럭 선택회로(31)와 16×8 다중화기로 구성된 헤더 클럭 선택회로(31)와 16×8 다중화기로 구성된 헤더 데이타 선택 회로(32)는 초기에 HEAD_Ena 신호가 논리치 '1'로 설정되어 외부 CPU로 부터 제공되는 ATM 헤더 정보인 CPU_Head 신호를 CPU_Wr* 신호에 동기시켜 제1 헤더 버퍼 내지 제5 헤더 버퍼(33 내지 37)에 저장한다. 외부 CPU로 부터의 헤더 설정이 완료된 이후에는 헤더 인에이블 신호(HEAD_Ena)가 논리치 '0'이 되므로, 정합 복원 제어기(11)로 부터 제공되는 헤더 클럭신호(HEAD_Clk)에 따라 피드백되는 ATM 헤더를 반복적으로 다시 제1 헤더 버퍼 내지 제5 헤더 버퍼(33 내지 37)로 저장하는 동시에 헤더들을 헤더 비교기(38)로 제공한다.

헤더비교기(38)는 8비트 부정논리합(XOR) 게이트로 구성되며, ATM 셀 분리기(13)로 부터 제공받은 입력 헤더와 헤더 버퍼(33 내지 37)로 부터 출력되는 헤더를 비교하여 에러 여부를 Err 선호를 통하여 에러 검출 레지스터(39)로 전달하는 동시에, 정합 복원 제어기(11)로 부터 제공되는 PTI 비교 신호(PTI_Cmp)에 따라 PTI 비트가 '1'인 경우, PTI_Ind 신호를 통하여 트레일러가 있는 페이로드로 처리하도록 제어 신호 생성 회로(23)로 통보하며, PTI가 '0'인 경우는 트레일러가 없는 페이로드를 분리하도록 통보한다.

에러 검출 레지스터(39)는 플립플롭 및 논리 게이트들로 구성되며, 헤더 비교기(38)로 부터 제공되는 Err 신호를 Err_Dtk 신호에 따라 4바이트 헤더에 대한 에러 유무를 판단하고 HEAD_Err 신호에 따라 정합 복원 제어기(11)내의 헤더 에러 카운터(25)를 통하여 외부 CPU로 보고한다.

제4도는 본 발명에 따른 트레일러 점검기의 세부 구성도로서, 41은 PDU 클럭 선택회로, 42는 트레일러 분리 회로, 43은 CPCS 비교기, 44는 CPI 비교기, 45는 길이 비교기, 46은 CRC 점검기를 각각 나타낸다.

PDU 클럭 선택회로(41)는 2×1 다중화기로 구성되며, 정합 복원 제어기(11)로 부터 PDU_Srd, PDU_Trd 신호를 제공받아 TDU_Ena 신호에 따라 48개의 클럭을 요구할 경우는 PDU_Srd 신호를, 40개의 클럭을 출력할 경우는 PDU_Trd 신호의 출력을 선택하여 이를 운송 스트림 버퍼(17) 및 CRC 점검기(46)로 동시에 제공한다. AAL5_PDU 분리부(15)로 부터 제공되는 트레일러는 제어 신호 생성 회로(23)로 부터 제공되는 트레일러 결합 신호(TRL_Mx[1:2])에 따라 각 데이타를 분리하는데, 트레일러 분리회로(42)의 출력은 정합 복원 제어기(11)로 부터 제공되는 트레일러 결합 신호(TRL_Mx[1:2])의 조합으로 '00', '01', '10', '11'에 따라 CPCS_UU, CPI, 길이, CRC 값을 차례로 분리한다.

트레일러 분리 회로(42)는 8바이트의 트레일러를 입력받아 CPCS_UU 데이타는 CPCS_Clk 신호에 따라 CPCS 비교기(43)에, CPI 데이타는 CPI_Clk 신호에 따라 CPI 비교기(44)에 전달한다. CPCS(Commom Part Conversion Sublayer) 레지스터(44)는 외부 CPU로부터 CPCS 데이타를 입력받아 트레일러 결합 회로(46)로 제공하고, CPI(Common Part Indication) 레지스터(45)는 외부 CPU로 부터 CPI 데이타를 입력받아 트레일러 결합 회로(46)로 제공한다. 그러나, 현재 표준안에서 권고 사항이 결정되지 않아 CPCS 레지스터(44) 및 CPI 레지스터(45)로 부터 출력되는 데이타를 '00'으로 고정하여 사용한다.

길이 데이타는 LENG_Clk 신호에 따라 2바이트 레지스터로 구성된 길이 비교기(46)에 전달되며 ATM 버퍼(12)로 부터 제공되는 AAL5_PDU의 길이를 LENG_Clk 신호에 따라 이를 비교하며, 유효한 페이로드만을 추출할 수 있도록 하는 것이다. ATM 버퍼(12)로 부터 제공되는 AAL5_PDU를 PDU_Clk에 동기시켜 이를 CRC 점검기(46)로 제공한다.

CRC 점검기(46)는 입력되는 트레일러의 CRC 필드의 CRC 값과 입력된 트레일러의 페이로드에 대한 CRC-32 값을 비교하여 수신된 AAL5_PDU 페이로드에 대한 에러 유무를 판단한다. 에러가 발생했으면 CRC 점검기(46)는 CRC_Err 신호를 '1'로 하여 이를 CRC 에러 카운터(26)에 통보하고, 이를 CPU_Rd* 신호에 따라 외부 CPU로 통보한다. CRC 점검기(46)에서 계산되는 CRC-32에 대한 계산 방식은 특허 출원 제94-35426호에 명시되어 있다.

제5a도 및 제5b도는 MPEG 운송 스트림의 ATM 망 정합을 위한 처리 장치의 타이밍도를 나타낸다.

먼저 제5a도는 정상적인 페이로드를 복원하는 경우의 타이밍을 나타낸다. 제5a도는 정상적인 페이로드를 복원하는 경우의 타이밍도이고, 제5b도는 트레일러 페이로드를 분리하는 경우의 타이밍도이다. 타이밍도의 상세한 설명은 상술된 본 발명의 일실시예에 관한 동작 설명에 따른다.

본 발명은 MPEG-2 시스템으로 부터 제공되는 운송 스트림이 실시간으로 ATM 망을 통하여 수신될 때, ATM 망과 운송 스트림 역다중화기와의 정합시킬 수 있는 기능을 제공하므로 다양한 비트율을 갖는 MPEG 비디오, 오디오 서비스를 수용할 수 있는 효과가 있다.

Claims

ATM(Asynchronous Transfer Mode) 망으로부터 수신된 ATM 셀들을 저장하고 ATM 데이타 요구 신호(ATM-Req)를 출력하며, ATM 클럭 신호(ATM-Clk)에 따라 ATM 셀을 출력하는 ATM 버퍼링부(12); 외부로 부터 입력되는 클럭과 클리어 신호를 통하여 초기화된 후, 상기 ATM 버퍼링부(12)로 부터 출력되는 ATM 데이타 요구 신호(ATM_Req)에 의해 구동되어, 제어 신호들을 발생하여 출력하는 정합 복원 제어부(11); 상기 ATM 버퍼링부(12)로 부터 ATM 셀들을 제공받아 헤더 인에이블 신호(HEAD_Ena)에 따라 헤더와 페이로드를 분리하여 출력하는 ATM 셀 분리부(13); 외부로 부터 헤더 정보를 입력받은 후, 헤더 클럭 신호(HEAD_Clk) 및 페이로드 타입 인식기 비교 신호(PTI_Cmp)에 따라 상기 ATM 셀 분리부(13)에서 분리되어 출력되는 ATM 셀의 헤더 및 PTI 값을 반복적으로 비교하는 ATM 헤더 점검부(14); 프로토콜 데이타 유니트 인에이블 신호(PDU_Ena)에 따라 상기 ATM 셀 분리부(13)로 부터 출력되는 AAL5_PDU로 부터 AAL-5 서비스 데이타 유니트(AAL5_SDU)만으로 또는 AAL-5 서비스 데이타 유니트(AAL5_SDU) 및 트레일러로 분리하는 AAL5_PDU 분리부(15); 상기 AAL5_PDU 분리부(15)로 부터 출력되는 트레일러 필드를 점검하는 트레일러 점검부(16); 및 AAL5_PDU 분리부(15)로 부터 제공되는 AAL-5 서비스 데이타 유니트를 운송 스트림 단위로 버퍼링하는 운송 스트림 버퍼링부(17)를 구비하는 것을 특징으로 하는 ATM 망 정합 MPEG 운송 스트림 복원 장치.
제1항에 있어서, 상기 정합 복원 제어부(11)는, 외부로 부터 클럭과 클리어 신호를 받아 초기화되고, 상기 ATM 버퍼링부(12)로 부터 상기 ATM 데이타 요구 신호(ATM_Req)를 받아 구동되며, 프로토콜 데이타 유니트 종료 신호(PDU_End)에 따라 정지되는 신호 디코딩 수단(21); 외부로 부터 상기 클럭 신호(CLK) 및 상기 신호 디코딩 수단(21)으로 부터 제공받은 상기 카운터 클리어 신호(C_Clk)에 따라 동작하며, 카운팅을 하는 제1 카운팅 수단(22); 상기 제1 카운팅 수단(22)으로 부터 카운터 데이타, 및 외부로부터의 상기 클럭 및 상기 카운터 클리어 신호(C_Clr)를 디코딩하여 상기 ATM 셀로 부터 운송 스트림을 복원하기 위해 필요한 헤더 인에이블 신호(HEAD_Ena), 헤더 클럭(HEAD_Clk), ATM 클럭(ATM_Clk), 프로토콜 데이타 유니트 인에이블 신호(PDU_Ena), 48바이트의 프로토콜 데이타 유니트 출력 신호(PDU_Srd), 40바이트의 프로토콜 데이타 유니트 출력 신호(PDU_Trd), 프로토콜 데이타 유니트 종료 신호(PDU_End), 트레일러 결합 신호(TRL_Mx), 트레일러 인에이블 신호(TRL_Ena), CPCS_UU(Common Part Conversion Sublayer) 레지스터 클럭 신호(CPCS_Clk), CPI(Common Part Indication) 레지스터 클럭 신호(CPI_Clk), 길이 레지스터 클럭 신호(LENG_Clk), CRC 클럭 신호(CRC_Clk), 에러 검출 신호(ERR_Dtk), PTI 비교 신호(PTI_Cmp), PTI 통보 신호(PTI_Ind)를 제공하는 제어 신호 생성 수단(23); 및 상기 제어 신호 생성 수단(23)으로 부터 제공되는 상기 프로토콜 데이타 유니트 종료 신호(PDU_End)를 카운팅 결과에 따라 트레일러의 결합을 위한 신호(TDU_Ena)를 제공하는 제2 카운팅 수단(24)을 구비하는 것을 특징으로 하는 ATM 망 정합 MPEG 운송 스트림 복원 장치.
제1항에 있어서, 상기 ATM 헤더 점검부(14)는, 초기화 과정에서 외부 CPU로 부터 상기 헤더 클럭(HEAD_Clk) 및 CPU 쓰기 신호(CPU_Wr*)를 입력받아 헤더 클럭을 선택하여 출력하는 헤더 클럭 선택 수단(31); 초기화 과정에서 외부 CPU로 부터 헤더 정보(CPU_HEAD) 및 초기화후 피드백되는 ATM 헤더를 입력받아 상기 정합 복원 제어부(11)로부터 제공되는 상기 헤더 인에이블 신호(HEAD_Ena)에 따라 헤더를 출력하는 헤더 데이타 선택 수단(32); 상기 헤더 클럭 선택부(31) 및 상기 헤더 데이타 선택 수단(32)으로 부터 상기 헤더 클럭 신호(HEAD_Clk) 및 상기 헤더를 제공받아 ATM 헤더를 반복적으로 출력하도록 헤더의 각 바이트를 저장하는 헤더 버퍼링 수단(33 내지 37); 상기 ATM 셀 분리부(13)로 부터 제공받은 ATM 헤더와 상기 헤더 버퍼링부(33 내지 37)로부터 입력받은 헤더를 비교하여 에러 유무를 출력하고, 상기 정합 복원 제어부(11)로 부터 제공되는 페이로드 타입 인식기 비교 신호(PTI_Cmp)에 따라 PTI 값을 비교하여 비교 결과 정보(PTI_Ind)를 출력하는 헤더 비교 수단(38); 상기 정합 복원 제어부(11)로 부터 제공되는 에러 검출 신호(Err_Dtk) 및 상기 헤더 비교 수단(38)로 부터 제공되는 헤더의 에러 유무를 나타내는 신호(Err)로 부터 상기 헤더 에러(HEAD_Err)를 검출하여 출력하는 에러 검출 레지스터 수단(39)을 구비하는 것을 특징으로 하는 ATM 망 정합 MPEG 운송 스트림 복원 장치.
제1항에 있어서, 상기 트레일러 점검부(16)는, 상기 트레일러를 갖는 프로토콜 데이타 유니트 인에이블 신호(TDU_Ena)에 따라 상기 정합 복원 제어부(11)로 부터 상기 48바이트의 프로토콜 데이타 유니트 출력 신호(PDU_Srd), 상기 40바이트의 프로토콜 데이타 유니트 출력 신호(PDU_Trd)를 선택하여 프로토콜 데이타 유니트 클럭 신호(PDU_Clk)를 출력하는 PDU 클럭 선택 수단(41); 상기 정합 복원 제어부(11)로 부터 제공받는 상기 트레일러 결합 신호(TRL_Mx[1:2])에 따라 상기 AAL5_PDU 분리부(15)로 부터 출력되는 트레일러를 분리하여 출력하는 트레일러 분리 수단(42); 상기 정합 복원 제어부(11)로 부터 제공받는 상기 CPCS 레지스터 클럭 신호(CPCS_Clk)에 따라 상기 트레일러 분리 수단(42)으로 부터 제공받은 상기 CPCS_UU와 외부 CPU로 부터 제공받은 CPCS_UU를 비교하는 CPCS 비교 수단(43); 상기 정합 복원 제어부(11)로 부터 제공받는 상기 CPI 레지스터 클럭 신호(CPI_Clk)에 따라 CPI 데이타를 비교하는 CPI 비교 수단(44); 상기 정합 복원 제어부(11)로 부터 제공받는 길이 클럭 신호(LENG_Clk)에 따라 입력된 상기 트레일러로 부터 페이로드의 길이를 비교하는 길이 비교 수단(45); 수신된 상기 AAL5_PDU의 에러 검출을 위하여 상기 PDU 클럭 선택 수단으로부터의 상기 PDU 클럭 ㅅ니호(PDU_Clk) 및 상기 CRC 클럭 신호(CRC_Clk)에 따라 CRC-32를 계산하여 프로토콜 데이타 유니트 운송 스트림(TS_PDU)의 에러 유무를 검출하여 그 결과를 출력하는 CRC 점검 수단(46)을 구비하는 것을 특징으로 하는 ATM 망 정합 MPEG 운송 스트림 복원 장치.