KR0151910B1 - System automatic switching circuit - Google Patents

System automatic switching circuit Download PDF

Info

Publication number
KR0151910B1
KR0151910B1 KR1019950053998A KR19950053998A KR0151910B1 KR 0151910 B1 KR0151910 B1 KR 0151910B1 KR 1019950053998 A KR1019950053998 A KR 1019950053998A KR 19950053998 A KR19950053998 A KR 19950053998A KR 0151910 B1 KR0151910 B1 KR 0151910B1
Authority
KR
South Korea
Prior art keywords
signal
output
inverting
receiving
board
Prior art date
Application number
KR1019950053998A
Other languages
Korean (ko)
Other versions
KR970056236A (en
Inventor
이형섭
이호재
김홍주
이종현
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950053998A priority Critical patent/KR0151910B1/en
Publication of KR970056236A publication Critical patent/KR970056236A/en
Application granted granted Critical
Publication of KR0151910B1 publication Critical patent/KR0151910B1/en

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 시스템 자동 절체 회로에 관한 것으로서, 리셋 신호를 입력받아 반전시켜 출력하는 제1반전 수단(32); 타 보드의 실탈장 상태를 나타내는 신호를 입력받아 반전시켜 출력하는 제2반전 수단(33); 타 보드의 현재 동작 상태를 나타내는 신호를 입력받아 반전시켜 출력하는 제3반전 수단(34); 상기 제1반전 수단(32)의 출력에 의해 리셋되고, 현재 자신의 동작 상태 신호를 절체 동작시 발생되는 트리거 신호로 래치하여 출력하는 플립플롭(31); 상기 플립플롭(31)의 출력과 상기 제2반전 수단(33)의 출력을 입력받아 논리곱하여 출력하는 제1논리곱 연산 수단(35); 초기에 전송 서비스 보드를 결정하는 신호와 상기 제1반전 수단(32)의 출력을 입력받아 논리곱하여 출력하는 제2논리곱 연산 수단(36); 상기 제1논리곱 연산 수단(35)의 출력과 상기 제3반전 수단(34)의 출력을 입력받아 논리합하여 출력하는 제1논리합 연산 수단(37); 및 상기 제1논리합 연산 수단(37)의 출력과 상기 제2논리곱 연산 수단(36)의 출력을 입력받아 논리합하여 출력하는 제2논리합 연산 수단(38)을 구비하여 전송 시스템의 1+1 보드 절체 회로에 있어서 시스템의 초기 서비스 운영 조건을 만족하고, 제어신호중 타 보드의 동작 상태를 파악하기 위한 신호를 보드의 실장시 먼저 파악할 수 있어 보드의 실탈장시 실시간내에 보드의 자동 절체를 수행하여 전송선로를 복구하여 전송 신호의 에러를 유발시키지 않는 효과가 있다.The present invention relates to a system automatic switching circuit, comprising: first inverting means (32) for receiving a reset signal and inverting and outputting the reset signal; Second inverting means (33) for receiving a signal indicating a state of mounting and dismounting of another board and inverting and outputting the signal; Third inverting means (34) for receiving a signal indicating a current operation state of another board and inverting and outputting the signal; A flip-flop (31) which is reset by the output of the first inverting means (32) and latches and outputs its current operation state signal as a trigger signal generated during a switching operation; First logical product calculating means (35) for receiving the output of the flip-flop (31) and the output of the second inverting means (33) and performing a logical multiplication on the output; A second logical product calculating means (36) for initially receiving a signal for determining a transmission service board and an output of the first inverting means (32) and performing a logical multiplication on the signal; First logical sum calculating means (37) for receiving and outputting the output of the first logical product calculating means (35) and the output of the third inverting means (34); And a second logical sum calculating means 38 for receiving and outputting the output of the first logical sum calculating means 37 and the output of the second logical product calculating means 36 and performing a logical sum to output the 1 + 1 board of the transmission system. In the switching circuit, it satisfies the initial service operating condition of the system, and can grasp the signal for checking the operation status of other boards among the control signals first when mounting the board. The effect of restoring the furnace is not to cause errors in the transmission signal.

Description

시스템 자동 절체 회로System automatic switching circuit

제1도는 일반적인 전송 시스템의 1+1 절체 구성도.1 is a 1 + 1 switching configuration of a typical transmission system.

제2도는 일반적인 전송 시스템의 제어신호에 의한 절체 동작 논리표.2 is a changeover operation logic table based on a control signal of a general transmission system.

제3도는 본 발명의 일실시예에 따른 시스템 자동 절체 회로의 구성도.3 is a block diagram of a system automatic switching circuit according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

31 : D-플립플롭 32 내지 34 : 인버터31: D-flip flop 32 to 34: inverter

35,36 : 논리곱 게이트 37,38 : 논리합 게이트35,36: AND gate 37,38: OR gate

본 발명은 시스템 자동 절체 회로에 관한 것으로, 특히 1+1 절체 모듈 구성시 실탈장 감지 신호에 의해 시스템을 자동 절체하는 시스템 자동 절체 회로에 관한 것이다.The present invention relates to a system automatic switchover circuit, and more particularly, to a system automatic switchover circuit for automatically switching the system by a mounting and closing detection signal when configuring a 1 + 1 switching module.

통신망의 구성에 있어서 통신망의 장애가 발생하는 경우 가장 빠른 시간내에 서비스의 지속성을 확보하는 것은 통신망의 구성이 고속 대용량화로 발전함과 동시에 중요성이 더욱 강조되고 있다. 이에 따라 전송매체 레이어망의 생존성을 구현하기 위한 방법으로는 SHR(Self Healing Ring)과 1+1, 1+n 등의 자동절체 방법이 있으며, 수십 msec 이내에 절체가 이루어져 서비스를 유지시켜야 한다.In the construction of a communication network, in the event of a failure of the communication network, securing service continuity within the earliest time is emphasized as the construction of the communication network is developed at a high speed and with a large capacity. Accordingly, the methods for implementing the survivability of the transmission medium layer network include a self-healing ring (SHR) and an automatic switching method such as 1 + 1 and 1 + n. The transfer should be maintained within several tens of msec.

일반적인 신호절체 방법으로는 상하향 방향중 장애가 발생하는 방향만 절체하는 단방향 절체와 어느한 방향의 장애가 발생하면 상하향 전부를 절체하는 양방향 절체가 있으며, 절체방식에 있어서 동작 모듈의 장애 발생시 절체 모듈로 절체를 수행한 후 동작 모듈이 정상 상태로 복구된 후 절체 모듈에서 동작 모듈로 복귀하는 것을 복귀성 절체, 동작 모듈이 복구되더라도 신호 경로를 절체 모듈로 그대로 유지하는 것을 비복귀성 절체라고 한다. 1+1의 절체 구조는 비복귀성 절체 방식과 양방향 절체 방식을 이용한다.In general, the signal switching method includes unidirectional switching to switch only the direction in which a failure occurs in the up and down directions, and bidirectional switching to switch up and down in the case of a failure in one direction. Returning from the switching module to the operation module after the operation module is restored to its normal state after performing the operation is referred to as a reversible switching, and maintaining the signal path as the switching module even when the operation module is restored is referred to as non-reversible switching. The 1 + 1 transfer structure uses a nonregressive transfer method and a bidirectional transfer method.

1+1과 1:n의 절체방법은 망의 요소 구성보다는 자동 절체를 기본으로 전송 시스템의 모듈간 절체에 주로 이용되며 시스템의 구성 조건에 따라 위와 같은 절체 기능을 수행할 수 있는 회로 구성은 다양하게 설계할 수 있지만, 보드의 실탈장시 제어 시스템에 의하여 장애를 검출한 후 소프트웨어에 의한 절체를 실시할 경우 실시간 절체간 불가능한 문제점이 있었다.The switching method of 1 + 1 and 1: n is mainly used for switching between modules of the transmission system based on automatic switching rather than the elemental configuration of the network, and there are various circuit configurations that can perform the above switching functions according to the system configuration conditions. It can be designed, but there is a problem that the real-time switching between the real-time switching is impossible when the switch is detected by the software after the failure is detected by the control system when the board is dismounted.

따라서, 본 발명은 전송 시스템의 1+1 보드 절체 회로에 있어서 시스템의 초기 서비스 운영 조건을 만족하고, 제어신호중 타 보드의 동작 상태를 파악하기 위한 신호를 보드의 실장시 먼저 파악할 수 있어 보드의 실탈장시 실시간내에 보드의 자동 절체를 수행하여 전송선로를 복구하여 전송 신호의 에러를 유발시키지 않는 시스템 자동 절체 회로를 제공하는데 그 목적이 있다.Therefore, the present invention satisfies the initial service operating conditions of the system in the 1 + 1 board switching circuit of the transmission system, and the signal for grasping the operation state of another board among the control signals can be grasped first when the board is mounted. It is an object of the present invention to provide a system automatic switching circuit that does not cause an error of a transmission signal by recovering a transmission line by performing automatic switching of a board in real time when a hernia is removed.

상기 목적을 달성하기 위한 본 발명은 리셋 신호를 입력받아 반전시켜 출력하는 제1반전 수단; 타 보드의 실탈장 상태를 나타내는 신호를 입력받아 반전시켜 출력하는 제2반전 수단; 타 보드의 현재 동작 상태를 나타내는 신호를 입력받아 반전시켜 출력하는 제3반전 수단; 상기 제1반전 수단의 출력에 의해 리셋되고, 현재 자신의 동작 상태 신호를 절체 동작시 발생되는 트리거 신호로 래치하여 출력하는 플립플롭; 상기 플립플롭의 출력과 상기 제2반전 수단의 출력을 입력받아 논리곱하여 출력하는 제1논리곱 연산 수단; 초기에 전송 서비스 보드를 결정하는 신호와 상기 제1반전 수단의 출력을 입력받아 논리곱하여 출력하는 제2논리곱 연산수단; 상기 제1논리곱 연산 수단의 출력과 상기 제3반전 수단의 출력을 입력받아 논리합하여 출력하는 제1논리합 연산 수단; 및 상기 제1논리합 연산 수단의 출력과 상기 제2논리곱 연산 수단의 출력을 입력받아 논리합하여 출력하는 제2논리합 연산 수단을 구비한 것을 특징으로 한다.The present invention for achieving the above object is a first inverting means for receiving a reset signal and inverting the output; Second inverting means for receiving and inverting a signal indicating a mounting state of another board; Third inverting means for receiving a signal indicating a current operation state of another board, inverting the signal, and outputting the inverted signal; A flip-flop which is reset by the output of the first inverting means and latches and outputs its current operation state signal as a trigger signal generated during a switching operation; First logical product calculating means for receiving the output of the flip-flop and the output of the second inverting means and performing a logical multiplication on the output; Second logical product calculating means for initially receiving a signal for determining a transmission service board and an output of the first inverting means and performing a logical multiplication on the signal; First logical sum calculating means for receiving the output of the first logical product calculating means and the output of the third inverting means and logically adding the outputs; And second logical sum calculating means for receiving the output of the first logical sum calculating means and the output of the second logical product calculating means and performing logical sum on the output.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

제1도는 일반적인 전송 시스템의 1+1 절체 구성도로서, 1+1 절체 구조는 한 개의 동작 모듈(11)과 절체 모듈(12)이 쌍을 이루어 구성되며, 전송 시스템의 보드간 절체를 수행하기 위하여 전송로의 양끝단에 상하향 방향으로 정보의 흐름을 제어하는 기능부가 존재한다. 정보의 전송신호는 동작 모듈(11)과 절체 모듈(12)로 동시에 전송되고, 보드의 동작신호 상태에 따라 동작 모듈(11)이나 절체 모듈(12)중 하나를 선택하여 정보의 전송 통로를 구성한다.FIG. 1 is a 1 + 1 switching structure of a general transmission system. In the 1 + 1 switching structure, one operation module 11 and a switching module 12 are configured in pairs, and the board switching of the transmission system is performed. In order to control the flow of information in the up and down direction at both ends of the transmission path. The transmission signal of the information is simultaneously transmitted to the operation module 11 and the transfer module 12, and selects one of the operation module 11 or the transfer module 12 according to the operation signal state of the board to configure the information transmission path. do.

1+1 절체 구조에 있어서 수십 msec 내에 자동 절체를 수행하기 위한 기본적 동작 조건은 아래와 같다.In the 1 + 1 switching structure, the basic operating conditions for performing automatic switching within several tens of msec are as follows.

첫째, 동작 모듈(11)과 절체 모듈(12)에 장애가 발생하지 않고 정상적인 동작 상태일 경우 시스템 초기의 동작은 동작 모듈(11)이 우선적으로 동작되어야 한다.First, when the operation module 11 and the transfer module 12 do not generate a failure and are in a normal operation state, the operation of the system initial operation module 11 should be operated first.

둘째, 동작 모듈(11)의 장애시 절체 모듈(12)로 실시간 절체를 수행하여 정보의 전송로를 형성하여야 한다.Second, in case of failure of the operation module 11, a transfer path of information should be formed by performing a real-time transfer to the transfer module 12.

셋째, 절체 모듈(12)이 전송로를 형성하고 있을 경우 동작 모듈(11)이 정상 상태로 복구되어 실장되더라도 절체 모듈(12)의 전송로가 그대로 유지되어야 한다.Third, when the transfer module 12 forms a transmission path, the transfer path of the transfer module 12 should be maintained even when the operation module 11 is restored to a normal state and mounted.

넷째, 동작 모듈(11)이 전송로를 형성하고 있을 경우 절체 모듈(12)이 정상 상태로 실탈장되더라도 동작 모듈(11)은 전송 에러없이 전송로가 그대로 유지되어야 한다.Fourth, when the operation module 11 forms a transmission path, even if the switching module 12 is mounted in a normal state, the operation module 11 should maintain the transmission path without a transmission error.

제2도는 일반적인 전송 시스템의 제어신호에 의한 절체 동작 논리표로서, 상기와 같은 자동 절체의 조건을 만족하는 회로를 구현하기 위하여 본 발명에서 설정한 제어신호를 가지고 작성한 절체 동작을 위한 논리표이다.2 is a logic table for the switching operation by the control signal of the general transmission system, and is a logic table for the switching operation created with the control signal set in the present invention in order to implement a circuit that satisfies the above automatic switching condition.

본 발명에서 설정한 4가지의 제어신호들의 동작 조건을 살펴보면, 첫번째 제어신호로 초기 전송 서비스 보드의 선택시 동작 모듈(11)쪽에 우선권을 주기 위한 신호인 S1신호(21), 두번째 제어신호로는 절체를 위한 타보드의 실탈장 상태를 파악하기 위한 S2신호(22), 세번째는 현재 자신의 보드 동작 상태를 파악하는 제어보드에 의하여 절체를 결정하는 S3신호, 네번째는 타 보드의 현재 동작상태를 파악하기 위한 S4신호(23)이고, 그 출력은 현재 보드의 동작상태를 나타내는 OUT 신호(24), 설정된 제어신호의 조건에서 현재의 OUT 신호(24)가 변해야하는 동작상태를 나타내는 TOUT 신호(25)가 있다.Looking at the operating conditions of the four control signals set in the present invention, S1 signal 21, which is a signal for giving priority to the operation module 11 side when selecting the initial transmission service board as the first control signal, the second control signal as S2 signal (22) to check the mounting state of the other board for switching, the third is the S3 signal to determine the transfer by the control board to determine the current board operation state, the fourth is the current operating state of the other board S4 signal 23 for grasping, and its output is the OUT signal 24 which shows the operating state of the current board, and the TOUT signal 25 which shows the operating state which the current OUT signal 24 should change on condition of the set control signal. There is).

여기서 현재 자신의 보드 동작 상태를 파악하는 제어보드에 의하여 절체를 결정하는 S3 신호는 어떠한 값을 갖더라도 무관하므로 제2도의 논리표에서는 도시하지 않는다.Here, the S3 signal, which determines the changeover by the control board that grasps the current board operation state, may have any value, and thus is not shown in the logic table of FIG. 2.

제2도의 논리표에서는 동작 모듈(11)과 절체 모듈(12)에 보드들이 실장되어 있을 경우 초기에 전송 서비스 보드를 결정하는 S1 신호(21)는 동작 모듈(11)을 위하여 0신호 레벨을, 절체 모듈(12)을 위하여 1신호 레벨로 하였으며, 타 모듈의 실탈장 상태를 파악하기 위한 S2 신호(22)는 타 모듈이 실장되었을 때 0으로 탈장시에 1로 하였다. 현재 자신의 보드 동작 상태를 파악하는 제어보드에 의하여 절체를 수행하는 S3 신호는 어떠한 값을 갖더라도 무관하지만, 본 발명에서는 정상 동작 상태 신호를 0신호 레벨로 하였으며 주로 제어모듈에서 보드의 동작 상태를 파악하여 절체가 요구될 경우 강제로 절체를 수행하는 경우에 사용된다. 타 보드의 동작 상태를 나타내는 S4 신호(23)는 정상 동작 상태인 경우를 0신호 레벨로, 장애가 발생하는 비정상 동작 상태를 1신호로 하였다.In the logic table of FIG. 2, when the boards are mounted on the operation module 11 and the switching module 12, the S1 signal 21 that initially determines the transmission service board is set to 0 signal level for the operation module 11, For the switching module 12, one signal level was set, and the S2 signal 22 for checking the mounting state of another module was set to 0 when the other module was mounted and 1 when the other module was mounted. The S3 signal performing the changeover by the control board that grasps the current board operation state is irrelevant to any value, but in the present invention, the normal operation state signal is set to 0 signal level, and the operation state of the board is mainly controlled by the control module. It is used to force the transfer when it is required to make a transfer. The S4 signal 23 indicating the operation state of the other board is set to 0 signal level in the case of the normal operation state, and 1 signal of the abnormal operation state in which the failure occurs.

제2도의 논리표 동작 상태를 살펴보면 조건항 (1), (4), (9) 및 조건항(12)와 같이 동작 모듈(11)과 절체 모듈(12)에 보드가 실장되어 있고, OUT 신호(24)가 동일한 경우 동작 모듈의 보드가 우선적으로 전송 서비스를 제공하도록 하는 초기 조건을 위한 논리 조건이다. 절체 모듈(12)의 보드가 정보의 전송 서비스를 제공하는 동안 동작 모듈(11)의 보드가 정상 상태로 복구되어 실장될 경우 조건항 (2)와 같이 절체 모듈(12)은 전송 서비스 상태를 유지하고, 동작 모듈(11)은 서비스를 위한 대기 상태가 되어야 한다. 또한 반대의 경우도 마찬가지로, 동작 모듈(11)이 정보의 전송 서비스를 제공하는 동안 절체 모듈(12)이 정상 상태로 실장되더라도 조건항 (10)과 같이 동작 모듈(11)은 전송 서비스를 지속하고, 절체 모듈(12)은 서비스를 위한 대기 상태가 되어야 한다.Referring to the operation state of the logic table of FIG. 2, the board is mounted on the operation module 11 and the switching module 12 as shown in the conditional terms (1), (4), (9) and the conditional term (12), and the OUT signal. If 24 is the same, it is a logical condition for an initial condition that allows the board of the operation module to provide a transfer service preferentially. When the board of the operation module 11 is restored and mounted while the board of the switching module 12 provides the information transmission service, the switching module 12 maintains the transmission service state as shown in the conditional clause (2). In addition, the operation module 11 should be in a standby state for the service. In the opposite case, similarly, even when the switching module 12 is mounted in a normal state while the operation module 11 provides the service for transmitting the information, the operation module 11 continues the transmission service as in the conditional term 10. In this case, the transfer module 12 should be ready for service.

그러나, 제2도의 논리표를 살펴보면, 조건항 (1)과 (9)와 같이 실장되는 보드의 출력(OUT 신호)이 동작 상태가 되면 모듈에 관계없이 보드의 실탈장시 동작 모듈(11)과 절체 모듈(12)이 동시에 신호를 전송하므로 전송의 에러가 발생하게 된다. 따라서, 상기와 같은 전송의 에러를 막기 위하여 본 발명에서는 타 보드의 현재 동작 상태를 파악하기 위한 S4 신호(23)를 데이타 신호선이나 다른 제어신호들 보다 빨리 접속되도록 접속핀의 길이를 길게 하여 실탈장시 조건항 (1)과 (9)가 발생하지 않도록 하였다.However, referring to the logic table of FIG. 2, when the output (OUT signal) of the board mounted as the conditional terms (1) and (9) becomes an operating state, the operation module 11 and Since the switching module 12 simultaneously transmits a signal, a transmission error occurs. Therefore, in order to prevent the transmission error as described above, in the present invention, the length of the connection pin is increased so that the S4 signal 23 for identifying the current operating state of the other board is connected earlier than the data signal line or other control signals. Conditions (1) and (9) were not generated.

제3도는 본 발명의 일실시예에 따른 시스템 자동 절체 회로의 구성도로서, 도면에서 31은 D-플립플롭, 32 내지 34는 인버터, 35,36은 논리곱 게이트, 37,38은 논리합 게이트를 각각 나타낸다.3 is a block diagram of a system automatic switching circuit according to an embodiment of the present invention, in which 31 is a D-flip flop, 32 to 34 are inverters, 35 and 36 are AND gates, and 37 and 38 are OR gates. Represent each.

제2논리곱 게이트(36)는 초기 전송 서비스를 선택하기 위한 S1 신호(21)와 리셋 신호를 제1인버터(32)를 통해 반전시킨 출력신호를 논리곱하여 출력한다. 동작 모듈(11)에서 상기 제2논리곱 게이트(36)의 출력은 S1 신호(21)가 0이므로 항상 0이고 절체 모듈(12)에서는 S1 신호(21)가 '1이므로 리셋 신호를 반전시킨 신호와 같다. 결국 상기 제2논리곱 게이트(36)의 출력은 리셋 신호가 0인 동안만 절체 모듈(12)에서 1신호로 있고, 나머지 경우는 동작 모듈(11)과 절체 모듈(12)에서 0신호를 출력하게 된다. 타 모듈의 동작 상태를 나타내는 S4 신호(23)는 제3인버터(34)를 통하여 신호 레벨을 반전시켜 제1논리합 게이트(37)에 입력된다. S4 신호(23)가 '1이면 타 보드가 절체 상태에 있으므로 제1논리합 게이트(37)의 입력은 0신호로 되고 전송의 서비스를 위한 동작 상태가 된다. 이와 반대로 S4 신호(23)가 0이면 타 보드가 동작 상태에 있으므로 제1논리합 게이트(37)의 입력은 '1신호로 되고, 전송의 서비스를 위한 대기 상태가 된다. 그러나 제2도의 논리표에서 설명하였듯이 보드의 실탈장시 타 모듈의 동작 상태 신호를 미리 파악하지 않으면 실장되는 보드의 상태를 결정할 수 없으므로 본 발명에서는 보드의 실탈장시 S4 신호(23)의 접속핀을 길게 하여 다른 신호보다 빨리 접속하도록 하였다.The second logical gate 36 performs an AND operation on the output signal obtained by inverting the S1 signal 21 and the reset signal through the first inverter 32 to select the initial transmission service. In the operation module 11, the output of the second logical gate 36 is always 0 because the S1 signal 21 is 0 and the switching signal 12 inverts the reset signal because the S1 signal 21 is' 1. Same as As a result, the output of the second logical gate 36 is one signal in the switching module 12 only while the reset signal is 0, and in the other cases, the 0 signal is output from the operation module 11 and the switching module 12. Done. The S4 signal 23 indicating the operation state of the other module is input to the first logic gate 37 by inverting the signal level through the third inverter 34. If the S4 signal 23 is '1', the other board is in the switching state, and therefore, the input of the first logic gate 37 becomes the 0 signal and becomes the operation state for the service of the transmission. On the contrary, if the S4 signal 23 is 0, since the other board is in the operating state, the input of the first logic gate 37 becomes a '1 signal, and the standby state for the service of the transmission becomes. However, as described in the logic table of FIG. 2, if the operating state signal of another module is not known before mounting of the board, the board state of the mounted board cannot be determined. To make the connection faster than other signals.

보드의 동작 상태를 제어모듈에서 감지하여 소프트웨어에 의한 절체를 실시하는 S3 신호는 D-플립플롭(31)에 입력되고, 절체 동작시 발생되는 트리거 신호인 TRIG 신호를 D-플립플롭(31)은 클럭으로 래치한다. 만약 제어보드에 의하여 절체가 요구되는 경우 D-플립플롭(31)은 초기에 리셋 신호에 의하여 0의 상태로 있다가 TRIG 클럭이 발생하는 경우 1의 상태로 래치된다. D-플립플롭(31)의 출력은 제1논리곱 게이트(35)에서 타모듈 보드의 실장 상태를 나타내는 S2 신호(22)를 반전한 제2인버터(33)의 출력신호와 논리곱을 수행하여 타모듈의 보드가 탈장되어 있을 경우 제2인버터(33)의 출력신호는 항상 0이므로 상기 제1논리곱 게이트(35)의 출력도 항상 0인 신호 상태가 되어 제어 보드에 의한 강제 절체는 수행되지 않는다. 그러나, 타모듈의 보드가 실장되어 있을 경우 D-플립플롭(31)의 출력 신호가 상기 제1논리곱 게이트(35)의 출력신호이므로 제어 모듈에 의한 소프트웨어 절체는 가능하게 된다.The S3 signal, which detects the operating state of the board in the control module and performs the switching by software, is input to the D-flip flop 31, and the D-flip flop 31 receives the TRIG signal, which is a trigger signal generated during the transfer operation. Latch to clock. If switching is required by the control board, the D-flip-flop 31 is initially set to 0 by the reset signal and latched to 1 when the TRIG clock is generated. The output of the D-flip-flop 31 is logically multiplied with the output signal of the second inverter 33 by inverting the S2 signal 22 representing the mounting state of the other module board at the first logical gate 35. When the board of the module is removed, the output signal of the second inverter 33 is always 0, so the output of the first logical gate 35 also becomes a signal state of 0 at all times, so that a forced transfer by the control board is not performed. . However, when the board of another module is mounted, since the output signal of the D-flip flop 31 is the output signal of the first logical gate 35, software switching by the control module is possible.

제1논리합 게이트(37)는 보드의 실탈장과 제어모듈에 의한 절체 동작 신호를 논리합 하는 기능을 수행하며, 제2논리합 게이트(38)는 초기에 전송 서비스 모듈의 결정하는 절체를 논리합하는 기능을 수행한다.The first logic gate 37 performs a function of ORing the board mounting and dismounting operation signals by the control module, and the second logic gate 38 initially performs a function of ORing the switching service module. To perform.

따라서, 상기와 같이 구성되어 동작하는 본 발명은 전송 시스템의 1+1 보드 절체 회로에 있어서 시스템의 초기 서비스 운영 조건을 만족하고, 제어신호중 타 보드의 동작 상태를 파악하기 위한 신호를 보드의 실장시 먼저 파악할 수 있어 보드의 실탈장시 실시간내에 보드의 자동 절체를 수행하여 전송선로를 복구하여 전송 신호의 에러를 유발시키지 않는 효과가 있다.Therefore, the present invention, which is configured and operated as described above, satisfies the initial service operating conditions of the system in the 1 + 1 board switching circuit of the transmission system, and when the board is mounted with a signal for grasping the operation state of another board among the control signals. First of all, when the board is dismounted, it is possible to recover the transmission line by performing automatic switching of the board in real time so as not to cause an error of the transmission signal.

Claims (1)

리셋 신호를 입력받아 반전시켜 출력하는 제1반전 수단(32); 타 보드의 실탈장 상태를 나타내는 신호를 입력받아 반전시켜 출력하는 제2반전 수단(33); 타 보드의 현재 동작 상태를 나타내는 신호를 입력받아 반전시켜 출력하는 제3반전 수단(34); 상기 제1반전 수단(32)의 출력에 의해 리셋되고, 현재 자신의 동작 상태 신호를 절체 동작시 발생되는 트리거 신호로 래치하여 출력하는 플립플롭(31); 상기 플립플롭(31)의 출력과 상기 제2반전 수단(33)의 출력을 입력받아 논리곱하여 출력하는 제1논리곱 연산 수단(35); 초기에 전송 서비스 보드를 결정하는 신호와 상기 제1반전 수단(32)의 출력을 입력받아 논리곱하여 출력하는 제2논리곱 연산 수단(36); 상기 제1논리곱 연산 수단(35)의 출력과 상기 제3반전 수단(34)의 출력을 입력받아 논리합하여 출력하는 제1논리합 연산 수단(37); 및 상기 제1논리합 연산 수단(37)의 출력과 상기 제2논리곱 연산 수단(36)의 출력을 입력받아 논리합하여 출력하는 제2논리합 연산 수단(38)을 구비한 것을 특징으로 하는 시스템 자동 절체 회로.First inverting means (32) for receiving a reset signal and inverting and outputting the reset signal; Second inverting means (33) for receiving a signal indicating a state of mounting and dismounting of another board and inverting and outputting the signal; Third inverting means (34) for receiving a signal indicating a current operation state of another board and inverting and outputting the signal; A flip-flop (31) which is reset by the output of the first inverting means (32) and latches and outputs its current operation state signal as a trigger signal generated during a switching operation; First logical product calculating means (35) for receiving the output of the flip-flop (31) and the output of the second inverting means (33) and performing a logical multiplication on the output; A second logical product calculating means (36) for initially receiving a signal for determining a transmission service board and an output of the first inverting means (32) and performing a logical multiplication on the signal; First logical sum calculating means (37) for receiving and outputting the output of the first logical product calculating means (35) and the output of the third inverting means (34); And second logical sum calculating means (38) for receiving and outputting the output of the first logical sum calculating means (37) and the output of the second logical product calculating means (36) and outputting the result. Circuit.
KR1019950053998A 1995-12-22 1995-12-22 System automatic switching circuit KR0151910B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053998A KR0151910B1 (en) 1995-12-22 1995-12-22 System automatic switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053998A KR0151910B1 (en) 1995-12-22 1995-12-22 System automatic switching circuit

Publications (2)

Publication Number Publication Date
KR970056236A KR970056236A (en) 1997-07-31
KR0151910B1 true KR0151910B1 (en) 1998-11-02

Family

ID=19442835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053998A KR0151910B1 (en) 1995-12-22 1995-12-22 System automatic switching circuit

Country Status (1)

Country Link
KR (1) KR0151910B1 (en)

Also Published As

Publication number Publication date
KR970056236A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
JPS59117395A (en) Terminal processing device
US4727548A (en) On-line, limited mode, built-in fault detection/isolation system for state machines and combinational logic
JPH0778039A (en) Clock selection control system
KR0151910B1 (en) System automatic switching circuit
JPS6027041B2 (en) How to switch lower control devices in Hiaraki control system
JPH041543B2 (en)
KR100450769B1 (en) Redundancy switch controller of packet switch board and method thereof
KR100299033B1 (en) Apparatus for recovering of board or link error in asynchronous transfer mode system and method thereof
US5736889A (en) Duplexing control apparatus for use in a time division switching device
KR930007474B1 (en) D-bus address detecting circuit in electronic exchanges
KR100296039B1 (en) Method for selecting duplicated link in atm swiching system
JP2949945B2 (en) Transmission line switching circuit
KR0125210Y1 (en) Circuit for generating multiple synchronization timing in digital system
JP2970164B2 (en) Switching circuit
KR0144824B1 (en) Apparatus for recovery process
KR100241775B1 (en) Apparatus for stablizing the switching of a duplicate circuit
KR0161163B1 (en) The duplex architecture for global bus about duplex gate-way mode in the full electronic switching system
JP2692338B2 (en) Communication device failure detection device
JPH05341803A (en) Duplex switching device for programmable controller
KR100193063B1 (en) Double selection circuit of optical data link in full electronic switching system
KR100499501B1 (en) duplexing apparatus and method
SU1012468A2 (en) Redundancy device
KR20220144693A (en) Controller and communication system comprising the same
KR960012981B1 (en) Transmission system
KR970058247A (en) Low cost redundancy node for system redundancy

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee