KR0149943B1 - 고전자 이동도 트랜지스터의 제조방법 - Google Patents

고전자 이동도 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR0149943B1
KR0149943B1 KR1019950017304A KR19950017304A KR0149943B1 KR 0149943 B1 KR0149943 B1 KR 0149943B1 KR 1019950017304 A KR1019950017304 A KR 1019950017304A KR 19950017304 A KR19950017304 A KR 19950017304A KR 0149943 B1 KR0149943 B1 KR 0149943B1
Authority
KR
South Korea
Prior art keywords
layer
doped
channel
impurities
channel layer
Prior art date
Application number
KR1019950017304A
Other languages
English (en)
Other versions
KR970003692A (ko
Inventor
이재진
이해권
노동완
김경수
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950017304A priority Critical patent/KR0149943B1/ko
Publication of KR970003692A publication Critical patent/KR970003692A/ko
Application granted granted Critical
Publication of KR0149943B1 publication Critical patent/KR0149943B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 인듐갈륨비소, 인듐 알루미늄 비소 이종접합의 고전자 이동도 트랜지스터의 제조방법에 관한 것으로서, 반도체기판의 상부에 버퍼층 및 채널층을 형성한 후 동일한 진공 챔버 내에서 진공을 깨지않고 채널층 표면에 도착된 소오스 분자들이 각각의 격자점으로 이동되기 위한 표면 이동시간을 갖도록 단지 결정 성장층들을 형성하기 위한 소오스들의 셔터를 닫아 성장을 일시 멈추게 한 후 연속해서 스페이서층, 도너층 및 캡층을 형성한다. 따라서, 채널층의 표면에 도착된 소오스 분자들이 각각의 격자점에 위치되도록 하므로써 격자 결함이 감소되고 계면 급준성이 향상되어 전자이동도가 증가된다.

Description

고전자 이동도 트랜지스터의 제조방법(Method for fabricating HEMT)
제1도(a) 내지 (c)는 본 발명에 따른 고전자 이동도 트랜지스터의 제조공정도.
제2도는 본 발명에 따라 제조된 고전자 이동도 트랜지스터와 종래 기술에 따라 제조된 고전자 이동도 트랜지스터의 전자이동도를 비교한 그래프.
본 발명은 고전자 이동도 트랜지스터(High-electron Mobility Transistor:이하, HEMT라 칭함)의 제조방법에 관한 것으로서, 특히, 격자 정합을 이루는 채널층(channel layer)과 스페이서층(spacer layer) 계면의 급격성(abruptness)을 향상시켜 전자의 이동도를 향상시킬 수 있는 HEMT의 제조방법에 관한 것이다.
HEMT는 분자선 결정 성장(Molecular Beam Epitaxy:이하, MBE라 칭함)법, 또는, 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition:이하, MOCVD라 칭함)법에 의해 성장되는 반도체층들의 이종접합 계면을 이용한 금속-반도체 전계효과 트랜지스터(Metal-Semiconductor Field Effect Transistor:MESFET)이다.
일반적으로, HEMT는 반절연성의 Ⅲ-Ⅴ화합물 반도체기판의 상부에 상기 반도체기판과 격자 상수가 거의 일치하는 반도체 물질이 결정성장된 버퍼층(buffer layer), 밴드 갭(band gap)이 작은 반도체 물질의 채널층(channel layer), 밴드 갭이 큰 반도체 물질의 스페이서층(spacer layer), 실리콘이 도핑된 상기 스페이서층과 동일한 반도체 물질의 도너층(donor layer), 실리콘이 도핑된 밴드 갭이 작은 반도체 물질의 캡층(cap layer), 상기 도너층의 상부에 형성된 게이트전극과 캡층의 상부에 형성된 소오스 및 드레인전극으로 구성된다.
상기한 HEMT는 채널층과 스페이서층의 밴드 갭의 차이에 의해 밴드 갭이 작은 채널층에 2차원 전자 개스(Two-Dimensional Electron Gas:이하, 2DEG라 칭함)의 채널을 생성하는데, 도너층으로부터 스페이서층을 통해 채널층으로 확산되는 전자가 상기 2DEG 채널에서 고이동도로 주행하는 것을 이용하는 것이다.
상기 채널을 주행하는 전자류를 쇼트기 접합을 이루는 게이트전극에서 변조한다. 그러므로, HEMT는 이러한 소자 특성을 이용하여 고주파용 증폭기 등을 비롯한 통신 부품 및 회로 분야에서 널리 활용되고 있다.
HEMT는 GaAs 기판상에 AlGaAs/InGaAs계 또는 AlGaAs/GaAs계 결정 성장층이 형성된 것과, InP 기판상에 InAlAs/InGaAs계 결정 성장층이 형성된 것으로 구별된다.
상기에서 InAlAs와 InGaAs 사이의 전도대의 불연속성이 AlGaAs와 InGaAs 또는 AlGaAs와 GaAs 사이보다 커 2DEG의 높은 전하밀도 및 높은 전자이동도 등의 전기적 특성이 우수하여 차세대 고속 소자에는 InAlAs/InGaAs계가 이용되는 추세이다.
종래의 InP 기판상에 InAlAs 도너층과 InGaAs 채널층을 갖는 HEMT가 미국 특허 제5,285,087호에 개시되어 있다. 상기 구조에서, 전자이동도를 증가시키기 위해 InGaAs 채널층은 격자 비정합(lattice mismatch)을 이루는 수도모픽(pseudomorphic) 구조를 갖는다.
그러나, 상기 종래의 HEMT는 채널층이 격자비정합을 이루는 수도모픽 구조로 형성해야 하므로 결정 성장이 어렵고 결정 결함에 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 격자정합 이종접합을 이루어 결정 성장이 용이하고 결정 결함이 발생을 방지할 수 있는 HEMT의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 HEMT의 제조방법은 반절연성 반도체기판의 상부에 불순물이 도핑되지 않은 버퍼층과, 불순물이 도핑되지 상기 버퍼층 보다 밴드 갭이 작은 채널층을 연속해서 결정 성장하는 단계와, 상기 채널층 형성후 일정시간 동안 성장멈춤하는 단계와, 상기 채널층의 상부에 불순물이 도핑되지 않은 스페이서층과, 불순물이 도핑된 도너층 및 불순물이 도핑된 캡층을 연속적으로 결정 성장하는 단계와, 상기 캡층의 소정부분을 스페이서층이 노출되도록 제거하여 게이트 영역을 한정하는 단계와, 상기 스페이서층의 상부에 게이트전극을 형성하고, 상기 캡층의 상부에 오믹 접촉을 이루도록 소오스 및 드레인전극을 형성하는 단계를 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제1도(a) 내지 (c)는 본 발명에 따른 HEMT의 제조공정도이다.
제1도(a)를 참조하면, 불순물이 도핑되지 않은 반절연성 InP의 반도체기판(11)상에 500∼550℃ 정도의 기판 온도에서 1μm/hr 정도의 성장 속도를 갖도록 MBE 방법에 의해 InAlAs의 버퍼층(13)과 InGaAs의 채널층(15)을 순차적으로 결정 성장시킨다.
상기에서, 버퍼층(13) 및 채널층(15)이 반도체기판(11)과 격자 정합을 이루도록 InAlAs 및 InGaAs는 화학량론에 따라 In0.52Al0.48As 및 In0.53Ga0.47As로 형성되게 각각의 분자선속비가 FIn/(FIn+FGa)=0.822 및 FIn/(FIn+FAl)=0.671를 이룬다.
상기에서, InAlAs로 이루어진 버퍼층(13)은 반도체기판(11)의 결정 결함이 확산되는 것을 방지하고 불순물이 활성층으로 유입되는 것을 방지하여 이후에 성장되는 결정 성장층들의 특성을 향상시킬 수 있도록 불순물이 도핑되지 않은 4000∼6000Å 정도의 두께로 성장되는 것으로 밴드 갭이 크다.
상기 버퍼층(13)은 52%의 In와 48%의 Al으로 이루어진 Ⅲ족 원소와 As으로 이루어진 Ⅴ족 원소가 각각 1:1의 조성비를 이루어야 한다. 또한, InGaAs로 이루어진 채널층(15)은 공급된 양자화된 구속 전자가 불순물 산란 및 계면 산란의 영향을 받지 않고 고속으로 주행하도록 불순물이 도핑되지 않은 300∼500Å 정도의 두께로 성장되는 것으로 밴드 갭이 상기 버퍼층(13) 보다 작다.
상기 채널층(15)은 53%의 In의 47%의 Ga으로 이루어진 Ⅲ족 원소와 As로 이루어진 Ⅴ족 원소가 각각 1:1의 조성비를 이루어야 한다.
제1도(b)를 참조하면, 상기 채널층(15)을 성장시키고, 소정 시간, 예를 들면, 30∼120초 정도, 바람직하게는, 50초 정도의 성장일시멈춤 후 InAlAs의 스페이서층(17), InAlAs의 도너층(19) 및 InGaAs의 캡층(21)을 순차적으로 결정 성장시킨다.
상기에서, 스페이서층(17)은 30∼300Å 정도의 두께의 불순물이 도핑되지 않은 InAlAs로, 도너층(19)은 300∼500Å 정도 두께의 실리콘이 1×1018∼5×1018/cm3정도의 밀도로 도핑된 InAlAs로 형성된다.
또한, 캡층(21)은 50∼200Å 정도의 두께의 불순물이 고농도로 도핑된 InGaAs로 형성된다.
상기에서, 스페이서층(17)은 채널층(15)과 도너층(19)을 분리하는 것으로 채널층(15)과 접합에 의해 이 접합면에 인접하는 채널층(15)에 2DEG 채널(16)을 형성시켜 양자화된 전자를 구속한다. 도너층(19)은 상기 2DEG 채널(16)에 전자를 공급한다.
그리고 캡층(21)은 고농도로 도핑되어 이후에 형성되는 전극이 오믹 접촉(ohmic contact)을 이루도록 한다.
상기에서, 스페이서층(17), 도너층(19) 및 캡층(21)은 상기 버퍼층(13) 및 채널층(15)을 형성한 동일한 진공 챔버 내에서 진공을 깨지않고 단지 결정 성장층들을 형성하기 위한 소오스들의 셔터를 닫아 성장을 일시 멈추게 한후 연속해서 형성된다.
이에 의해, 채널층(15) 표면에 도착된 소오스 분자들이 각각의 격자 점으로 이동되는 표면 이동시간을 가지므로 격자 결함이 감소되고 계면의 급준성(abruptness)이 향상된다.
제1도(c)를 참조하면, 상기 캡층(21)의 소정 부분을 도너층(19)이 노출되도록 제거하여 게이트영역을 한정한다. 상기에서, 게이트영역 양측의 캡층(21)이 제거되지 않은 부분은 소오스영역과 드레인영역이 된다.
그 다음, 게이트영역의 도너층의 상부에 전자 선(electron beamm) 등의 방법으로 Ti/Pt/Au를 증착하여 게이트전극(23)을 형성한다.
그리고, 상기 소오스 및 드레인영역의 캡층(21)의 상부에 오믹 접촉을 이루도록 AuGe/Ni/Au 등으로 소오스 및 드레인전극(24)(25)을 형성한다.
상술한 본 발명에 따른 HEMT의 제조방법에 있어서, 결정 성장시 성장 온도를 500∼550℃ 정도가 되도록하여 반도체기판(11)이나 각 성장층에 도달한 소오스 원자들의 표면 이동도(surface migration)을 증가시킨다.
그러므로, 반도체기판(11)이나 각 성장층에 도달된 소오스 원자들이 각각의 격자점으로 원할하게 이동되도록 하여 빈격자의 발생을 방지한다.
그러나, 성장 온도를 550℃ 이상으로 하는 경우, 각각의 소오스 원자인 In, Ga, Al 및 As 등이 독립적으로 증발되어 각 성장 층들의 계면 급준성이 급격히 저하되어 전자이동도를 저하시킬 수 있다.
제2도는 본 발명에 따라 제조된 HEMT와 종래 기술에 따라 제조된 HEMT의 전자이동도를 비교한 그래프이다.
상기 그래프에서 (A)는 종래 기술에 따라 제조된 HEMT의 전자이동도를 나타내는 것으로 300에서 7100cm2/Vsec 정도이고 77에서 22000cm2/Vsec 정도이다.
상기 그래프에서 (B)는 본 발명에 따라 제조된 HEMT의 전자이동도를 나타내는 것으로 채널층(15) 형성후 스페이서층(17)을 형성하기 전에 50초 정도의 일시성장멈춤 시간을 갖는 것이다.
상기에서 300에서 9700cm2/Vsec 정도이고 77에서 57400cm2/Vsec 정도이다.
그러므로, 전자이동도는 본 발명에 따라 제조된 HEMT가 종래 기술에 따라 제조된 HEMT보다 77에서 대략 37% 정도, 300에서 대략 160% 정도 증가됨을 알 수 있다.
상술한 바와 같이 본 발명에 따른 HEMT는 반도체기판의 상부에 버퍼층 및 채널층을 형성한 후 동일한 진공 챔버 내에서 진공을 깨지않고 채널층 표면에 도착된 소오스 분자들이 각각의 격자점으로 이동되기 위한 표면 이동시간을 갖도록 단지 결정 성장층들을 형성하기 위한 소오스들의 셔터를 닫아 성장을 일시 멈추게 한 후 연속해서 스페이서층, 도너층 및 캡층을 형성한다.
따라서, 채널층의 표면에 도착된 소오스 분자들이 각각의 격자점에 위치되도록 하므로써 격자 결함이 감소되고 계면 급준성이 향상되어 전자이동도가 증가되는 잇점이 있다.
본 발명을 도면에 도시된 바람직한 실시예로 설명하였으나, 이 분야에 통상의 지식을 가진 사람은 여러 가지로 변형실시할 수 있음을 잘 알 수 있을 것이다.

Claims (5)

  1. 반절연성 반도체기판의 상부에 불순물이 도핑되지 않은 버퍼층과, 불순물이 도핑되지 상기 버퍼층 보다 밴드 갭이 작은 채널층을 연속해서 결정 성장하는 단계와, 상기 채널층 형성후 일정시간 동안 성장멈춤하는 단계와, 상기 채널층의 상부에 불순물이 도핑되지 않은 스페이서층과, 불순물이 도핑된 도너층 및 불순물이 도핑된 캡층을 연속적으로 결정 성장하는 단계와, 상기 캡층의 소정부분을 도너층이 노출되도록 제거하여 게이트영역을 한정하는 단계와, 상기 도너층의 상부에 게이트전극을 형성하고, 상기 캡층의 상부에 오믹 접촉을 이루도록 소오스 및 드레인전극을 형성하는 단계를 구비하는 고전자 이동도 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 반도체기판을 InP으로, 버퍼층, 스페이서층 및 도너층을 InAlAs으로, 채널층 및 캡층을 InGaAs로 형성하는 고전자 이동도 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 결정 성장층들을 500∼550℃로 성장하는 고전자 이동도 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 채널층 형성 후 30∼120초, 바람직하게는, 50초 동안 성장멈춤하는 고전자 이동도 트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 성장멈춤을 상기 버퍼층 및 채널층을 형성한 진공 챔버 내에서 진공을 깨지않고 실시하는 고전자 이동도 트랜지스터의 제조방법.
KR1019950017304A 1995-06-24 1995-06-24 고전자 이동도 트랜지스터의 제조방법 KR0149943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017304A KR0149943B1 (ko) 1995-06-24 1995-06-24 고전자 이동도 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017304A KR0149943B1 (ko) 1995-06-24 1995-06-24 고전자 이동도 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR970003692A KR970003692A (ko) 1997-01-28
KR0149943B1 true KR0149943B1 (ko) 1999-04-15

Family

ID=19418184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017304A KR0149943B1 (ko) 1995-06-24 1995-06-24 고전자 이동도 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR0149943B1 (ko)

Also Published As

Publication number Publication date
KR970003692A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US6620662B2 (en) Double recessed transistor
US6534801B2 (en) GaN-based high electron mobility transistor
US5060030A (en) Pseudomorphic HEMT having strained compensation layer
US6573129B2 (en) Gate electrode formation in double-recessed transistor by two-step etching
US5952672A (en) Semiconductor device and method for fabricating the same
US4772925A (en) High speed switching field effect transistor
US5104825A (en) Method of producing a semiconductor device
US5322808A (en) Method of fabricating inverted modulation-doped heterostructure
US5351128A (en) Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer
US5381027A (en) Semiconductor device having a heterojunction and a two dimensional gas as an active layer
EP0408001A2 (en) Semiconductor device having a selectively doped heterostructure
KR100548047B1 (ko) 전계효과트랜지스터
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
KR0149943B1 (ko) 고전자 이동도 트랜지스터의 제조방법
US5311045A (en) Field effect devices with ultra-short gates
US5773853A (en) Compound semiconductor device
JPH08213594A (ja) 電界効果トランジスタ
JPS62256477A (ja) 半導体装置
US5408111A (en) Field-effect transistor having a double pulse-doped structure
JP2994863B2 (ja) ヘテロ接合半導体装置
WO2000007248A1 (en) High electron mobility transistor
JPH0260225B2 (ko)
GB2239557A (en) High electron mobility transistors
JP2708492B2 (ja) 半導体装置の製造方法
JP2614490B2 (ja) ヘテロ接合電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee