KR0149732B1

KR0149732B1 - Wave synthesizing circuit of microcomputer

Info

Publication number: KR0149732B1
Application number: KR1019940008055A
Authority: KR
Inventors: 이사오 다까하시
Original assignee: 다까노 야스아끼; 상요덴기 가부시끼가이샤
Priority date: 1993-04-19
Filing date: 1994-04-18
Publication date: 1998-11-02
Also published as: KR940025243A; JPH06303304A

Abstract

본 발명은 1칩 마이크로컴퓨터의 제한된 칩 면적의 속에 다이알 톤 및 멜로디 음의 발생 기능을 내장할 수 있고, 특히 상기 1칩 마이크로컴퓨터의 널리 쓰이는 기능을 충분히 실행할 수 있는 마이크로컴퓨터의 파형 합성 회로를 제공하는 것을 목적으로 한다.The present invention provides a waveform synthesis circuit of a microcomputer capable of embedding a function of generating a dial tone and melody sound within a limited chip area of a one-chip microcomputer, and in particular, being capable of fully executing the widely used functions of the one-chip microcomputer. It aims to do it.

본 발명에 의하면 1칩 마이크로컴퓨터에 다이알 톤 및 멜로디 음을 발생하는 기능을 내장할 수 있고, 통화키 및 보류키의 조작에 대해 다이알 톤 및 멜로디 음의 합성파를 출력할 수 있다. 이 때, 1칩 마이크로컴퓨터의 널리 쓰이는 기능은 희생되지 않고 실행될 수 있다. 따라서, 전화기의 내부 기판의 면적을 조금 점유하는 정도로 끝나고, 전화기의 다기능화에 결부시킬 수 있다.According to the present invention, a one-chip microcomputer can incorporate a function of generating dial tones and melody sounds, and can output synthesized waves of dial tones and melody sounds for operation of a call key and a hold key. At this time, the widely used functions of the one-chip microcomputer can be executed without sacrificing. Therefore, it can finish to the point which occupies a little area of the internal substrate of a telephone, and can be connected to the multifunctionalization of a telephone.

Description

Waveform Synthesis Circuits of Microcomputers

제1도는 본 발명의 마이크로컴퓨터의 파형 합성 회로를 도시하는 도면.1 is a diagram showing a waveform synthesis circuit of a microcomputer of the present invention.

제2도는 제1 및 제2 계단파 형성 수단을 도시하는 구체 회로도.FIG. 2 is a concrete circuit diagram showing first and second stepped wave forming means. FIG.

제3도는 제1 및 제2 계단파를 도시하는 파형도.3 is a waveform diagram showing first and second stepped waves.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : ROM 6,8,22,24 : 레지스터1: ROM 6,8,22,24: Register

7,9,23,25 : 카운터 12,18 : 래더 저항망7,9,23,25: counter 12,18: ladder resistance network

13,19 : 시프트레지스터13,19: shift register

본 발명은 전화의 다이알 톤 및 멜로디 음을 발생시키는 기능을 동일 칩 상에 집적화할 수 있는 마이크로컴퓨터의 파형 합성 회로에 관한 것이다.The present invention relates to a waveform synthesis circuit of a microcomputer capable of integrating a function of generating dial tone and melody sound of a telephone on the same chip.

일반적으로, 사용자가 제3자와 통화하는 목적으로 키보드형 전화기의 통화키를 조작하면, 이 조작에 따라 한 쪽의 주파수 대역(예를 들면, 697, 770, 852, 941 Hz)의 어느 것의 정현파와, 그 한 쪽의 주파수 대역보다 높은 다른 쪽의 주파수 대역(예를 들면, 1209, 1336, 1477 Hz)의 어느 것의 정현파를 합성한 다이알 톤을 위한 합성파(DTMF파)가 전화 회선을 통해 교환기 측에 전송된다. 이 합성파는 교환기 측에서 해독되어 사용자가 어떤 키를 조작했는지가 판별될 수 있는 상태로 되어 있다. 여기에서, 상기 통화키는 4행 ×3열의 12개 키로 이루어지고, 4행에는 한 쪽의 주파수 대역의 정현파가 각각 할당되며, 3열에는 다른 쪽의 주파수 대역의 정현파가 각각 할당되고, 즉 12개의 키에는 한 쪽 및 다른 쪽의 주파수 대역의 정현파가 매트릭스 형태로 할당되어 있다. 예를 들면, 「1」의 키를 조작하면, 697 Hz 및 1209 Hz의 정현파의 합성파가 전화 회선을 통해 교환기측에 전송되는 상태로 되어 있다.In general, when a user operates a call key of a keyboard-type telephone for the purpose of talking to a third party, the sine wave in any one of the frequency bands (for example, 697, 770, 852, 941 Hz) according to this operation. And a synthesized wave (DTMF wave) for a dial tone synthesized with a sine wave in any one of the other frequency bands (for example, 1209, 1336, and 1477 Hz) higher than that of one frequency band through the telephone line. Is sent to the side. This synthesized wave is decoded on the exchange side to determine which key the user has operated. Here, the call key is composed of 12 keys of 4 rows x 3 columns, sine waves of one frequency band are respectively assigned to 4 rows, and sine waves of the other frequency band are allocated to 3 columns, that is, 12 Four keys are assigned sinusoids in one and the other frequency bands in matrix form. For example, when a key of "1" is operated, a synthesized wave of 697 Hz and 1209 Hz sine waves is transmitted to the exchange side via a telephone line.

또, 사용자가 제3자와의 통화를 보류하는 목적으로, 키보드형 전화기의 보류키를 조작하면, 이 조작에 따라 멜로디 음이 사용자의 전화기에서 제3자의 전화기로 전화 회선을 통해 전송되고, 사용자 및 제3자는 현재의 통화가 보류되고 있는 것을 확인할 수 있는 형태로 되어 있다.In addition, when a user operates a hold key of a keyboard-type telephone for the purpose of holding a call with a third party, the melody sound is transmitted from the user's telephone to the third-party's telephone via the telephone line in accordance with this operation. And a third party can confirm that the current call is on hold.

현재, 시판되고 있는 대부분의 전화기는 상기 다이알 톤 및 상기 멜로디 음을 발생하는 기능을 겸비하고 있다. 구체적으로는 상기 다이알 톤 및 멜로디 음을 발생하는 기능을 집적화한 집적 회로와 상기 집적 회로를 제어하는 기능을 집적화한 마이크로컴퓨터를 조합시키고, 또 상기 다이알 톤을 발생하는 기능을 부가한 마이크로컴퓨터와 상기 멜로디 음을 발생하는 기능을 부가한 마이크로컴퓨터를 조합시켜 양 기능을 실현하였다.Currently, most telephones on the market have a function of generating the dial tone and the melody sound. Specifically, an integrated circuit incorporating the function of generating the dial tone and melody sound and a microcomputer integrating the function of controlling the integrated circuit are combined, and the microcomputer and the function of generating the dial tone are added. Both functions are realized by combining a microcomputer with the function of generating a melody sound.

그러나, 상기 다이알 톤 및 상기 멜로디 음을 발생시키기 위햐여, 2종류의 집적 회로를 조합시켜야 하기 때문에, 전화기에 내장되는 기판의 면적을 많이 점유하고, 전화기의 다기능화를 방해하는 문제가 있었다. 그래서, 본 발명은 1칩 마이크로컴퓨터의 제한된 칩 면적 중에 다이알 톤 및 멜로디 음의 발생 기능을 내장할 수 있고, 특히 상기 1칩 마이크로컴퓨터의 널리 쓰이는 기능을 충분히 실행할 수 있는 마이크로컴퓨터의 파형 합성 회로를 제공하는 것을 목적으로 한다.However, in order to generate the dial tone and the melody sound, since two types of integrated circuits must be combined, there is a problem of occupying a large area of the substrate embedded in the telephone and preventing the multifunction of the telephone. Therefore, the present invention provides a waveform synthesis circuit of a microcomputer capable of embedding a function of generating a dial tone and melody sound within a limited chip area of a one-chip microcomputer, and in particular, being capable of fully performing the widely used functions of the one-chip microcomputer. It aims to provide.

본 발명은 상기 문제점을 해결하기 위해 구성된 것으로, 그 특징은 제1 키 또는 제2 키가 조작된 것을 판별하는 판별 수단과; 상기 제1 키가 조작될 때의 상기 판별 수단의 판별 출력을 수신하여 제1 정현파의 주기를 복수 분할한 각 샘플링 기간을 계수할 때마다 펄스를 발생하고, 상기 제2 키가 조작될 때의 상기 판별수단의 판별 출력을 수신하여 제1 구형파의 죽를 계수할 때에 펄스를 발생하는 제1 펄스 발생 수단과; 상기 제1 키가 조작될 때의 상기 판별 수단의 판별 출력을 수신하여 제2 정현파의 주기를 복수 분할한 각 샘플링 기간을 계수할 때마다 펄스를 발생하고, 상기 제2 키가 조작될 때의 상기 판별 수단의 판별 출력을 수신하여 상기 제1 구형파와 다른 제2 구형파의 주기를 계수할 때마다 펄스를 발생하는 제2 펄스 발생 수단과; 상기 제1 키가 조작될 때, 상기 제1 펄스 발생 수단의 출력에 동기하여 상기 제1 정현파의 각 샘플링 기간의 평균 전압을 발생하여 제2계단파를 형성하는 제1계단파 형성 수단과; 상기 제1 키가 조작될 때, 상기 제2 펄스 발생 수단의 출력에 동기하여 상기 제2 정현파의 각 샘플링 주기의 평균 전압을 발생하여 제2 계단파를 형성하는 제2 계단파 형성 수단과; 상기 제1 및 제2 계단파 형성 수단의 출력을 합성하는 제1 합성 수단과; 상기 제2 키를 조작할 때, 상기 제1 펄스 발생 수단의 출력을 소정배로 분주하는 제1 분주 수단과; 상기 제2 키가 조작될 때, 상기 제2 펄스 발생 수단의 출력을 소정배로 분주하는 제2 분주 수단과; 상기 제1 및 제2 분주 수단의 출력을 합성하는 제2 합성 수단을 구비한 점이다.The present invention has been made to solve the above problems, the feature of which comprises: discriminating means for determining that the first key or the second key has been operated; A pulse is generated each time the sampling output of the period of the first sinusoidal wave is counted by receiving the discriminating output of the discriminating means when the first key is operated, and the second key is operated. First pulse generating means for generating a pulse upon receiving the discriminating output of the discriminating means and counting the die of the first square wave; A pulse is generated each time the sampling output of the period of the second sine wave is counted by receiving the discrimination output of the discriminating means when the first key is operated, and the second key is operated. Second pulse generating means for generating a pulse each time the discrimination output of the discriminating means is received and the period of the second square wave different from the first square wave is counted; First step wave forming means for generating an average voltage of each sampling period of the first sinusoidal wave to form a second step wave when the first key is operated in synchronization with the output of the first pulse generating means; Second stepped wave forming means for generating a second stepped wave by generating an average voltage of each sampling period of the second sinusoidal wave in synchronization with an output of the second pulse generating means when the first key is operated; First synthesizing means for synthesizing the outputs of the first and second stepped wave forming means; First dividing means for dividing the output of the first pulse generating means by a predetermined multiple when operating the second key; Second dividing means for dividing the output of the second pulse generating means by a predetermined multiple when the second key is operated; It is a point provided with the 2nd compounding means which combines the output of the said 1st and 2nd dispensing means.

본 발명에 의하면, 1칩 마이크로컴퓨터에 다이알 톤 및 멜로디 음을 발생하는 기능을 내장할 수 있고, 제1 및 제2 키의 조작에 따라, 다이알 톤 및 멜로디 음의 합성파를 출력할 수 있다. 이 때, 1칩 마이크로컴퓨터의 널리 쓰이는 기능을 희생되지 않고 실행될 수 있다.According to the present invention, a function of generating dial tone and melody sound can be built in a single-chip microcomputer, and a synthesized wave of dial tone and melody sound can be output in accordance with the operation of the first and second keys. At this time, it can be executed without sacrificing the widely used functions of the one-chip microcomputer.

이하 , 첨부 도면을 참조하여 본 발명의 목적 및 장점에 대해 설명하고자 한다.Hereinafter, the objects and advantages of the present invention will be described with reference to the accompanying drawings.

제1도는 본 발명의 마이크로컴퓨터의 파형 합성 회로를 도시하는 도면이다. 이 회로는 1칩 마이크로컴퓨터에 내장되어 키보드형 전화기의 다이알 톤 및 멜로디 음의 합성파를 발생하는 기능으로 사용되는 것이다. 이 키보드형 번화기는 적어도 제3자와 통화가기 위한 4행 × 3열의 12개의 통화 키(제1키)와, 제3자와의 통화를 보류하기 위한 보류키(제2키)를 갖고 있다. 4행의 통화키에는 한 쪽의 주파수 대역(예를 들면, 697, 770, 852, 941 Hz)의 제1 정현파가 할당되고, 3열의 통화키에는 한 쪽의 주파수 대역보다 높은 다른 쪽의 주파수 대역(예를 들면, 1209, 1336, 1477 Hz)의 제2 정현파가 할당되면, 즉, 12개의 통화키에는 제1 및 제2 정현파가 매트릭스 형태로 할당되어 있다.1 is a diagram showing a waveform synthesis circuit of the microcomputer of the present invention. The circuit is built into a 1-chip microcomputer and is used as a function to generate synthesized waves of dial tone and melody in a keyboard-type telephone. This keyboard type telephone has at least 12 call keys (first key) in four rows x three columns for talking with a third party, and a hold key (second key) for holding a call with a third party. The first four sine waves of one frequency band (for example, 697, 770, 852, and 941 Hz) are assigned to the call keys of row 4, and the other frequency bands higher than one of the frequency bands are assigned to the three call keys. When a second sinusoid of (for example, 1209, 1336, 1477 Hz) is allocated, that is, the first and second sinusoids are assigned to the 12 call keys in a matrix form.

제1도에 있어서, 참조 번호(1)은 ROM(판별 수단)으로, 1칩 마이크로컴퓨터의 통상의 기능을 제어하는 프로그램과, 통화키 또는 보류키가 조작된 것을 판별하는 프로르램과, 제1 및 제2 정현파의 주기를 32 분할한 각 샘플링 시간을 표시하는 데이타와, 제1 및 제2 구형파의 주기를 표시하는 데이타와, 상기 제1 및 제2 구형파의 분주를 표시하는 데이타가 기억되어 있다. 예를 들면, 697 Hz 및 1209 Hz의 제1 및 제2 정현파가 분할된 「1」의 통화 키가 조작된 것을 판별하면, 44.8 μsec 및 25.8μsec를 표시하는 데이타를 독출하는 형태로 되어 있다. 또, 보류키가 조작된 것을 판별하면, 멜로디 음의주파수에 따른 제1 및 제2 구형파의 주기 및 분주를 표시하는 데이타를 독출하는 형태로 되어 있다. 참조 번호(2)는 입·출력 포트로, 1칩 마이크로컴퓨터에 데이타를 도입하고, 상기 1칩 마이크로컴퓨터로부터 데이타를 도출하는 것이다. 참조 번호(3)은 CPU로, ROM(1)의 프로그램에 따라 논리 연산을 행하는 것이다. 참조 번호(4)는 RAM으로, 논리 연산 데이타를 일시적으로 기억하는 것이다. 참조 번호(5)는 데이타 버스로, 프로그램 데이타 및 논리 연산 데이타 등의 전송을 행하는 것이다.In Fig. 1, reference numeral 1 denotes a ROM (discrimination means), a program for controlling normal functions of a one-chip microcomputer, a program for determining that a call key or a hold key has been operated, and And data indicating each sampling time obtained by dividing the period of the second sinusoid wave by 32, data indicating the period of the first and second square waves, and data indicating the division of the first and second square waves. . For example, when it is determined that the call key of " 1 " in which the first and second sinusoids of 697 Hz and 1209 Hz are divided is operated, data displaying 44.8 µsec and 25.8 µsec is read out. In addition, when it is determined that the holding key has been operated, the data indicating the period and division of the first and second square waves according to the melody sound frequency is read out. Reference numeral 2 is an input / output port for introducing data into a single-chip microcomputer and deriving data from the single-chip microcomputer. Reference numeral 3 denotes a CPU, which performs a logical operation in accordance with a program of the ROM 1. Reference numeral 4 is a RAM for temporarily storing logical operation data. Reference numeral 5 denotes a data bus for transferring program data, logical operation data, and the like.

참조 번호(6)은 제지스터로, 소정의 제1 정현파의 주기를 32 분할한 각 샘플링 기간을 표시하는 데이타 또는 멜로디 음의 주파수에 따른 제1 구형파의 주기를 표시하는 데이타가 ROM(1)로부터 데이타 버스TM(5)를 통해 프리세트되는 것이다. 참조 번호(7)은 카운터로, 클럭 CK의 상승을 계수하고, 그 계수치가 레지스터(6)의 프리세트 값과 일치한 것을 검출하여 펄스를 발생하는 것이다. 즉, 레지스터(6) 및 카운터(7)은 제1 펄스 발생수단을 구성한다. 마찬가지로, 참조 번호(8)은 제지스터로, 소정의 제2 정현파의 주기를 32 분할한 각 샘플링 기간을 표시하는 데이타 또는 멜로디 음의 주파수에 따른 제2 구형파의 주기를 표시하는 데이타가 ROM(1)로부터 데이타 버스(5)를 통해 프리세트되는 것이다. 참조 번호(9)는 카운터로, 클럭 CK의 상승을 계수하고, 그 계수치가 레지스터(8)의 프리세트 값과 일치한 것을 검출하여 펄스를 발생하는 것이다. 즉, 레지스터(8) 및 카운터(9)는 제2 펄스 발생 수단을 구성한다. 또, 클럭 CK는 제1 및 제2 정현파의 주기를 32 분할한 각 샘플링 기간 또는 제1 및 제2 구형파의 기간이 경과할 때 카운터(7 및 9)의 계수치가 레지스터(6 및 8)의 프리세트 값에 도달하는 형태로 주파수가 선택된다.Reference numeral 6 denotes a resistor, in which data indicating each sampling period obtained by dividing the period of the predetermined first sine wave by 32 or data indicating the period of the first square wave according to the frequency of the melody sound are read from the ROM 1. It is preset via the data bus TM 5. Reference numeral 7 is a counter that counts the rise of the clock CK, detects that the count value coincides with the preset value of the register 6, and generates a pulse. That is, the register 6 and the counter 7 constitute the first pulse generating means. Similarly, reference numeral 8 denotes a resistor, in which data indicating each sampling period obtained by dividing the period of the predetermined second sinusoid by 32 or data indicating the period of the second square wave according to the frequency of the melody sound is ROM (1). Is preset via the data bus (5). Reference numeral 9 is a counter that counts the rise of the clock CK, detects that the count value coincides with the preset value of the register 8, and generates a pulse. In other words, the register 8 and the counter 9 constitute second pulse generating means. In the clock CK, the count value of the counters 7 and 9 is free of the registers 6 and 8 when each sampling period obtained by dividing the periods of the first and second sinusoids by 32 or the period of the first and second square waves passes. The frequency is selected in such a way that it reaches the set value.

참조 번호(10 및 11)은 스위치 회로로, ROM(1)이 통화키 또는 보류키의 조작을 판별한 결과를 수신하여, a 단자 또는 b 단자에 절환 접속되는 것이다.Reference numerals 10 and 11 denote switch circuits that receive the result of the ROM 1 determining the operation of the call key or the hold key, and are switched to the a terminal or the b terminal.

참조 번호(12)는 16개의 저항을 사다리 형태로 접속하여 형성하는 래더 저항망으로, 전압 Vdd가 인가되어 동작하는 형태로 되어 있다. 참조 번호(13)은 16개의 D 플립플롭을 케스케이드(cascade) 접속하여 형성하는 시프트 레지스터로, 1칩 마이크로컴퓨터가 초기화될 때 및 통화키가 조작될 때에 리세트 신호 RST가 R 단자에 인가되어 리세트되고, 또, 카운터(7)의 펄스 출력의 상승이 C단자에 인가될 때마다 각 비트 데이타를 후단(後段)의 D플립 플롭에 시프트하고, 특히 최종단의 D플립 플롭의 반전 비트 데이타를 초단(初段)의 D 플립플롭으로 귀환하느 구성으로 되어 있다. 즉, 래더 저항망(12) 및 시프트 레지스터(13)은 제1 계단파 형성 수단을 구성하고 있다. 이하, 이 제1 계단파 형성 수단의 구체 회로에 대해 제2도를 이용하여 설명한다.Reference numeral 12 is a ladder resistance network which is formed by connecting 16 resistors in the form of a ladder, and has a form in which a voltage Vdd is applied and operated. Reference numeral 13 denotes a shift register formed by cascading sixteen D flip-flops. The reset signal RST is applied to the R terminal when the one-chip microcomputer is initialized and the call key is operated. Whenever the rising of the pulse output of the counter 7 is applied to the C terminal, each bit data is shifted to the D-flop flop of the rear stage, and particularly, the inverted bit data of the D-flop flop of the final stage is set. It is configured to return to the ultra-short D flip-flop. That is, the ladder resistance network 12 and the shift register 13 comprise the 1st step wave formation means. Hereinafter, the specific circuit of this 1st step wave forming means is demonstrated using FIG.

제2도에 있어서, 참조 번호(14-1) (14-16)은 한단이 공통 접속된 16개의 저항이다. 참조 번호(15-1) (15-16)은 케스케이드 접속된 16개의 D 플립플롭으로, R 단자는 리세트 신호 RST의 발생원과 접속되고, C 단자는 스위치 회로(10)을 통해 카운터(7)의 출력 단자와 접속되며, 최종단의 D 플립플롭(15-16)의 Q 단자는 인버터(16)을 통해 초기 단의 D 플립플롭(15-1)의 D 단자와 접속되어 있다. 특히, D 플립플롭(15-1) (15-16)의 Q 단자는 인버터(17-1) (17-16)을 통해 저항(14-1) (14-16)의 다른 단과 접속되어 있다. 이하, 제2도의 동작을 제3도의 파형도를 이용하여 설명한다. 또, 제3도의 횡축은 정현파의 주기를 32분할한 샘플링 시간을 표시하고, 종축은 정현파의 레벨을 표시한다.In Fig. 2, reference numerals 14-1 and 14-16 denote 16 resistors with one end connected in common. Reference numerals 15-1 and 15-16 are cascaded 16 D flip-flops, with the R terminal connected to the source of the reset signal RST, and the C terminal being connected to the counter 7 via the switch circuit 10. The Q terminal of the D flip-flop 15-16 of the final stage is connected to the D terminal of the D flip-flop 15-1 of the initial stage through the inverter 16. In particular, the Q terminal of the D flip-flop 15-1 (15-16) is connected to the other end of the resistors 14-1 and 14-16 via inverters 17-1 and 17-16. The operation of FIG. 2 will now be described using the waveform diagram of FIG. In addition, the horizontal axis of FIG. 3 shows the sampling time which divided the period of the sine wave by 32, and the vertical axis shows the level of sine wave.

처음, 시각 t0에 있어서, D 플립플롭(15-1)~(15-16)이 리세트되면, 인버터(17-1) (17-16)이 하이 레벨을 출력하에, 저항(14-1) (14-16)의 한 단으로부터 최대 합성 전압이 발생하게 된다. 그 후, 시각 t1에 있어서, 카운터(7)의 펄스 출력의 상승이 D 플립플롭(15-1) (15-16)의 C 단자에 인가되면, D 플립플롭(15-1) (15-15)의 Q 단자의 데이타가 후단의 D 플립플롭(15-2) (15-16)의 D 단자에 인가됨과 동시에, D 플립플롭(15-16)의 Q 단자의 데이타가 인버터(16)을 통해 D 플립플롭(15-1)의 D 단자에 귀환된다. 이것에 의해, 인버터(17-1)이 로우 레벨의 전압을 출력하고, 그 밖의 다른 인버터(17-2) (17-16)이 전체 하이레벨을 출력할 때, 저항(14-1) (14-16)의 한단에서는 한단 낮은 합성 전압이 발생하게 된다. 그 후, 커운터(7)의 펄스가 D 플립플롭(15-1) (15-16)의 Q 단자출력을 다시 로우 레벨로 할 때까지 계속해서 발생하면, 카운터(7)의 펄스에 따라 제1 정현파의 주기를 32 분할한 계단파를 형성할 수 있게 된다. 이상의 동작을 반복함으로써, 제3도의 계단파를 발생할 수 있다. 또 저항(14-1) (14-16)은 제3도에 도시하는 계단파를 정현파에 근사할 수 있는 값으로 선택된다. 특히, 저항(14-1) (14-16), (14-2) (14-15), ..., (14-8) (14-9)의 각 값은 동일하게 설정되어 있다.First, at time t0, when the D flip-flops 15-1 to 15-16 are reset, the inverters 17-1 and 17-16 output a high level and the resistor 14-1. The maximum synthesized voltage is generated from one stage of (14-16). Then, at time t1, if the rise of the pulse output of the counter 7 is applied to the C terminal of the D flip-flop 15-1 (15-16), the D flip-flop 15-1 (15-15) The data of the Q terminal of) is applied to the D terminal of the D flip-flop (15-2) (15-16) of the rear stage, and the data of the Q terminal of the D flip-flop (15-16) is transferred through the inverter (16). It is fed back to the D terminal of the D flip-flop 15-1. As a result, when the inverter 17-1 outputs a low level voltage, and the other inverters 17-2 and 17-16 output all high levels, the resistors 14-1 and 14 (14) are output. At one end of -16, a low synthesized voltage is generated. After that, if the pulse of the counter 7 continues to generate until the Q terminal output of the D flip-flop 15-1 (15-16) becomes low level again, the pulse of the counter 7 is reset according to the pulse of the counter 7. It is possible to form a staircase wave obtained by dividing the period of one sinusoid wave by 32. By repeating the above operation, the stepped wave in FIG. 3 can be generated. In addition, the resistors 14-1 and 14-16 are selected as values capable of approximating the sine wave shown in FIG. In particular, the values of the resistors 14-1, 14-16, 14-2, 14-15, ..., 14-8 and 14-9 are set identically.

제1도로 되돌아 가면, 참조 번호(18)은 16개의 저항을 사다리 형태로 접속하여 형성하는 래더 저항망으로, 전원 Vdd가 인가되어 동작하는 상태로 되어 있다. 참조 번호(19)는 16개의 D 플립플롭을 케스케이드 접속하여 형성하는 시프트 레지스터로, 1칩 마이크로컴퓨터가 초기화될 때 및 통화키가 조작될 때에 리세트 신호 RST가 R 단자에 인가되어 리세트되고, 또 카운터(9)의 펄스 출력의 상승이 C 단자로 인가될 때마다 각 비트 데이타를 후단의 D 플립플롭으로 시프트하고, 특히 최종단의 D 플립플롭의 반전 비트 데이타의 초단의 D 플립플롭으로 귀환하는 구성으로 되어 있다. 즉, 래더 저항망(18) 및 시프트 레지스터(19)는 제2 계단파 형성 수단을 구성하고 있다. 또, 제2 계단파 형성 수단은 제1 계단파 형성 수단과 동일한 구성이기 때문에, 구체적인 설명은 생략한다. 참조 번호(20)은 에미터 폴로워형의 트랜지스터로, 베이스는 래더 저항망(12 및 18)을 구성하는 32개의 저항의 한단과 접속되고, 콜렉터는 전원 Vdd와 접속되며, 에미터는 저항(21)을 통해 접지되어 있다. 즉, 통화 키가 조작되면, 주기가 다른 제1 및 제2 정현파에 대응하는 제1 및 제2 계단파의 합성 전압이 트랜지스터(20)의 베이스에 인가되고, 출력 임피던스를 떨어 뜨린 상태로 트랜지스터(20)의 에미터에서 교환기 측으로 전송되는 것이다.Returning to FIG. 1, reference numeral 18 is a ladder resistance network formed by connecting 16 resistors in a ladder form, and is in a state in which power source Vdd is applied and operated. Reference numeral 19 is a shift register formed by cascading 16 D flip-flops, and when a one-chip microcomputer is initialized and a call key is operated, a reset signal RST is applied to the R terminal and reset. Whenever the rising of the pulse output of the counter 9 is applied to the C terminal, each bit data is shifted to the D flip-flop at the rear stage, and in particular, the D flip-flop at the beginning of the inverted bit data of the D flip-flop at the last stage is returned. It becomes the structure to say. That is, the ladder resistance network 18 and the shift register 19 comprise the 2nd step wave formation means. In addition, since a 2nd stepped wave forming means has the same structure as a 1st stepped wave forming means, detailed description is abbreviate | omitted. Reference numeral 20 is an emitter follower type transistor, the base of which is connected to one end of the 32 resistors forming the ladder resistor networks 12 and 18, the collector is connected to the power supply Vdd, and the emitter is connected to the resistor 21. Grounded through. That is, when the call key is manipulated, the synthesized voltages of the first and second staircase waves corresponding to the first and second sine waves having different periods are applied to the base of the transistor 20, and the output impedance is decreased. 20 is transmitted from the emitter to the exchange side.

참조 번호(22)는 레지스터로, 카운터(7)의 펄스 출력을 분주하는 데이타가 ROM91)로부터 데이타 버스(5)를 통해 프리세트되는 것이다. 참조 번호(23)은 카운터로, 카운터(7)의 펄스 출력의 상승을 계수하고, 그 계수치가 레지스터(22)의 프리세트 값과 일치한 것을 검출하여 구형파를 발생하는 것이다. 즉, 레지스터(22) 및 카운터(23)은 제1 분주 수단을 구성한다. 마찬가지로, 참조 번호(24)는 레지스터로, 카운터(9)의 펄스 출력을 분주하는 데이타가 ROM(1)로부터 데이타 버스(5)를 통해 프리세트되는 것이다. 참조 번호(25)는 카운터로, 카운터(9)의 펄스 출력의 상승을 계수하고, 그 계수치가 레지스터(24)의 프리세트 값과 일치한 것을 검출하여 상기 구형파와 동기가 다른 구형파를 발생하는 것이다. 즉, 레지스터(24) 및 카운터(25)는 제2 분주 수단을 구성하고 있다. 또, 보류키가 조작될 때, ROM(1)로부터 출력되는 멜로디 음을 위한 프로그램에 따라 제1 및 제2 펄스 발생 수단은 음계를 위한 펄스를 발생하는 상태로 기능하고, 제1 및 제2 분주 수단은 음정을 위한 분주를 행하는 상태로 기능한다. 참조 번호(26)은 증폭기로 카운터(23 및 25)의 구형파를 저항(27 및 28)을 통해 합성한 후에 증폭하는 것이다. 그리고, 증폭기(26)의 출력은 송신측 및 수신측의 스피커(도시하지 않음)를 통해 이중주의 멜로디 음으로 들리게 된다.Reference numeral 22 is a register in which data for dividing the pulse output of the counter 7 is preset from the ROM91 via the data bus 5. Reference numeral 23 is a counter that counts the rise of the pulse output of the counter 7, detects that the count value coincides with the preset value of the register 22, and generates a square wave. In other words, the register 22 and the counter 23 constitute the first dispensing means. Similarly, reference numeral 24 is a register in which data for dividing the pulse output of the counter 9 is preset from the ROM 1 via the data bus 5. Reference numeral 25 is a counter that counts the rise of the pulse output of the counter 9, detects that the count value coincides with the preset value of the register 24, and generates a square wave different from the square wave. . In other words, the register 24 and the counter 25 constitute the second dispensing means. Further, when the holding key is operated, the first and second pulse generating means function in the state of generating a pulse for the scale, according to the program for the melody sound output from the ROM 1, and the first and second divisions. The means function in the state of dispensing for pitch. Reference numeral 26 amplifies the square waves of the counters 23 and 25 through the resistors 27 and 28 with an amplifier and then amplifies them. Then, the output of the amplifier 26 is heard as a melody sound of the dual column through the speaker (not shown) on the transmitting side and the receiving side.

이상에 의해, 1칩 마이크로컴퓨터 내부에 다이알 톤 및 멜로디 음을 발생하는 기능을 내장할 수 있다. 이 때, 1칩 마이크로컴퓨터의 널리 쓰이는 기능을 희생되지 않는다. 따라서, 전화기의 내장 기판의 면적을 조금 점유하는 정도로 끝나고, 전화기의 다기능화를 실현할 수 있다.By the above, the function which generate | occur | produces a dial tone and a melody sound can be built in a 1-chip microcomputer. At this time, the widely used functions of the one-chip microcomputer are not sacrificed. Therefore, it ends up occupying a little area of the built-in board | substrate of a telephone, and can realize multifunction of a telephone.

본 발명에 의하면, 마이크로컴퓨터 내부에 다이알 톤 및 멜로디 음을 발생하는 기능을 내장할 수 있다. 이 때, 상기 마이크로컴퓨터의 널리 쓰이는 기능을 희생하지 않는다. 따라서, 전화기의 내장 기판의 면적을 조금 점유하는 정도록 끝나고, 전화기의 다기능화를 실현할 수 있다는 이점이 얻어진다.According to the present invention, a function for generating dial tone and melody sound can be built in the microcomputer. At this time, it does not sacrifice the widely used function of the microcomputer. Therefore, it is possible to finish a little while occupying the area of the built-in board of the telephone, thereby obtaining the advantage that the telephone can be multifunctional.

Claims

Discriminating means for determining that the first key or the second key has been operated, and counting each sampling period obtained by dividing the period of the first sinusoidal wave by receiving the discriminating output of the determining means when the first key is operated. A first pulse generating means for generating a pulse every time and receiving a discriminant output of said discriminating means when said second key is operated to count a period of a first square wave, and operating said first key. A pulse is generated every time the sampling period obtained by dividing the period of the second sinusoidal wave is received by counting the discriminating output of the discriminating means when the second key is operated, and the discriminating output of the discriminating means when the second key is operated. Second pulse generating means for generating a pulse each time it receives and counts a period of a second square wave different from the first square wave, and when the first key is operated, synchronizing with the output of the first pulse generating means; 1 sine wave First stepped wave forming means for generating an average voltage of each sampling period of and forming a first stepped wave, the angle of the second sine wave in synchronization with the output of the second pulse generating means when the first key is operated; Second step wave forming means for generating an average voltage in the sampling period to form a second step wave, first combining means for synthesizing the outputs of the first and second step wave forming means, and when the second key is operated First distributing means for distributing the output of the first pulse generating means by a predetermined multiple, second distributing means for distributing the output of the second pulse generating means by a predetermined multiple when the second key is operated, and the first And second synthesizing means for synthesizing the outputs of the second dividing means.

2. The waveform synthesis circuit of claim 1, wherein the first key is set to generate an dial tone of the telephone and the second key is set to generate a melody tone of the telephone.