KR0149189B1 - Self-alignment method of wafer and mask - Google Patents
Self-alignment method of wafer and mask Download PDFInfo
- Publication number
- KR0149189B1 KR0149189B1 KR1019940019596A KR19940019596A KR0149189B1 KR 0149189 B1 KR0149189 B1 KR 0149189B1 KR 1019940019596 A KR1019940019596 A KR 1019940019596A KR 19940019596 A KR19940019596 A KR 19940019596A KR 0149189 B1 KR0149189 B1 KR 0149189B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- automatic alignment
- mask
- scribe lane
- alignment pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 웨이퍼의 스크라이브레인에 형성된 제1자동정렬용 패턴과 마스크의 스크라이브레인에 제2자동정렬용 패턴을 자동정렬에 사용되는 광원의 폭보다 크지만 웨이퍼에 형성된 스크라이브레인의 폭보다 작게 형성하여 보호막노광공정시에 웨이퍼와 마스크를 자동정렬시키고, PIQ에 대한 공정을 완료한 후에 웨이퍼의 스크라이브레인상에 형성된 자동정렬패턴이 스크라이브레인의 폭보다 작게 형성되어지는 웨이퍼와 마스크의 자동정렬방법이다.According to the present invention, the first automatic alignment pattern formed on the scribe lane of the wafer and the second automatic alignment pattern formed on the scribe lane of the mask are larger than the width of the light source used for the automatic alignment, but smaller than the width of the scribe lane formed on the wafer. The wafer and mask are automatically aligned in the protective film exposure process, and the automatic alignment pattern formed on the scribe lane of the wafer after forming the PIQ is smaller than the width of the scribe lane.
Description
제1도는 1:1노광장비 얼라이너를 사용한 자동정렬방법을 도시한 도면.1 is a diagram illustrating an automatic alignment method using a 1: 1 exposure equipment aligner.
제2도의 (a)는 반도체 칩의 패드가 노출된 상태를 도시한 도면.FIG. 2A is a diagram illustrating an exposed state of a pad of a semiconductor chip. FIG.
제2도의 (b)는 제2도의 (a)의 A-A'선을 단면도시한 도면.FIG. 2B is a cross-sectional view taken along the line AA ′ of FIG. 2A.
제2도의 (c)는 현상공정을 도시한 도면.(C) of FIG. 2 shows a developing process.
제2도의 (d)는 식각공정을 도시한 도면.(D) of FIG. 2 shows an etching process.
제3도의 (a)는 브라이트필드마스크 자동정렬시스템을 도시한 도면.Figure 3 (a) is a diagram showing a bright field mask automatic alignment system.
제3도의 (b)는 브라이트필드마스크를 도시한 도면.(B) of FIG. 3 shows a bright field mask.
제3도의 (c)는 사진식각공정후의 웨이퍼의 스크라이브레인을 도시한 도면.(C) of FIG. 3 shows the scribe lane of the wafer after the photolithography process.
제4도의 (a)는 웨이퍼의 자동정렬패턴을 도시한 도면.4A is a diagram showing an automatic alignment pattern of a wafer.
제4도의 (b)는 마스크의 자동정렬패턴을 도시한 도면.(B) of FIG. 4 shows an automatic alignment pattern of a mask.
제4도의 (c)는 자동정렬된 상태를 도시한 도면.(C) of FIG. 4 shows an auto-aligned state.
제4도의 (d)는 사진식각공정후의 웨이퍼의 스크라이브레인을 도시한 도면.(D) of FIG. 4 shows the scribe lane of the wafer after the photolithography process.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11,21,41,42,57,58 : 반도체 칩 12,22,38 : 웨이퍼11,21,41,42,57,58: semiconductor chip 12,22,38: wafer
13,24,27,40,51,53 : 자동정렬패턴 14,23,39,52,54 : 스크라이브레인13,24,27,40,51,53: Automatic alignment pattern 14,23,39,52,54: scribe lane
25,43,56 : 보호막 26 : 포토레지스트25, 43, 56: protective film 26: photoresist
28,33 : 마스크 31,34,37 : 반사경28,33: mask 31,34,37: reflector
32 : 가동정렬기 35 : 오목거울32: movable sorter 35: concave mirror
36 : 볼록거울 55 : 광원36: convex mirror 55: light source
본 발명은 웨이퍼에 보호막을 도포하고 노광공정전에 마스크와 웨이퍼를 정렬시키기는 자동정렬방법에 관한 것이다.The present invention relates to an automatic alignment method for applying a protective film to a wafer and aligning the wafer with the mask prior to the exposure process.
통상 반도체 칩을 만들기 위하여는 웨이퍼에 소자형성을 여러단계의 공정을 마친 후 최종적으로 보호막을 도포하고, 본딩 페드를 오픈시키기 위한 사진식각공정을 진행한다.In general, in order to make a semiconductor chip, after forming a plurality of steps of device formation on a wafer, a protective film is finally applied and a photolithography process is performed to open a bonding pad.
이 때 노광공정전에 마스크와 웨이퍼를 정렬시켜야 되는데, 제1도에서 보인 바와 같이, 1:1노광장비얼라이너를 이용하여 웨이퍼와 마스크에 형성된 칩과 칩을 분리하는 스크라이브라인 비교하여 정렬시킨다.At this time, the mask and the wafer must be aligned before the exposure process. As shown in FIG. 1, the wafer and the chips formed on the mask and the chips formed on the mask are compared by using a 1: 1 exposure equipment aligner.
제2도는 보호막을 도포한 후 본딩패드를 오픈하는 공정을 설명하기 위한 것인데, 제2도의 (a)에 보인 바와 같이 웨이퍼(22)에는 칩들이 형성되어 있고, 제2도의(b,c,d)에 그 단면이 표시되어 있는 바와 같이 공정이 진행된다.FIG. 2 illustrates a process of opening a bonding pad after applying a protective film. As shown in FIG. 2 (a), chips are formed on the wafer 22, and FIG. 2 (b, c, d). The process proceeds as indicated by the cross section at ().
즉, 웨이퍼 전면에 보호막(25)을 도포하는데, 외부와 격리시켜서 보호하고, 특히 Dram에서 α파티클에 의한 소프트에러가 발생하게 되는 것을 방지하는 작용을 하는 PIQ를 웨이퍼 전체에 도포하여 보호막으로 사용한다.In other words, the protective film 25 is coated on the entire surface of the wafer, and is protected by separating from the outside, and in particular, a PIQ is applied to the entire wafer to prevent soft errors caused by α particles in the Dram. .
이 PIQ막은 10μm의 두께로 도포하고, 보호막위에 포토레지스트를 도포한다.This PIQ film is applied with a thickness of 10 탆 and a photoresist is applied on the protective film.
여기서 노광공정을 실행하기 전에 자동정렬을 하기 위해, 웨이퍼에 형성된 자동정렬패턴(13)과 마스크의 자동정렬패턴을 이용하여 1차로 정렬시키고, 얼라인스쿠우프를 이용하여 웨이퍼와 마스크의 스크라이브레인을 정렬시켜서 자동정렬을 한다.Here, in order to perform automatic alignment before performing the exposure process, primary alignment is performed using the automatic alignment pattern 13 formed on the wafer and the automatic alignment pattern of the mask, and the scribe lanes of the wafer and the mask are aligned using an aligning cube. Automatic sort by sorting.
제2도의 (b)에 도시된 바와 같이, 마스크에 자외선등을 조사하여 마스크패턴에 따라 웨이퍼의 보호막 위에 도포된 포토레지스트가 노광되는 노광공정을 실행한다.As shown in (b) of FIG. 2, an exposure process is performed in which a mask is irradiated with ultraviolet light and the photoresist applied on the protective film of the wafer is exposed according to the mask pattern.
제2도의 (c)에 도시된 바와 같이, 현상공정을 진행하여 칩과 리드프레임을 연결하기 위한 본딩패드(24)를 정의한 포토레지스트(26)패턴을 형성하고, 제2도의 (d)에 도시된 바와 같이, 본딩패드(24)가 들어나도록 포토레지스트(26)를 마스크로 하여 PIQ(25)를 식각하여 패드(24)를 노출시켜서 이후의 패키지 공정에서 리드단자와 와이어 본딩한다.As shown in (c) of FIG. 2, the development process is performed to form a photoresist pattern 26 defining a bonding pad 24 for connecting the chip and the lead frame, and as shown in (d) of FIG. As described above, the PIQ 25 is etched using the photoresist 26 as a mask to expose the bonding pad 24 to expose the pad 24, and then wire bonded with the lead terminal in a subsequent package process.
또 다른 한가지 방법은 웨이퍼와 마스크의 스크라이브레인에 자동정렬패턴을 형성하여 브라이트필드 마스크자동정렬 시스템을 이용한 자동정렬방법을 도시한 제3도를 참조하여 설명하면 다음과 같다.Another method is described with reference to FIG. 3, which illustrates an automatic alignment method using a brightfield mask automatic alignment system by forming an automatic alignment pattern on a scribe lane of a wafer and a mask.
먼저, 산화공정, 식각공정, 증착공정, 이온주입공정등을 반복실행하여 칩의 회로 구성을 완성하고, 제조된 웨이퍼에 보호막을 도포하기 전에, 웨이퍼의 스크라이브레인에 각종 테스트패턴, 모니터패턴, 자동정렬패턴, 등 각종 패턴을 스크라이브레인에 형성하며, 그 위에 PIQ를 웨이퍼 전체에 도포하여 보호막으로 사용한다.First, repeat the oxidation process, etching process, deposition process, ion implantation process, etc. to complete the circuit configuration of the chip, and apply various test patterns, monitor patterns, and automatics to the scribe lane of the wafer before applying the protective film to the manufactured wafer. Various patterns, such as an alignment pattern, are formed in a scribe lane, and PIQ is apply | coated to the whole wafer on it, and is used as a protective film.
본딩패드를 노출시키기 위한 공정으로서, 이 보호막 위에 네거형 포토레지스트를 도포하고, 노광공정전에 마스크와 웨이퍼를 정렬시키기 위해, 웨이퍼의 스크라이브레인에 형성되어 있는 각종 테스트패턴, 모니터패턴, 자동정렬패턴중에서 자동정렬패턴과 마스크의 스크라이브레인상에 형성된 자동정렬패턴을 이용하여 자동정렬한다. 이 때 브라이트필드 마스크자동정렬 시스템을 이용하는데, 제3도의 (a)에 도시된 바와 같이, 자동정렬시에 사용되는 광원이 마스크상단에서 마스크(33)를 통과하여 마스크 하단에 설치된 제1반사경(34)에 의해 반사되어 제1반사경의 우측에 설치된 오목거울(35)과 볼록거울(36)로 가서 제1반사경 하단에 설치된 제2반사경(37)으로 반사되며, 제2반사경에 의해 웨이퍼에 조사되며, 조사된 빛은 웨이퍼의 자동정렬패턴에 따라 웨이퍼(38)에서 반사되어 제2반사경(37)으로 가게 되며, 다시 제2반사경에 의해 반사되어 오목거울(35)과 볼록거울(36)로 가서 제2반사경 상단에 설치된 제1반사경(34)에서 반사되어 마스크의 위에 설치된 제3반사경(31)에 의해 정렬검출기(32)로 가서 마스크의 자동정렬패턴과 웨이퍼의 자동정렬패턴을 서로 비교하여 자동정렬을 한다.A process for exposing a bonding pad, comprising applying a negative photoresist on the protective film and aligning the mask and the wafer before the exposure process, among various test patterns, monitor patterns, and automatic alignment patterns formed on the scribe lane of the wafer. Automatic alignment is performed using the automatic alignment pattern and the automatic alignment pattern formed on the scribe lane of the mask. At this time, a bright field mask automatic alignment system is used. As shown in FIG. 3 (a), a light source used for automatic alignment passes through the mask 33 at the top of the mask and is installed at the bottom of the mask. 34) go to the concave mirror 35 and the convex mirror 36 installed on the right side of the first reflecting mirror and reflected by the second reflecting mirror 37 provided on the lower side of the first reflecting mirror, and irradiated onto the wafer by the second reflecting mirror. The irradiated light is reflected from the wafer 38 to the second reflecting mirror 37 according to the automatic alignment pattern of the wafer, and is reflected by the second reflecting mirror to the concave mirror 35 and the convex mirror 36. Go to the alignment detector 32 by the third reflector 31 installed on the mask and reflected by the first reflector 34 installed on the upper side of the second reflector, and compare the automatic alignment pattern of the mask and the automatic alignment pattern of the wafer with each other. Auto align.
이 때 자동정렬을 위한 광원이 마스크를 통과하여야만 웨이퍼 자동정렬패턴이 검출되므로, 제3도의 (b)에 도시된 바와 같이, 투명한 스크라이브레인(39)상에 크롬패턴(40)을 형성한 브라이트 필드 마스크로 만들어 주어야만 한다.At this time, since the wafer alignment pattern is detected only when the light source for automatic alignment passes through the mask, the bright field in which the chrome pattern 40 is formed on the transparent scribe lane 39 as shown in FIG. It must be made into a mask.
이러한 브라이트 필드 마스크자동정렬기를 사용하여 자동정렬을 실행하고 노광공정을 실시하게 되면, 제3도의 (c)에 도시된 바와 같이, 브라이트필드 자동정렬마스크를 사용하기 때문에 마스크의 브라이트필드부분에 의해 네거형 포토레지스트가 감광되어 사진공정후에도 웨이퍼의 스크라이브레인의 자동정렬패턴영역에 해당되는 부분(43)이 상단칩(41)과 하단칩(42)에 연결된 상태로 남아서 포토레지스트를 식각한 후에도 PIQ(43)가 웨이퍼의 스크라이브레인(39)상에 상단칩(41)과 하단칩(42)에 연결된 상태로 남게 된다.When the automatic alignment is performed using the bright field mask automatic aligner and the exposure process is performed, the bright field portion of the mask is used because the bright field automatic alignment mask is used as shown in FIG. After the photoresist is exposed, the portion 43 corresponding to the automatic alignment pattern region of the scribe lane of the wafer remains connected to the upper chip 41 and the lower chip 42 even after the photolithography process. 43 remains connected to the upper chip 41 and the lower chip 42 on the scribe lane 39 of the wafer.
종래의 웨이퍼 정렬을 위하여 사용하는 방법 중 칩을 배치하여 이용할 수 있는 부위에 웨이퍼용 자동정렬패턴을 형성하는 방법은 웨이퍼용 자동정렬패턴이 형성된 곳은 칩을 제조할 수 없게 되어 수율이 감소하는 문제점이 발생하며, 스크라이브레인상에 자동정렬패턴을 형성한 자동정렬방법은 브라이트필드마스크에 의해 PIQ가 식각공정후에도 웨이퍼의 스크라이브레인의 자동정렬패턴상에 상단칩과 하단칩에 연결된 상태로 남아있게 되어 절단공정(Sawing)시에 스크라이브레인에 남아있는 경화된 PIQ가 상단과 하단칩의 보호막에 영향을 주어 칩불량이 발생하는 문제점이 발생한다.The conventional method for forming wafers, in which a method for forming an automatic alignment pattern for a wafer in a portion that can be used by arranging chips, has a problem in that yields are reduced because the chip cannot be manufactured where the automatic alignment pattern for a wafer is formed. The automatic alignment method in which the automatic alignment pattern is formed on the scribe lane is caused by the brightfield mask so that the PIQ remains connected to the upper and lower chips on the automatic alignment pattern of the scribe lane of the wafer even after the etching process. The hardened PIQ remaining in the scribe lane during the cutting process affects the protective film of the upper and lower chips, causing chip defects.
본 발명은 이러한 문제점을 해결하기 위해 웨이퍼의 스크라이브레인에 제1자동정렬용 패턴을 형성하고 마스크의 스크라이브레인에 제2자동정렬용 패턴을 웨이퍼에 형성된 스크라이브레인의 폭보다 작게 형성하여, 보호막노광공정시에 웨이퍼와 마스크를 자동정렬시키고, PIQ에 대한 사진 식각공정을 완료한 후에 스크라이브레인상에 형성된 자동정렬패턴이 스크라이브레인의 폭보다 작게 형성되어지는 웨이퍼와 마스크의 자동정렬방법이다.In order to solve this problem, the present invention forms a first automatic alignment pattern on the scribe lane of the wafer and a second automatic alignment pattern on the scribe lane of the mask to be smaller than the width of the scribe lane formed on the wafer, thereby forming a protective film exposure process. It is an automatic alignment method of wafers and masks in which the automatic alignment pattern formed on the scribe lane is formed smaller than the width of the scribe lane after the wafer and mask are automatically aligned at the time and the photolithography process for PIQ is completed.
이제 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하겠다.The present invention will now be described in detail with reference to the accompanying drawings.
제4도의 (a)는 웨이퍼의 스크라이브레인에 형성된 제1자동정렬패턴을 도시한 단면도이다.FIG. 4A is a cross-sectional view showing a first automatic alignment pattern formed on a scribe lane of a wafer.
제4도의 (b)는 본 발명에 의한 마스크의 스크라이브레인에 형성된 제2자동정렬패턴을 도시한 단면도이다.(B) of FIG. 4 is sectional drawing which shows the 2nd automatic alignment pattern formed in the scribe lane of the mask by this invention.
제4도의 (c)는 본 발명에 의한 웨이퍼와 마스크의 자동정렬패턴을 이용하여 정렬시킨 상태를 도시한 단면도이다.FIG. 4C is a cross-sectional view showing a state in which the wafer and the mask are aligned using the automatic alignment pattern according to the present invention.
제4도의 (d)는 본 발명에 의한 자동정렬과 노광공정이 실행된 웨이퍼의 단면을 도시한 단면도이다.FIG. 4D is a cross-sectional view showing a cross section of the wafer on which the automatic alignment and exposure process according to the present invention have been performed.
제4도의 (a)에 도시된 바와 같이, 완성된 웨이퍼를 보호하기 위한 보호막을 도포하고 패턴화하기 위한 노광공전전에, 사진식각공정을 이용하여 스크라이브레인(52)상에 웨이퍼용 제1자동정렬패턴(51)을 서로 대칭되는 사선형으로 형성한다.As shown in FIG. 4A, before the exposure revolution for coating and patterning the protective film for protecting the finished wafer, the first automatic alignment for the wafer on the scribe lane 52 using a photolithography process. The patterns 51 are formed in diagonal lines that are symmetrical with each other.
이제, 완성된 웨이퍼의 반도체 칩을 보호하기 위해 제조된 웨이퍼를 외부와 결리시키는 PIQ를 10μm의 두께로 웨이퍼 전체에 도포하여 보호막으로 사용하고, 이 보호막 위에 포토레지스트를 도포한다.Now, a PIQ that isolates the manufactured wafer from the outside to protect the semiconductor chip of the finished wafer is applied to the entire wafer with a thickness of 10 μm and used as a protective film, and a photoresist is applied on the protective film.
또한, 제2자동정렬패턴(53)을 마스크의 스크라이브레인(54)상에 형성한 마스크를 준비한다. 이를 위해 마스크로 사용된 글래스기판위에 크롬(Cr)등의 금속막을 글래스기판에 도포하고, 금속막 위에 포토레지스트를 도포한다. 그리고, 사진식각공정을 이용하여 마스크의 스크라이브레인(54)상에 제2자동정렬패턴(53)을 형성하여 브라이트필드마스크를 제작한다.In addition, a mask in which the second automatic alignment pattern 53 is formed on the scribe lane 54 of the mask is prepared. For this purpose, a metal film such as chromium (Cr) is coated on the glass substrate on the glass substrate used as a mask, and a photoresist is applied on the glass substrate. Then, a bright field mask is manufactured by forming a second automatic alignment pattern 53 on the scribe lane 54 of the mask by using a photolithography process.
이 때, 제4도의 (b)에 도시된 바와 같이, 마스크의 제2자동정렬패턴(53)을 제1자동정렬패턴보다 조금 두껍게 형성되며, 서로 대칭되는 사선과 사선들 안에 V자형으로 형성되며, PIQ노광시에 사용되는 광원의 폭보다는 크지만, 웨이퍼에 형성된 스크라이브레인의 폭보다는 작은 30 내지 80μm로 형성된다.At this time, as shown in (b) of FIG. 4, the second automatic alignment pattern 53 of the mask is formed slightly thicker than the first automatic alignment pattern, and is formed in a V shape in diagonal lines and diagonal lines that are symmetric to each other. It is formed to have a width of 30 to 80 µm that is larger than the width of the light source used for PIQ exposure, but smaller than the width of the scribe lane formed on the wafer.
이제, 제4도의 (c)에 도시된 바와 같이, 웨이퍼의 좌측과 우측의 스크라이브레인상에 서로 대칭되는 사선형으로 형성되는 있는 제1자동정렬패턴과 마스크의 좌측과 우측의 스크라이브레인에 서로 대칭되는 사선형으로 형성되어 있는 제2자동정렬패턴을 이용하여 PIQ노광공정 전에, 브라이트필드마스크정렬기등을 사용하며, 마스크의 제2자동정렬패턴보다 작은 폭의 빛(55)을 조사하여 웨이퍼와 마스크를 정렬시키는 웨이퍼와 마스크의 자동정렬방법이다.Now, as shown in (c) of FIG. 4, the first automatic alignment pattern which is formed on the scribe lanes on the left and right sides of the wafer in a symmetrical shape with each other is symmetrical to the scribe lanes on the left and right sides of the mask. Before the PIQ exposure process using a second automatic alignment pattern formed in a diagonal shape, a bright field mask aligner is used, and light 55 having a width smaller than that of the second automatic alignment pattern of the mask is irradiated with the wafer. It is an automatic alignment method of the mask and the wafer to align the mask.
그리고, 제4도의 (d)에 도시된 바와 같이, 사진공정을 진행한 후에 웨이퍼의 스크라이브레인(52)상에 현상된 마스크의 자동정렬패턴을 웨이퍼의 스크라이브레인(52)보다 폭이 적으므로, 식각공정후에도 마스크의 브라이트필드에 의해 잔재된 PIQ(56)가 상단칩(57)과 하단칩(58)에 연결되지 않는 상태가 된다.And, as shown in FIG. 4 (d), since the automatic alignment pattern of the mask developed on the scribe lane 52 of the wafer after the photolithography process is smaller in width than the scribe lane 52 of the wafer, Even after the etching process, the PIQ 56 remaining by the bright field of the mask is not connected to the upper chip 57 and the lower chip 58.
본 발명에 의한 자동정렬방법은 웨이퍼 상의 스크라이브레인에 제1자동정렬용 패턴을 형성하고 마스크 상의 스크라이브레인에 제2자동정렬용패턴을 광원의 폭보다는 크고 상기 웨이퍼의 스크라이브레인 폭보다는 좁게 형성하여 PIQ가 칩과 칩사이에 연결되지 않도록하여 칩의 소잉공정시 주변의 칩의 PIQ에 영향을 미치는 문제점을 해소하고, 정상적으로 사용할 수 있는 웨이퍼의 유효영역에 자동정렬패턴을 형성하여 발생되는 생산량감소의 문제점을 해결한 것이다.The automatic alignment method according to the present invention forms the first automatic alignment pattern on the scribe lane on the wafer and the second automatic alignment pattern on the scribe lane on the mask is formed larger than the width of the light source and narrower than the width of the scribe lane of the wafer to form a PIQ. The problem of reduced production caused by forming the automatic alignment pattern in the effective area of the wafer that can be used normally during the sawing process of the chip by eliminating the connection between the chip and the chip. Will be solved.
본 발명에 의한 자동정렬방법은 웨이퍼와 마스크의 스크라이브레인 상에 제1자동정렬패턴을 형성하고 제2자동정렬패턴을 광원의 폭보다는 크게 형성하고, 스크라이브레인의 폭보다는 좁게 형성하여 PIQ가 칩과 칩사이에 가로로 연결되어 소잉공정시에 주변의 칩의 PIQ에 영향을 주지 않도록하여 불량이 발생되는 것을 방지할 수 있으며, 또한, 정상적으로 사용할 수 있는 웨이퍼의 유효영역에 자동정렬패턴을 형성하여 발생되는 생산량감소의 문제점을 해결한 것이다.In the automatic alignment method according to the present invention, the first automatic alignment pattern is formed on the scribe lanes of the wafer and the mask, and the second automatic alignment pattern is formed larger than the width of the light source, and the width of the scribe lane is smaller than the width of the scribe lane, so that the PIQ is formed with the chip. It is connected horizontally between chips to prevent defects from occurring during the sawing process so as not to affect the PIQ of nearby chips, and also by forming an automatic alignment pattern in the effective area of the wafer that can be used normally. The problem of reduced production is solved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019596A KR0149189B1 (en) | 1994-08-09 | 1994-08-09 | Self-alignment method of wafer and mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019596A KR0149189B1 (en) | 1994-08-09 | 1994-08-09 | Self-alignment method of wafer and mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960008983A KR960008983A (en) | 1996-03-22 |
| KR0149189B1 true KR0149189B1 (en) | 1998-12-01 |
Family
ID=19390040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019596A KR0149189B1 (en) | 1994-08-09 | 1994-08-09 | Self-alignment method of wafer and mask |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0149189B1 (en) |
-
1994
- 1994-08-09 KR KR1019940019596A patent/KR0149189B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008983A (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US5128283A (en) | Method of forming mask alignment marks | |
| JPH06252151A (en) | Manufacture of semiconductor chip bump | |
| US4702592A (en) | Reticle assembly, system, and method for using the same | |
| JPS5968928A (en) | Manufacture of semiconductor device | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| KR0149189B1 (en) | Self-alignment method of wafer and mask | |
| US7601485B2 (en) | Exposure method | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| JPH03177013A (en) | Manufacture of semiconductor device | |
| JPH07181686A (en) | Forming method of resist pattern | |
| KR100307222B1 (en) | Mask frame | |
| KR19990070859A (en) | Overlay measurement target and its manufacturing method | |
| KR0186077B1 (en) | External exposure method of semiconductor wafer | |
| KR100728947B1 (en) | Method for exposing using reticle for semiconductor device | |
| JP2001035776A (en) | Method for manufacturing semiconductor device, and reticle | |
| JPS60211838A (en) | Automatic aligning mark for optical exposure | |
| KR970002430B1 (en) | Photoresist patterning method of semiconductor device | |
| JPH11195667A (en) | Alignment method for bonding pad and photo-mask | |
| KR970009821B1 (en) | Fabrication method of semiconductor device | |
| JPS6258139B2 (en) | ||
| KR0179778B1 (en) | Exposure mask for wafer of semiconductor | |
| KR100228767B1 (en) | Thickness measuring method of thin film using superposition measuring apparatus | |
| JPH0258213A (en) | Manufacture of semiconductor device | |
| JPS61191029A (en) | Step exposure method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |