KR0147603B1 - Charge coupled device and the fabrication method thereof - Google Patents
Charge coupled device and the fabrication method thereofInfo
- Publication number
- KR0147603B1 KR0147603B1 KR1019940025096A KR19940025096A KR0147603B1 KR 0147603 B1 KR0147603 B1 KR 0147603B1 KR 1019940025096 A KR1019940025096 A KR 1019940025096A KR 19940025096 A KR19940025096 A KR 19940025096A KR 0147603 B1 KR0147603 B1 KR 0147603B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity layer
- high concentration
- layer
- impurity
- photodiode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 55
- 239000012535 impurity Substances 0.000 claims abstract description 169
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000007787 solid Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 229910052796 boron Inorganic materials 0.000 claims description 15
- -1 boron ions Chemical class 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 14
- 241000519995 Stachys sylvatica Species 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
고체촬상소자의 포토디텍터의 구조 및 그 제조방법이 기재되어 있다. 이는, 반도체기판의 셀 어레이 영역에 형성된 웰, 상기 웰 영역 전체에 걸쳐 매트릭스 모양으로 배열되고 상기 웰 내에 형성된 광 다이오드, 상기 광 다이오드 상에 형성된 제1중간 불순물층 및 상기 제1중간 불순물층 상에 형성된 제1고농도 불순물층을 포함하는 것을 특징으로 한다. 따라서, 포토디텍터 내의 전계의 크기에 비례하여 증가하는 암전류 및 백점의 발생을 감소시킬 수 있어, 결과적으로 고화질의 고체촬상소자를 가능하게 하였다.The structure of the photodetector of a solid state image pickup device and its manufacturing method are described. It is formed on a well formed in a cell array region of a semiconductor substrate, a photodiode arranged in a matrix shape throughout the well region, on a first intermediate impurity layer formed on the photodiode, and on the first intermediate impurity layer. And a first high concentration impurity layer formed. Therefore, it is possible to reduce the occurrence of dark currents and white spots that increase in proportion to the magnitude of the electric field in the photodetector, resulting in a high quality solid state image pickup device.
Description
제1도는 일반적인 CCD형 고체촬상소자의 셀 어레이 부의 단면도를 부분적으로 도시한 것이다.1 is a partial cross-sectional view of a cell array section of a general CCD solid-state image pickup device.
제2a도 및 제2b도는 본 발명의 일 실시예에 의해 제조된 CCD형 고체촬상소자의 셀 어레이부의 단면도를 부분적으로 도시한 것들이다.2A and 2B partially illustrate cross-sectional views of the cell array portion of the CCD-type solid state image pickup device manufactured by the embodiment of the present invention.
제3a도 내지 제3h도는 본 발명에 의한 CCD형 고체촬상소자를 제조하기 위한 일 실시예의 공정을 설명하기 위해 도시한 단면도들이다.3A to 3H are cross-sectional views for explaining a process of an embodiment for manufacturing a CCD solid-state image pickup device according to the present invention.
본 발명은 이미지센서 및 그 제조방법에 관한 것으로, 특히 광 다이오드를 구비하는 CCD형 고체촬상소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor and a method of manufacturing the same, and more particularly, to a CCD solid-state image pickup device including a photodiode and a method of manufacturing the same.
고체촬상소자는 화상을 판독하기 위한 소자로서, 입사되는 광의 세기에 따라 신호 전하를 발생하는 광 다이오드, 광 다이오드로부터 발생된 신호 전하를 받아 전송하는 전송 CCD(Charge Coupled DeVice) 및 CCD에 의해 전송된 신호 전하를 검출하는 출력부로 구성되어 있다. 이중, 광 다이오드는 외부 광학계에서 고체촬상소자로 입사되는 광을 신호전하로 변환하는 광전변환기로서 고해상도의 화질을 얻는데 중요한 역할을 한다.The solid state image pickup device is a device for reading an image. The solid state image pickup device is a photodiode for generating a signal charge according to the intensity of incident light, a transfer coupled charge (CCD) for receiving and transferring a signal charge generated from the photodiode and a CCD. It consists of an output part which detects a signal charge. Of these, photodiodes are photoelectric converters that convert light incident from the external optical system to the solid state image pickup device into signal charges and play an important role in obtaining high resolution image quality.
제1도는 일반적인 CCD형 고체촬상소자의 셀 어레이 부의 단면도를 부분적으로 도시한 것으로서, 도면부호 10은 N형 반도체기판을, 12는 P형 웰을, 14는 N형 광 다이오드를, 16은 P영역을, 18은 전송 CCD의 채널영역을, 20은 P+채널스톱층을, 22는 P+HADS(Hole Accumulation Diode Sensor)층을, 24는 산화막을, 26은 질화막을, 그리고 28은 전송 CCD의 게이트전극을 나타낸다.1 is a partial cross-sectional view of a cell array of a conventional CCD solid-state image pickup device, where reference numeral 10 denotes an N-type semiconductor substrate, 12 denotes a P-type well, 14 denotes an N-type photodiode, and 16 denotes a P-region. Where 18 is the channel region of the transmission CCD, 20 is the P + channel stop layer, 22 is the P + Hale Accumulation Diode Sensor (HADS) layer, 24 is oxide, 26 is nitride, and 28 is The gate electrode is shown.
고체촬상소자로 입사되는 광은 광차폐막(도시되지 않음, 광 다이오드가 형성되어 있는 영역을 제외한 모든 영역에 형성되어 있음)에 의해 광 다이오드로(14)만 입사되고, 이는 광 다이오드에 의해 신호 전하로 변환된다. 이후 신호 전하는, 전송 CCD의 게이트전극(28)에 인가된 전압에 의해, 광 다이오드(14)와 전송 CCD의 채널영역(18)을 잇는 전송영역(도시되지 않음, 광 다이오드와 전송 CCD의 채널영역 사이에 존재)을 통해 전송 CCD의 채널영역(18)으로 전송된다. 이후, 전송 CCD의 게이트전극(28)에 인가된 전압에 의해 채널영역(18)에 전송된 신호전하는 출력부(도시되지 않음)로 전송되고, 출력부는 전송된 신호전하를 외부로 출력한다.Light incident on the solid state image pickup device is incident only to the photodiode 14 by a light shielding film (not shown, which is formed in all regions except the region where the photodiode is formed), which is a signal charge by the photodiode. Is converted to. The signal charge is then transferred by the voltage applied to the gate electrode 28 of the transfer CCD, which transfers the photodiode 14 to the channel region 18 of the transfer CCD (not shown, the channel region of the photodiode and transfer CCD). Is transmitted to the channel region 18 of the transfer CCD. Thereafter, the signal charges transferred to the channel region 18 by the voltage applied to the gate electrode 28 of the transfer CCD are transmitted to an output unit (not shown), and the output unit outputs the transmitted signal charges to the outside.
이때, 채널스톱층(20)은 광 다이오드와 광 다이오드 사이 및 광 다이오드와 전송 CCD의 채널영역 사이를 절연하는 역할을 하며, P영역(16)은 CCD의 전자 셧터 동작에서도 신호가 왜곡되지 않도록 하는 역할을 하고, P+HADS층(22) 및 P형 웰(12)은 광전변환 시 전자와 동시에 발생하는 홀을 드레인하는 역할을 한다.In this case, the channel stop layer 20 serves to insulate between the photodiode and the photodiode and between the photodiode and the channel region of the transmission CCD, and the P region 16 prevents the signal from being distorted even in the electronic shutter operation of the CCD. In addition, the P + HADS layer 22 and the P-type well 12 play a role of draining holes simultaneously generated with electrons during photoelectric conversion.
통상, 제1도에 있어서, N형 반도체기판(10), P형 웰(12), N형 광 다이오드(14) 및 P+HADS층(22)이 수직으로 배열되어 있는 영역을 광센싱부분인 포토디텍터(photo-detector)라고 한다. 이 포토디텍터는 셀 어레이 전체에 걸쳐 매트릭스 모양으로 규칙적으로 배열되어 있다.Generally, in FIG. 1, an area where the N-type semiconductor substrate 10, the P-type well 12, the N-type photodiode 14, and the P + HADS layer 22 are arranged vertically is a light sensing portion. It is called a photo-detector. The photodetectors are regularly arranged in a matrix form throughout the cell array.
P+/N/P/N 구조의 포토디텍터는, 통상 이온주입에 의해 형성된다. 즉 N형 반도체기판(10)에 P형 불순물이온을 주입하여 P형 웰(12)을 형성하고, 이어서 광 다이오드 형성을 위한 이온주입을 행하여 P형 웰에 N형 광 다이오드(14)를 형성한 후, 반도체기판의 표면에서 발생하는 노이즈를 줄이고 광 다이오드가 낮은 전압에서도 쉽게 완전히 디플리션(fully depletion)되도록 하기 위해 P형 불순물을 고농도로 주입하여 상기 광 다이오드에 P+HADS층(22)을 형성함으로써 상기한 P+/N/P/N 구조의 포토디텍터를 완성한다.The photodetector having a P + / N / P / N structure is usually formed by ion implantation. In other words, the P-type well 12 is formed by implanting P-type impurity ions into the N-type semiconductor substrate 10, followed by ion implantation for forming a photodiode to form the N-type photodiode 14 in the P-type well. In order to reduce noise generated on the surface of the semiconductor substrate and inject a high concentration of P-type impurities into the photodiode to easily deplete the photodiode easily even at a low voltage, the P + HADS layer 22 is applied to the photodiode. By forming it, the photodetector of said P + / N / P / N structure is completed.
P+/N/P/N 구조의 포토디텍터에 일정 이상의 에너지를 지닌 광자가 입사되면, 바이어스에 의해 완전히 디플리션되어 있는 광 다이오드(14)에는 전자(electron)가 축적되고, 이때 상기 전자와 같이 발생한 홀(hole)은 P+HADS층(22) 및 P형 웰(12)로 드레인(drain)된다. 신호 전하의 크기는 광 다이오드에 축적된 상기 전자의 양에 비례하여 결정된다.When photons having a predetermined energy or more are incident on the photodetector having a P + / N / P / N structure, electrons are accumulated in the photodiode 14, which is completely depleted by the bias. The holes thus generated are drained into the P + HADS layer 22 and the P-type well 12. The magnitude of the signal charge is determined in proportion to the amount of the electrons accumulated in the photodiode.
통상, 포토디텍터에 광이 입사되지 않는 암상태(dark state)에서는 상기 광 다이오드(14)에 전자가 발생하지 않아야 한다. 그러나, 반도체기판 내에 존재하는 결점(defecr), 역바이어스에 의해 발생하는 PN정션에서의 누설전류 및 반도체기판의 계면에 존재하는 트랩 레벨 등에 의하여 암상태에서도 쉽게 전자가 발생하는 현상이 일어나는데, 이렇게 발생한 전자를 암전류(dark current)라고 한다.In general, electrons should not be generated in the photodiode 14 in a dark state in which light is not incident on the photodetector. However, electrons are easily generated even in the dark state due to defects in the semiconductor substrate, leakage current at the PN junction caused by reverse bias, and trap levels at the interface of the semiconductor substrate. The electron is called dark current.
암전류는 그 성분이 많을 경우, 신호 대 잡음비로 나타나는 다이내믹 레인지(dynamic range)를 감소시키고 백점을 증가시켜 화면의 질을 저하시킨다. 상기 백점(white spot)은 각 픽셀(poxel)간의 암전류 차이에 의해 나타내는 것으로, 암전류가 클수록 백점의 발생은 더욱 많아진다.The dark current reduces the quality of the screen by increasing the white point and reducing the dynamic range represented by the signal-to-noise ratio when there are many components. The white spot is represented by the difference in dark current between each pixel. The larger the dark current, the more white spots are generated.
식1은 포토디텍터 내부에 발생하는 전계와 암전류와의 관계를 보여주는 식으로서, Id는 암전류를, Emax는 포토디텍터 내에 발생하는 전계 (즉, P+HADS층(22)과 N형 광 다이오드(14)사이 및 P+채널스톱층(20)과 N형 광 다이오드(14) 사이의 전계)를 나타낸다.Equation 1 shows the relationship between the electric field generated in the photodetector and the dark current, where Id is the dark current and Emax is the electric field generated in the photodetector (that is, the P + HADS layer 22 and the N-type photodiode 14 ) And the electric field between the P + channel stop layer 20 and the N-type photodiode 14).
상기 식1에 의하면, 암전류는 포토디텍터 내부에 발생하는 전계의 크기가 클수록 증가한다는 것을 알 수 있다. 즉, 고체촬상소자의 화질을 떨어뜨리는 한 원인이 되는 암전류 및 백점은, 포토디텍터 내부에 발생하는 전계의 크기를 줄임으로써 저하시킬 수 있음을 알 수 있다.According to Equation 1, the dark current increases as the magnitude of the electric field generated inside the photodetector increases. In other words, it can be seen that the dark current and the white point, which are the causes of lowering the image quality of the solid state image pickup device, can be reduced by reducing the magnitude of the electric field generated inside the photodetector.
일반적으로 포토디텍터는 P+/N/P/N 구조를 많이 사용하고 있다. 그러나, 상기한 암전류 및 백점 발생을 줄이기 위해서는 이러한 구조로는 한계가 있다. 따라서, 암전류 및 백점 발생의 줄여 촬상소자의 화질을 향상시키기 위한 다른 구조의 포토디텍터의 도입이 요구된다.In general, photodetectors use a lot of P + / N / P / N structure. However, there is a limit to such a structure in order to reduce the dark current and the occurrence of white point. Therefore, it is required to introduce a photodetector having another structure for improving the image quality of the image pickup device by reducing dark current and white point generation.
본 발명의 목적은 포토디텍터의 구조를 변경함으로써 포토디텍터 내에서 발생하는 전계의 크기를 저하시킬 수 있는 고체촬상소자를 제공하는데 있다.An object of the present invention is to provide a solid state image pickup device capable of reducing the size of the electric field generated in the photodetector by changing the structure of the photodetector.
본 발명의 다른 목적은 암전류 및 백점 발생을 저하시킬 수 있는 고체촬상소자를 제공하는데 있다.Another object of the present invention is to provide a solid state image pickup device capable of reducing dark current and white point generation.
본 발명의 또 다른 목적은 상기한 고체촬상소자를 제조하는데 있어서 그 적합한 제조방법을 제공하는데 있다.Still another object of the present invention is to provide a suitable manufacturing method for producing the solid state image pickup device.
상기 목적 및 다른 목적을 달성하기 위한 본 발명에 의한 고체촬상소자는, 반도체기판의 셀 어레이 영역에 형성된 웰, 상기 웰 영역 전체에 걸쳐 매트릭스 모양으로 배열되고 상기 웰 내에 형성된 광 다이오드, 상기 광 다이오드 상에 형성된 제1중간 불순물층 및 상기 제1중간 불순물층 상에 형성된 제1고농도 불순물층을 포함하는 것을 특징으로 한다.A solid-state imaging device according to the present invention for achieving the above and other objects, the well is formed in the cell array region of the semiconductor substrate, the photodiode arranged in the well and formed in the well throughout the well region, the photodiode image And a first high concentration impurity layer formed on the first intermediate impurity layer formed on the first intermediate impurity layer.
바람직하게는, 상기 반도체기판은 N형 불순물로, 상기 웰은 P형 불순물로, 상기 광 다이오드는 N형 불순물로, 상기 제1중간 불순물층은 P형 불순물로, 상기 제1고농도 불순물층은 P+형 불순물로 도우프되어 있고, 더욱 바람직하게는, 상기 제1중간 불순물층은 1.0E11-1.0E12원자/㎠의 농도로 불순물이 도우프되어 있고, 상기 제1고농도 불순물층은 5.0E13-8.0E13원자/㎠의 농도로 불순물이 도우프되어 있는 것을 특징으로 한다.Preferably, the semiconductor substrate is an N type impurity, the well is a P type impurity, the photodiode is an N type impurity, the first intermediate impurity layer is a P type impurity, and the first high concentration impurity layer is P +. More preferably, the first intermediate impurity layer is doped with impurities at a concentration of 1.0E11-1.0E12 atoms / cm 2, and the first high concentration impurity layer is 5.0E13-8.0E13. An impurity is doped at a concentration of atoms / cm 2.
또한, 상기 광 다이오드, 제1고농도 불순물층 및 제1중간 불순물층 주위에, 광 다이오드들 사이 및 상기 광 다이오드와 다른 소자들 사이를 절연시키기 위한 채널스톱층을 더 구비하고, 바람직하게는, 상기 채널스톱층은 상기 광 다이오드, 제1고농도 불순물층 및 제1중간 불순물층과 접하도록 형성되어 있고, 더욱 바람직하게는, 상기 채널스톱층은 제2중간 불순물층과 상기 제2중간 불순물층 상에 형성된 제2고농도 불순물층으로 구성되는 것을 특징으로 한다.Further, a channel stop layer for insulating the photodiode, the first high concentration impurity layer and the first intermediate impurity layer, between the photodiodes and between the photodiode and other elements, preferably, the The channel stop layer is formed in contact with the photodiode, the first high concentration impurity layer and the first intermediate impurity layer, and more preferably, the channel stop layer is formed on the second intermediate impurity layer and the second intermediate impurity layer. And a second high concentration impurity layer formed.
상기 제2중간 불순물층은 P형 불순물로, 상기 제2고농도 불순물층은 P+형 불순물로 도우프되어 있으며, 바람직하게는, 상기 제2중간 불순물층은 1.0E11-1.0E12 원자/㎠의 농도로 불순물이 도우프되어 있고, 상기 제2고농도 불순물층은 2.0E13-5.0E13 원자/㎠의 농도로 불순물이 도우프되어 있다.The second intermediate impurity layer is doped with a P-type impurity, and the second high concentration impurity layer is doped with a P + type impurity. Preferably, the second intermediate impurity layer has a concentration of 1.0E11-1.0E12 atoms / cm 2. The impurities are doped, and the second high concentration impurity layer is doped with impurities at a concentration of 2.0E13-5.0E13 atoms / cm 2.
상기 또 다른 목적을 달성하기 위한 본 발명에 의한 고체촬상소자의 제조방법은, 광 다이오드를 구비하는 이미지 센서를 제조하는데 있어서, 셀 어레이 전체에 걸쳐 매트릭스 모양으로 배열되고 제1도전형의 불순물로 도우프되어 있는 상기 각 광 다이오드 상에, 제2도전형의 불순물을 고농도로 도우프하여 제1고농도 불순물층을 형성하는 공정과 상기 제2도전형의 불순물과 동일한 불순물을 상기 제1고농도 불순물층의 농도보다 낮게 도우프하여 상기 제1고농도 불순물층과 광 다이오드 사이에 제1중간 불순물층을 형성하는 공정을 동시에 진행하는 것을 특징으로 한다.A method for manufacturing a solid state image pickup device according to the present invention for achieving the above another object, in the manufacture of an image sensor having a photodiode, is arranged in a matrix shape throughout the cell array and doped with impurities of the first conductivity type. Forming a first high concentration impurity layer by doping a second conductivity type impurity at a high concentration on each of the photodiodes that are impregnated, and depositing the same impurity as the impurity of the second conductivity type; Doping less than the concentration is characterized in that the step of simultaneously forming a first intermediate impurity layer between the first high concentration impurity layer and the photodiode.
바람직하게는, 상기 제1고농도 불순물층은 보론이온을 5.0E13-8.0E12 원자/㎠의 농도, 30-60 KeV의 에너지로 도우프하여 형성하고, 상기 제1중간 불순물층은 보론이온을 1.0E11-1.0E12 원자/㎠의 농도, 80-140 KeV의 에너지로 도우프하여 형성한다.Preferably, the first high concentration impurity layer is formed by doping boron ions at a concentration of 5.0E13-8.0E12 atoms / cm 2 and energy of 30-60 KeV, and the first intermediate impurity layer is 1.0E11. It is formed by doping with an energy of -1.0E12 atoms / cm 2 and an energy of 80-140 KeV.
또한, 상기 제1고농도 불순물층 및 제1중간 불순물층을 형성하기 전에, 상기 광 다이오드들 사이 및 상기 광 다이오드와 다른 소자들 사이를 절연시키기 위한 채널스톱층을 형성하는 공정을 행한다.Further, before forming the first high concentration impurity layer and the first intermediate impurity layer, a process of forming a channel stop layer for insulating the photodiodes and the photodiode and other elements is performed.
채널스톱층을 형성하는 상기 공정은, 제2도전형의 불순물을 고농도로 도우프하여 제2고농도 불순물층을 형성하는 공정과 상기 제2도전형의 불순물과 동일한 불순물을 상기 제2고농도 불순물층의 농도보다 낮게 도우프하여 상기 제2고농도 불순물층 하부에 제2중간 불순물층을 형성하는 공정을 동시에 진행하는 것이 바람직하다. 더욱 바람직하게는, 상기 제2고농도 불순물층은 보론이온을 2.0E13-5.0E13 원자/㎠의 농도, 30-60 KeV 에너지로 도우프하여 형성하고, 상기 제2중간 불순물층은 보론이온을 1.0E11-1.0E12 원자/㎠의 농도, 80-140 KeV 에너지로 도우프하여 형성한다.The process of forming the channel stop layer may include forming a second high concentration impurity layer by doping the second conductive impurity at a high concentration, and forming the second high concentration impurity layer as impurities of the second high concentration impurity layer. It is preferable to simultaneously perform the step of forming a second intermediate impurity layer under the second high concentration impurity layer by doping below the concentration. More preferably, the second high concentration impurity layer is formed by doping boron ions at a concentration of 2.0E13-5.0E13 atoms / cm 2 and 30-60 KeV energy, and the second intermediate impurity layer is 1.0E11. It is formed by doping with a concentration of -1.0E12 atoms / cm 2, 80-140 KeV energy.
따라서, P+HADS층과 N형 광 다이오드 사이 및 P+채널스톱층과 P형 웰 사이에, 상기 P+HADS층과 P+채널스톱층을 구비하는 불순물의 농도보다 1-2오더(order)정도 낮은 농도의 불순물 이온을 주입하여 중간 불순물층을 형성함으로써, P+HADS층과 N형 광 다이오드 사이 및 P+채널스톱층과 N형 광 다이오드 사이의 전계의 크기를 감소시킴으로써 암전류 및 백점 발생을 저하시켜 고화질을 얻을 수 있도록 한다.Thus, between the P + HADS layer and the N type photodiode, and between the P + channel stop layer and the P type well, the order of the impurity having the P + HADS layer and the P + channel stop layer is 1-2 orders. By implanting impurity ions at a low concentration to form an intermediate impurity layer, dark currents and white spots are generated by reducing the magnitude of the electric field between the P + HADS layer and the N-type photodiode and between the P + channel stop layer and the N-type photodiode. To reduce the image quality.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 더 자세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
먼저, 제2a도 및 제2b도는 본 발명의 일 실시예에 의해 제조된 CCD형 고체촬상소자의 셀 어레이부의 단면도를 부분적으로 도시한 것들로서, 도면부호 30은 반도체기판을, 32는 P형 웰을, 39는 N형 광 다이오드를, 68은 제1중간 불순물층을, 70는 제1고농도 불순물층, 즉 P+HADS층을, 45는 P영역을, 43은 전송 CCD의 채널영역을, 52는 제2고농도 불순물층, 즉 P+채널스톱층을, 54는 제2중간 불순물층, 즉 P 채널스톱층을, 57은 전송 CCd의 제1게이트전극을, 62는 전송 CCD의 제2게이트전극을, 그리고 48, 50, 58, 60 및 64는 절연막을 나타낸다.First, FIGS. 2A and 2B partially illustrate cross-sectional views of a cell array unit of a CCD solid-state imaging device manufactured according to an embodiment of the present invention, wherein reference numeral 30 denotes a semiconductor substrate, and 32 denotes a P-type well. Where 39 is the N-type photodiode, 68 is the first intermediate impurity layer, 70 is the first high concentration impurity layer, P + HADS layer, 45 is the P region, 43 is the channel region of the transmission CCD, 52 Is a second high concentration impurity layer, i.e., a P + channel stop layer, 54 is a second intermediate impurity layer, i.e., a P channel stop layer, 57 is a first gate electrode of the transfer CCd, and 62 is a second gate electrode of the transfer CCD. And 48, 50, 58, 60 and 64 represent an insulating film.
본 발명에 의한 고체촬상소자에 의하면, 포토디텍터를 P+/N/P/N 구조로 형성하던 일반적인 고체촬상소자와는 달리, 포토디텍터 내의 전계의 크기를 감소시키기 위하여, 광 다이오드(39)와 제1고농도 불순물층(70)사이에 상기 제1고농도 불순물층을 구성하는 불순물의 농도보다 1-2오더(order)정도 낮은 농도의 불순물이 도우프된 제1중간 불순물층(68)을 개재하였다. 따라서, P+HADS층(70)과 N형 광 다이오드(39)사이에 발생하던 전계는 상기 제1중간 불순물층(68)에 의해 약화된다.According to the solid state image pickup device according to the present invention, unlike the conventional solid state image pickup device in which the photodetector has a P + / N / P / N structure, in order to reduce the magnitude of the electric field in the photo detector, the photodiode 39 and A first intermediate impurity layer 68 doped with impurities having a concentration of about 1-2 orders lower than that of the impurities constituting the first high concentration impurity layer is interposed between the first high concentration impurity layers 70. . Therefore, the electric field generated between the P + HADS layer 70 and the N-type photodiode 39 is weakened by the first intermediate impurity layer 68.
또한, P형 불순물을 고농도로 도우프하여 형성하던 P+채널스톱층을 P+/P 채널스톱층(즉, 제2고농도 불순물층(52)/제2중간 불순물층(54))으로 형성함으로써, 광 다이오드(39)와 P+채널스톱층 사이에 발생하던 강한 전계를 제2중간 불순물층(54)으로 약화시켰다. 이때, 상기 제2중간 불순물층(54)를 구성하는 불순물의 농도는 상기 제1고농도 불순물층(52)을 구성하는 불순물의 농도보다 1-2오더정도 낮다.In addition, a P + channel stop layer formed by doping P-type impurities at a high concentration is formed as a P + / P channel stop layer (that is, the second high concentration impurity layer 52 / the second intermediate impurity layer 54). The strong electric field generated between the photodiode 39 and the P + channel stop layer is weakened by the second intermediate impurity layer 54. At this time, the concentration of the impurities constituting the second intermediate impurity layer 54 is about 1-2 orders lower than the concentration of the impurities constituting the first high concentration impurity layer 52.
상기 제1고농도 불순물층(70)은, 예컨대 보론 이온과 같은 P형 불순물이 5.0E13-8.0E13 원자/㎠의 농도, 30-60 KeV의 에너지로 도우프되어 형성되었고, 상기 제1중간 불순물층(68)은, 예컨대 상기 보론 이온과 같은 P형 불순물이 1.0E11-1.0E12 원자/㎠의 농도, 80-140KeV의 에너지로 도우프되어 형성되었으며, 상기 제2고농도 불순물층(52)는, 예컨대 보론이온과 같은 P형 불순물이 2.0E13-5.0E13 원자/㎠의 농도, 30-60 KeV의 에너지로 도우프되어 형성되었고, 상기 제2중간 불순물층(54)는, 예컨대 보론이온과 같은 P형 불순물이 1.0E11-1.0E12 원자/㎠의 농도, 80-140 KeV의 에너지로 도우프되어 형성되었다.The first high concentration impurity layer 70 is formed by doping a P-type impurity such as boron ions with a concentration of 5.0E13-8.0E13 atoms / cm 2 and energy of 30-60 KeV, and the first intermediate impurity layer. (68) is formed by doping a P-type impurity such as, for example, the boron ion at a concentration of 1.0E11-1.0E12 atoms / cm 2 and an energy of 80-140 KeV, and the second high concentration impurity layer 52 is, for example, P-type impurities such as boron ions were formed by doping at a concentration of 2.0E13-5.0E13 atoms / cm 2 and energy of 30-60 KeV, and the second intermediate impurity layer 54 was, for example, P-type such as boron ions. Impurities were formed by doping at a concentration of 1.0E11-1.0E12 atoms / cm 2 and energy of 80-140 KeV.
본 발명에서는 제1고농도 불순물층(70), 제1중간 불순물층(68), 광 다이오드(39), 웰(32) 및 반도체기판(30)으로 P+/P/N/P/N 구조의 포토디텍터를 구성하고, 제2고농도 불순물층(52) 및 제2중간 불순물층(54)으로 P+/P 구조의 채널스톱층을 구성한다. 이때, 상기 P+/P 구조의 채널스톱층은 광 다이오드와 광 다이오드 사이 및 광 다이오드와 다른 소자, 예컨대 전송 CCD의 채널영역 사이를 절연하기 위해 형성되며, 상기 제1고농도 불순물층(70), 제1중간 불순물층(68) 및 광 다이오드(39)와 접하도록 형성되어 있다.In the present invention, the first high concentration impurity layer 70, the first intermediate impurity layer 68, the photodiode 39, the well 32, and the semiconductor substrate 30 have a P + / P / N / P / N structure. A photodetector is configured and a channel stop layer having a P + / P structure is formed of the second high concentration impurity layer 52 and the second intermediate impurity layer 54. In this case, the channel stop layer of the P + / P structure is formed to insulate between the photodiode and the photodiode and between the photodiode and other channel, for example, the channel region of the transmission CCD, the first high concentration impurity layer 70, It is formed in contact with the first intermediate impurity layer 68 and the photodiode 39.
상기 도면들에 있어서, 제2a도는 포토디텍터와 채널스톱층 및 전송 CCD 사이의 관계를 보여주기 위해 도시되었고, 제2b도는 하나의 포토디텍터와 다른 하나의 포토디텍터 및 채널스톱층 사이의 관계를 보여주기 위해 도시되었다.In the figures, FIG. 2a is shown to show the relationship between the photodetector and the channel stop layer and the transfer CCD, and FIG. 2b shows the relationship between one photo detector and the other photo detector and channel stop layer. Has been shown to give.
제3a도 내지 제3h도는 본 발명에 의한 CCD형 고체촬상소자를 제조하기 위한 일 실시예의 공정을 설명하기 위해 도시한 단면도들로서, P+/P/N/P/N 구조의 포토디텍터를 제조하는 방법을 공정순서별로 도시하였다.3A to 3H are cross-sectional views illustrating the process of an embodiment for manufacturing a CCD type solid-state image pickup device according to the present invention, wherein a photodetector having a P + / P / N / P / N structure is manufactured. The method is shown by process sequence.
먼저, 제3a도는 P형 웰(32) 및 광 다이오드 형성을 위한 불순물층(38)을 형성하는 공정을 도시한 것으로서, 이는, N형 반도체기판(30)에, 예컨대 보론이온과 같은 P형 불순물을 약 8E11 원자/㎠의 농도, 약 100KeV의 에너지로 주입하여 P형 웰(32)를 형성하는 제1공정, 결과물 전표면에 약 400Å 정도 두께의 제1열산화막(34)을 기르는 제2공정, 광 다이오드가 형성될 영역의 반도체기판을 표면으로 노출시키는 제1감광막패턴(36)을 상기 제1열산화막(34) 상에 형성하는 제3공정 및 예컨대 인 (P) 이온과 같은 N형 불순물(37)을 3.0E12-3.4E12 원자/㎠의 농도, 약 100KeV의 에너지로 주입하여 광 다이오드 형성을 위한 불순물층(38)을 상기 N형 반도체기판의 표면근방에 형성하는 제4공정으로 진행된다.First, FIG. 3A shows a process of forming the P type well 32 and the impurity layer 38 for forming the photodiode, which is formed on the N type semiconductor substrate 30, for example, P type impurities such as boron ions. Process to form a P-type well 32 by injecting a P-type well 32 at a concentration of about 8E11 atoms / cm 2 and an energy of about 100 KeV, and a second process of growing a first thermal oxide film 34 having a thickness of about 400 GPa on the entire surface of the resultant. And a third process of forming a first photoresist layer pattern 36 on the first thermal oxide layer 34 that exposes a semiconductor substrate in a region where a photodiode is to be formed on the surface and an N-type impurity such as phosphorus (P) ions. (37) is implanted at a concentration of 3.0E12-3.4E12 atoms / cm 2 and energy of about 100 KeV to proceed to the fourth step of forming an impurity layer 38 for photodiode formation near the surface of the N-type semiconductor substrate. .
제3b도는 P 영역(44) 및 전송 CCD의 채널영역(42) 형성을 위한 불순물층을 형성하는 공정을 도시한 것으로서, 이는, 상기 제1감광막패턴을 제거하는 제1공정, 전송 CCD의 채널영역이 형성될 영역의 반도체기판을 표면으로 노출시키는 제2감광막패턴(40)을 상기 제1열산화막(34)상에 형성하는 제2공정, 예컨대 보론과 같은 P형 불순물을 약 2.2E12 원자/㎠의 농도, 약 380 KeV의 에너지로 주입하여 상기 P 영역 형성을 위한 불순물층(44)을 형성하는 제3공정 및 예컨대 아르곤(Ar)과 같은 N형 불순물을 약 4.0E12 원자/㎠의 농도, 약 150 KeV의 에너지로 주입하여 상기 전송 CCD의 채널영역 형성을 위한 불순물층(42)을 형성하는 제4공정으로 진행된다.3B illustrates a process of forming an impurity layer for forming the P region 44 and the channel region 42 of the transfer CCD, which is a first process of removing the first photoresist pattern and a channel region of the transfer CCD. A second process of forming a second photoresist pattern 40 on the first thermal oxide film 34 exposing the semiconductor substrate in the region to be formed on the surface, for example, P-type impurities such as boron, is about 2.2E12 atoms / cm 2. And a third process of forming the impurity layer 44 for forming the P region by implanting at an energy of about 380 KeV and an N-type impurity such as, for example, argon (Ar) at a concentration of about 4.0E12 atoms / cm 2, about The process proceeds to a fourth step of forming an impurity layer 42 for forming a channel region of the transfer CCD by implanting with energy of 150 KeV.
이때, 상기 제3공정과 제4공정은 그 순서를 바꾸어 진행할 수 도 있으며, 두 공정을 동시에 진행할 수 도 있음은 물론이다.In this case, the third process and the fourth process may be performed in a reverse order, and of course, the two processes may be performed simultaneously.
제3c도는 광 다이오드(39), 전송 CCD의 채널영역(43) 및 P영역(45)을 형성하는 공정을 도시한 것으로서, 이는, 상기 제2감광막패턴을 제거하는 제1공정, 상기 제1열산화막을 습식식각으로 제거하는 제2공정, 결과물 전표면에, 예컨대 약 500Å 정도의 제2열산화막(46)을 형성하는 제3공정 및 결과물을, 에컨대 1,150℃정도의 온도에서 어닐링하여 전술한 불순물층들을 확산하여 상기 광 다이오드(39), 전송 CCD의 채널영역(43) 및 P영역(45)을 형성하는 제4공정으로 진행된다.FIG. 3C illustrates a process of forming the photodiode 39, the channel region 43 and the P region 45 of the transmission CCD, which is a first process of removing the second photoresist pattern and the first column. The second step of removing the oxide film by wet etching, the third step of forming the second thermal oxide film 46 on the entire surface of the resultant, for example, about 500 kPa, and the resultant are annealed at a temperature of about 1,150 ° C. In the fourth process, the impurity layers are diffused to form the photodiode 39, the channel region 43 and the P region 45 of the transmission CCD.
제3d도는 채널스톱층 (즉, 제2고농도 불순물층(52) 및 제2중간 불순물층(54))을 형성하는 공정을 도시한 것으로서, 이는, 상기 제2열산화막을 습식식각으로 제거하는 제1공정, 결과물 상에 약 200Å-400Å정도 두께의 제3열산화막(48)을 열산화 공정으로 형성한 후, 약 400Å-600Å정도 두께의 제1질화막(50)을 화학 기상 증착법으로 형성하는 제2공정, 채널스톱층이 형성될 영역의 반도체기판을 표면으로 노출시키는 제3감광막패턴(51)을 상기 질화막 상에 형성하는 제3공정, 및 예컨대 보론과 같은 P형 불순물을 약 1.0E12 원자/㎠의 농도, 약 120KeV의 에너지로 주입하여 상기 제2중간 불순물층(54)를 형성하는 공정과 상기 보론과 같은 P형 불순물을 약 2.0E13 원자/㎠의 농도, 30KeV의 에너지로 주입하여 상기 제2고농도 불순물층(52)을 형성하는 공정을 동시에 진행하여 P+/P채널스톱층(52 및 54)을 형성하는 제4공정으로 진행된다.FIG. 3d illustrates a process of forming the channel stop layer (ie, the second high concentration impurity layer 52 and the second intermediate impurity layer 54), which is a first method of wet etching the second thermal oxide film. In step 1, a third thermal oxide film 48 having a thickness of about 200 kPa to 400 kPa is formed on the resultant by a thermal oxidation process, and then the first nitride film 50 having a thickness of about 400 kPa to 600 kPa is formed by chemical vapor deposition. In the second step, a third step of forming a third photosensitive film pattern 51 on the nitride film exposing the semiconductor substrate in the region where the channel stop layer is to be formed on the surface; and a P-type impurity such as boron. Forming the second intermediate impurity layer 54 by injecting at a concentration of 2 cm2 and energy of about 120 KeV and injecting P-type impurities such as boron at a concentration of about 2.0E13 atoms / cm < 2 > 2, the process proceeds to the step of forming the high concentration impurity layer 52 at the same time, P + / P Channel proceeds to the fourth step of forming a stop layer (52 and 54).
이때, 상기 제2고농도 불순물층(52) 형성을 위한 이온주입 공정과 상기 제2중간 불순물층(54)형성을 위한 이온주입 공정은, 전술한 바와 같이 동시에 진행될 수 도 있으나, 어느 한 공정이 다른 공정 보다 먼저 진행될 수 도 있음은 물론이다.In this case, the ion implantation process for forming the second high concentration impurity layer 52 and the ion implantation process for forming the second intermediate impurity layer 54 may be performed simultaneously as described above, but any one process is different. Of course, it can also proceed before the process.
제3e도는 제1게이트전극 형성을 위한 도전물질층(56)을 형성하는 공정을 도시한 것으로서, 이는, 상기 제3감광막패턴을 제거하는 제1공정, 예컨대 다결정실리콘과 같은 물질을 저압 화학 기상 증착법을 이용하여 약 2,000Å-4,000Å 정도의 두께로 증착함으로써 상기 도전물질층(56)을 형성하는 제2공정 및 게이트전극의 저항을 8Ω/? - 50Ω/? 정도로 줄이기 위해 상기 도전물질층에, 예컨대 POCL3와 같은 물질은 도우프하는 제3공정으로 진행된다.3E illustrates a process of forming the conductive material layer 56 for forming the first gate electrode, which is a first process of removing the third photoresist pattern, for example, low pressure chemical vapor deposition of a material such as polycrystalline silicon. The second process of forming the conductive material layer 56 and the resistance of the gate electrode by depositing a thickness of about 2,000 kPa-4,000 kPa using 8? /? 50 Ω /? In order to reduce the extent to the conductive material layer, for example, a material such as POCL 3 proceeds to the third step of doping.
제3f도는 전송 CCD의 제1게이트전극(57)을 형성하는 공정을 도시한 것으로서, 이는, 상기 도전물질층을 소정의 사진식각 공정으로 패터닝하여 상기 제1게이트전극(57)을 형성하는 제1공정, 결과물 전표면을 산화공정에 노출시킴으로써 상기 제1게이트전극(57)의 표면에 제4열산화막(58)을 형성하는 제2공정 및 소정의 습식식각을 행하여 제1질화막(50) 상에 형성되어 있는 상기 제4열산화막을 제거한 후, 남아있는 제4열산화막을 식각마스크로 하고 인산용액을 습식식각액으로 하여 표면으로 노출되어 있는 제1질화막을 제거하는 제3공정으로 진행된다.3f illustrates a process of forming the first gate electrode 57 of the transfer CCD, which is a first process of forming the first gate electrode 57 by patterning the conductive material layer by a predetermined photolithography process. The second step of forming the fourth thermal oxide film 58 on the surface of the first gate electrode 57 and the predetermined wet etching are performed on the first nitride film 50 by exposing the entire surface of the first gate electrode 57 to the oxidation process. After removing the fourth thermal oxide film formed, the third thermal oxide film is used as an etching mask and the phosphoric acid solution is used as a wet etching solution to proceed to the third process of removing the first nitride film exposed to the surface.
이때, 상기 제4열산화막(58)은 제1질화막의 표면에서 보다 상기 제1게이트전극의 표면에서 더 두껍게 성장하므로, 상기 제3공정에서 제1질화막 표면에 형성된 제4열산화막을 제거하더라도 제1게이트전극(57) 상에 형성되어 있는 제4열산화막은 완전히 제거되지 않는다. 또한, 제1질화막을 제거하는 상기 습식 식각은 제1질화막 하부에 형성되어 있는 제3열산화막(48)이 최소한 작게 식각되도록 진행되어야 한다.At this time, since the fourth thermal oxide film 58 grows thicker on the surface of the first gate electrode than on the surface of the first nitride film, even if the fourth thermal oxide film formed on the surface of the first nitride film is removed in the third step, The fourth thermal oxide film formed on the one gate electrode 57 is not completely removed. In addition, the wet etching for removing the first nitride layer should be performed such that the third thermal oxide layer 48 formed under the first nitride layer is etched at least small.
제3g도는 전송 CCD의 제2게이트전극(62)을 형성하는 공정을 도시한 것으로서, 이는, 제1게이트전극(57)이 형성되어 있는 결과물에 제2게이트전극의 유전체막으로 이용되는 제2질화막(60)을 약 200Å-800Å정도의 두께로 침적하는 제1공정, 예컨대 다결정실리콘과 같은 물질을 상기 제2질화막 상에 침적하는 제2공정, 제2게이트전극의 전기적인 저항을 8Ω/? - 50Ω/? 정도로 줄이기 위해 POCL3를 도우프하는 제3공정, 소정의 사진식각 공정을 행하여 상기 다결정실리콘을 식각함으로써 상기 제2게이트전극(62)을 형성하는 제4공정 및 결과물을 산화공정에 노출시킴으로써 상기 제2게이트전극의 표면에 제5열산화막(64)을 형성하는 제5공정으로 진행된다.3G illustrates a process of forming the second gate electrode 62 of the transfer CCD, which is a second nitride film used as a dielectric film of the second gate electrode in the resultant in which the first gate electrode 57 is formed. The first step of depositing (60) to a thickness of about 200 kPa-800 kPa, for example, the second step of depositing a material such as polycrystalline silicon on the second nitride film, the electrical resistance of the second gate electrode is 8? /? 50 Ω /? A third step of doping POCL 3 to reduce the degree, a fourth step of forming the second gate electrode 62 by etching the polysilicon by performing a predetermined photolithography process, and exposing the resultant to an oxidation process. The fifth process is to form a fifth thermal oxide film 64 on the surface of the two-gate electrode.
이때, 상기 제4열산화막(58)은 상기 제1게이트전극(57)과 제2게이트전극(62)를 전기적으로 분리하는 분리막으로 쓰인다.In this case, the fourth thermal oxide film 58 is used as a separator to electrically separate the first gate electrode 57 and the second gate electrode 62.
제3h도는 제1중간 불순물층(68) 및 제1고농도 불순물층(70)을 형성하는 공정을 도시한 것으로서, 이는, 제2게이트전극(62)이 형성되어 있는 결과물 상에, 포토디텍터 영역이 반도체기판을 표면으로 노출시키는 제4감광막패턴(66)을 형성하는 제1공정 및 예컨대 보론과 같은 P형 불순물을 약 5.0E13-8.0E13 원자/㎠의 농도, 30-60 KeV의 에너지로 주입하여 제1고농도 불순물층(70), 즉 P+HADS층을 형성하는 공정과 상기 보론과 같은 P형 불순물을 1.0E11-1.0E12 원자/㎠의 농도, 80-140KeV의 에너지로 주입하여 제1중간 불순물층(68)을 형성하는 공정을 동시에 진행하는 제2공정으로 진행된다.FIG. 3h illustrates a process of forming the first intermediate impurity layer 68 and the first high concentration impurity layer 70. The photodetector region is formed on the resultant on which the second gate electrode 62 is formed. The first step of forming the fourth photoresist pattern 66 for exposing the semiconductor substrate to the surface and P-type impurities such as, for example, boron are implanted at a concentration of about 5.0E13-8.0E13 atoms / cm 2 and energy of 30-60 KeV. Forming the first high concentration impurity layer 70, that is, the P + HADS layer and the first intermediate impurity by injecting P-type impurities such as boron at a concentration of 1.0E11-1.0E12 atoms / cm 2 and energy of 80-140 KeV The process of forming the layer 68 proceeds to the second process which proceeds simultaneously.
이때, 상기 제1고농도 불순물층을 형성하기 위한 이온주입 공정과 상기 제1중간 불순물층을 형성하기 위한 이온주입 공정은, 어느 공정이 다른 공정 보다 먼저 진행될 수 도 있음은 물론이다.At this time, the ion implantation process for forming the first high concentration impurity layer and the ion implantation process for forming the first intermediate impurity layer, of course, may be performed before any process.
본 발명에 의한 고체촬상소자 및 그 제조방법에 의하면, P+HADS층과 N형 광 다이오드 사이에, P+HADS층을 구성하는 불순물의 농도 보다 1-2 오더 정도 낮은 농도의 불순물이 도우프되어 형성된 중간 불순물층을 개재함으로써, P+HADS층과 N형 광 다이오드 사이의 전계를 약화시켰다. 또한 채널스톱층을 고농도의 불순물층과 이 고농도의 불순물층을 구성하는 불순물의 농도 보다 1-2 오더 정도 낮은 농도의 불순물이 도우프되어 형성된 중간 불순물층으로 형성함으로써 채널스톱층과 N형 광 다이오드 사이의 전계를 약화시켰다.According to the solid state image pickup device according to the present invention and a method for manufacturing the same, an impurity of about 1-2 orders lower than the concentration of impurities constituting the P + HADS layer is doped between the P + HADS layer and the N-type photodiode. By interposing the formed intermediate impurity layer, the electric field between the P + HADS layer and the N-type photodiode was weakened. In addition, the channel stop layer is formed of an impurity layer having a high concentration and an intermediate impurity layer formed by doping impurities of about 1-2 orders lower than the concentration of the impurities constituting the high concentration impurity layer, thereby forming the channel stop layer and the N-type photodiode. Weakened the electric field between.
따라서, 포토디텍터 내의 전계의 크기에 비례하여 증가하는 암전류 및 백점의 발생을 감소시킬 수 있어, 결과적으로 고화질의 고체촬상소자를 가능하게 하였다.Therefore, it is possible to reduce the occurrence of dark currents and white spots that increase in proportion to the magnitude of the electric field in the photodetector, resulting in a high quality solid state image pickup device.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.The present invention is not limited only to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025096A KR0147603B1 (en) | 1994-09-30 | 1994-09-30 | Charge coupled device and the fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025096A KR0147603B1 (en) | 1994-09-30 | 1994-09-30 | Charge coupled device and the fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960012545A KR960012545A (en) | 1996-04-20 |
| KR0147603B1 true KR0147603B1 (en) | 1998-08-01 |
Family
ID=19394189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940025096A KR0147603B1 (en) | 1994-09-30 | 1994-09-30 | Charge coupled device and the fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147603B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102025495B1 (en) | 2018-06-29 | 2019-09-25 | 이복희 | A hair cliper |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4270742B2 (en) * | 2000-11-30 | 2009-06-03 | Ｎｅｃエレクトロニクス株式会社 | Solid-state imaging device |
-
1994
- 1994-09-30 KR KR1019940025096A patent/KR0147603B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102025495B1 (en) | 2018-06-29 | 2019-09-25 | 이복희 | A hair cliper |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012545A (en) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7422924B2 (en) | Image device and photodiode structure | |
| KR100846005B1 (en) | Angled pinned photodiode for high quantum efficiency and method of formation | |
| US5191399A (en) | Solid-state imaging device with improved photodetector | |
| US6878568B1 (en) | CMOS imager and method of formation | |
| US7217589B2 (en) | Deep photodiode isolation process | |
| EP1883969B1 (en) | Isolation process and structure for cmos imagers | |
| US20060033129A1 (en) | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors | |
| US20050285167A1 (en) | Photodiode with self-aligned implants for high quantum efficiency and method of formation | |
| JPH1070263A (en) | Solid state image sensor | |
| US20050161713A1 (en) | Imager floating diffusion region and process for forming same | |
| KR0133950B1 (en) | Solid state image sensor device & method for fabrication thereof | |
| JP2013062537A (en) | Photoelectric conversion device and imaging system | |
| US5238864A (en) | Method of making solid-state imaging device | |
| JP2013042178A (en) | Image sensor and method of manufacturing the same | |
| US6448595B1 (en) | Active photodiode CMOS image sensor structure | |
| US7391066B2 (en) | Imager floating diffusion region and process for forming same | |
| KR100562668B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| US6207984B1 (en) | CMOS sensor | |
| CN112736105A (en) | CMOS image sensor and manufacturing method thereof | |
| US6303421B1 (en) | Method of manufacturing CMOS sensor | |
| KR0147603B1 (en) | Charge coupled device and the fabrication method thereof | |
| JP2000164849A (en) | Photoelectric transfer device, solid-state image pickup device using the same and manufacture of the same | |
| KR100766675B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| US7745858B2 (en) | Photodiode with self-aligned implants for high quantum efficiency and method of formation | |
| KR0140634B1 (en) | The fabrication method of solid state image sensing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |