KR0147386B1 - 다이오드 결합형 에스램 셀의 제조방법 - Google Patents

다이오드 결합형 에스램 셀의 제조방법

Info

Publication number
KR0147386B1
KR0147386B1 KR1019910002365A KR910002365A KR0147386B1 KR 0147386 B1 KR0147386 B1 KR 0147386B1 KR 1019910002365 A KR1019910002365 A KR 1019910002365A KR 910002365 A KR910002365 A KR 910002365A KR 0147386 B1 KR0147386 B1 KR 0147386B1
Authority
KR
South Korea
Prior art keywords
diode
oxide film
sram cell
manufacturing
coupled
Prior art date
Application number
KR1019910002365A
Other languages
English (en)
Other versions
KR920017251A (ko
Inventor
이용훈
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019910002365A priority Critical patent/KR0147386B1/ko
Publication of KR920017251A publication Critical patent/KR920017251A/ko
Application granted granted Critical
Publication of KR0147386B1 publication Critical patent/KR0147386B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체의 메모리셀 소자에 관한 것으로, 특히 에스램 소자의 크기를 줄일 수 있으며 소비전력을 적게하는데 적당하도록 한 다이오드 결합형 에스램 셀의 제조방법에 관한 것이다. 종래의 메모리 셀의 제조방법은 두 개의 바이폴라 트랜지스터와 두 개 저항으로 구성된 플립플롭회로였으므로, 공정이 복잡하고 칩의 크기를 줄이는데 한계가 있으며 소비전력이 큰 단점이 있다. 이에따라 본 발명은 상기한 단점을 해결하기 위한 것으로써, 두 개의 바이폴라 트랜지스터와 두 개의 모스트랜지스터 및 두 개의 다이오드를 결합한 플립플롭회로이다. 다이오드 결합형 에스램 셀의 제조방법은 실리콘 기판위에 산화막을 형성한 후 채널이온 주입 및 드레인 영역을 형성하고, 폴리실리콘 게이트를 증착한다. 상기 공정후 에피층을 성장시켜 소오스 이온을 주입하고, 바이폴라 트랜지스터와 다이오드를 형성하며, 마지막 공정인 산화막을 형성하여 콘택홈을 뚫고 알루미늄 금속을 증착시키는 다이오드 결합형 에스램 셀 제조방법에 관한 것이다.

Description

다이오드 결합형 에스램 셀의 제조방법
제1도는 종래의 다이오드 결합형 메모리 셀 회로도
제2도는 제1도에 있어서 시모스 프로세스 공정도
제3도는 본 발명의 다이오드 결합형 에스램 셀 회로도
제4도는 제3도에 있어서 다이오드 결합형 에스램 셀의 프로세스 공정도
*도면의 주요부분에 대한 부호 설명
1, 11:P형 기판 2:필드산화막
3:제1폴리 실리콘 4,8:PSG
5:제2폴리 실리콘 6:고저항
7:제1알루미늄 금속 9:제2 알루미늄 금속
10:채널스톱퍼 10':비저항
12,13,15:포토 레지스터 14,18,22:산화막
16:드레인형성 17:폴리실리콘 게이트
19: 에피층 20:소오스 형성
21':다이오드 형성
본 발명은 반도체의 메모리 셀(Memory Cell)소자에 관한 것으로, 특히 에스램 소자(SRAM Device)의 크기를 줄일 수 있으며 소비전력을 적게하는데 적당하도록 한 다이오드 결합형 에스램 셀의 제조방법에 관한 것이다. 종래의 메모리 셀의 회로는 제1도에 도시된 바와 같이 플립플롭(flip-flop)으로 구성된 메모리 셀의 다이오드 결합형 회로이다. 따라서 바이폴라 트랜지스터(Q1)와 궤환회로를 구성하는 바이폴라 트랜지스터(Q2) 및 저항(R1,R2)의 전류 전압공급에 의해 메모리 데이터(Memory Data)를 유지하도록 한 다이오드 결합회로이다. 상기한 메모리 셀의 제조방법은 제2도에 도시된 바와같이 바이-시모스(Bi-CMOS)소자의 표준적인 프로세스 공정을 나타낸다. 바이- 시몬스 프로세스란 기본적인 바이폴라 프로세스와 시모스 프로세스를 조합한 것이다. 우선 제2도(a)에서 보는 바와같이 P형 실리콘 기판(1)위에 n형과p형의 고농도 매립층을 형성하여 그 위에 두께 1.2∼2.0(㎛)의 에피택셜 층을 성장시킨다. 이것에 의해 불순물 n형과 p형의 각각의 매립층에서 에피텍셀 층으로 확산되어 n층과 p층이 동시에 형성된다. 다음에 LOCOS(Local Oxidation of Silicon)기술에 의한 소자분리영역으로써 필드산화막(2)을 형성하고, 열산화에 의한 산화막(SiO2)과 CVD(Chemical Vaper deposition)기술에 의한 실리콘 질소막(Si3N4)을 퇴적하고 계속해서 필드산화막(2)의 밑면에 기생하는 채널의 방지용으로서 채널 스톱퍼(10)를 이온주입한 다음에 소자분리영역을 패턴하고 필드산화막(2)층을 형성한후 질화막을 제거한다. 상기 공정후 제2도(b)에서 보는 바와같이 고농도의 인(P)을 n형 컬렉터 보상확산으로 이온주입하고 계속해서 밑바탕의 산화막 제거와 게이트 산화막의 재성장을 한다. 다음에 엔모스(NMOS)와 피모스(PMOS)각각의 영역에 채널이온을 주입한다. 또한 제2도(C)에서 보는 바와같이 CVD에 의해 제1폴리실리콘층(3)을 퇴적하고, 고농도의 인(P)확산에 의해서 비저항(10')을 내리고, 다음에 게이트전극을 패턴한다. 계속해서 고농도의 비소(As)나 붕소(B)를 이온주입하고 엔모스 및 피모스 트랜지스터의 소오스(Source), 드레인(Drain)과 바이폴라 트랜지스터의 베이스영역을 형성한다. 상기 공정후 제2도(d)에 도시된 바와같이 층간절연막 PSG(Phosphosilicate glass)(4)를 퇴적하고 계속해서 에미터 확산영역, 컬렉터 엔모스 트랜지스터의 소오스 및 드레인의 콘택(Contact)홈을 뚫는다. 이어서 CVD에 의한 제 2폴리실리콘층(5)을 퇴적하고 배선과 고저항(6)소자를 패턴한다. 그리고 고농도의 인(P)을 에미터 확산영역 및 배선영역에 이온주입한다. 마지막 공정으로서 제2도(e)에 도시된 바와같이 베이스, 피모스 트랜지스터와의 소오스 및 드레인의 콘택홈(6)을 뚫고 다음에 제 1알루미늄(A1)(7) 금속을 증착하고 배선을 패턴한 후 다시 층간절연막 PSG(8)를 퇴적하여 콘택홈을 뚫고 제 2알루미늄(A1)(9)금속을 증착하여 패턴형성을 한다. 이와같은 종래의 메모리 셀의 제조방법은 공정이 복잡하고 칩의 크기를 줄이는데 한계가 있으며 소비전력이 큰 단점이 있다. 이에 따라 본 발명은 상기한 단점을 해결하기 위한 것으로서, 첨부된 도면에 따라 다이오드 결합형 에스램 셀(SRAM Cell)의 제조방법을 상세히 설명하면 다음과 같다. 우선 제3도에 도시된 바와 같이 두 개의 바이폴라 트랜지스터(Q1,Q2)와 종래의 부하저항(R1,R2)대신에 모스 트랜지스터(D1,D2)를 구성하여 저항에서의 손실을 최소가 되도록할 수 있음으로 인하여 전력소모량을 줄일 수 있어 저전압으로 구동이 될 수 있는 메모리 셀이다. 상기 에스램 셀의 공정순서를 제4도(a)∼(d)에 도시한 바와 같이 P형 실리콘 기판(11)위에 포토레지스트(12)을 형성하고 선택적 산화에 의해 산화막(14)을 형성한다. 또한 포토레지스트(Photo Resist)(13)를 이용하여 양측의 산화막(14)을 형성하고 P-채널(Channel)이온주입후 포토레지스트(15)를 이용하여 산화막(14)의 선택에치 공정을 실시하고 N드레인(16)형성한다. 상기 공정후 제4도(e)∼(g)에 도시된 바와같이 폴리실리콘 게이트(17)를 증착하고 산화막(18)을 형성한 후 포토레지스트(12)를 제거하고 실리콘 에피텍셜(Epitaxal)(19)을 형성하여 이온을 주입에 의해 소오스영역(20)이 형성된다. 제4도(h)∼(i)에 도시된 바와같이 PNP바이폴라 트랜지스터를 형성하고 다이오드(21)을 형성한후 얇은 산화막(22)을 형성한다. 마지막 공정으로써 제4도(j)에 도시된 바와같이 산화막(22)의 콘택(Contact)홈을 뚫어 알루미늄(A1)(23)금속 증착시킨다. 이상과 같은 메모리 셀인 에스램의 제조방법은 공정이 간단하며 칩의 크기를 줄일 수 있고 소비전력이 적어서 저전압으로 구동시킬수 있는 효과가 있다.

Claims (1)

  1. 실리콘기판위에 포토레지스트를 이용하여 선택적 산화에 의해 산화막을 형성하는 단계와, 채널이온주입후 포토레지스트를 이용하여 상기 산화막을 선택 에칭하고 드레인을 형성하는 단계와, 상기 산화막위에 폴리실리콘 게이트를 증착하고 산화막을 형성한후 포토레지스트를 제거하여 실리콘 에피택셜을 형성하는 단계와, 상기 에피층에 이온을 주입하여 소오스영역을 형성하고 바이폴라 트랜지스터와 다이오드를 형성한후 산화막을 형성하는 단계와, 상기 산화막의 콘택홈을 뚫어 알루미늄 금속을 증착시키는 단계를 포함하여 이루어진 것을 특징으로 하는 다이오드 결합형 에스램 셀 제조방법.
KR1019910002365A 1991-02-12 1991-02-12 다이오드 결합형 에스램 셀의 제조방법 KR0147386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910002365A KR0147386B1 (ko) 1991-02-12 1991-02-12 다이오드 결합형 에스램 셀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910002365A KR0147386B1 (ko) 1991-02-12 1991-02-12 다이오드 결합형 에스램 셀의 제조방법

Publications (2)

Publication Number Publication Date
KR920017251A KR920017251A (ko) 1992-09-26
KR0147386B1 true KR0147386B1 (ko) 1998-08-01

Family

ID=19311049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002365A KR0147386B1 (ko) 1991-02-12 1991-02-12 다이오드 결합형 에스램 셀의 제조방법

Country Status (1)

Country Link
KR (1) KR0147386B1 (ko)

Also Published As

Publication number Publication date
KR920017251A (ko) 1992-09-26

Similar Documents

Publication Publication Date Title
US4637125A (en) Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
US4818720A (en) Method for manufacturing a BiCMOS device
US5034337A (en) Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US4120707A (en) Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion
US4764482A (en) Method of fabricating an integrated circuit containing bipolar and MOS transistors
US3955269A (en) Fabricating high performance integrated bipolar and complementary field effect transistors
US5108944A (en) Method of manufacturing a semiconductor device
US5256582A (en) Method of forming complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate
US5065212A (en) Semiconductor device
KR910006672B1 (ko) 반도체 집적회로 장치 및 그의 제조 방법
US5102811A (en) High voltage bipolar transistor in BiCMOS
KR970005146B1 (ko) Bi-CMOS 반도체장치
US5181095A (en) Complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate
KR970000425B1 (ko) BiCMOS형 전계효과 트랜지스터 및 그의 제조방법
JPS60163452A (ja) バイポーラデバイスおよび電界効果デバイスを有する集積回路およびその製造方法
US5227654A (en) Semiconductor device with improved collector structure
US6914308B2 (en) Vertical PNP bipolar transistor
KR0147386B1 (ko) 다이오드 결합형 에스램 셀의 제조방법
KR0161846B1 (ko) 바이-모스 에스램 셀의 제조방법
EP0182876B1 (en) Tri-well cmos technology
US6479338B2 (en) CMOS device and method of manufacturing the same
GB2154061A (en) Methods of manufacturing semiconductor circuit devices
KR0136915B1 (ko) 레치-업 현상을 방지할 수 있는 바이폴라-씨모스의 제조방법
JPS62181458A (ja) 相補型ｍｏｓトランジスタ及びその製造方法
KR100259586B1 (ko) 반도체장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee