KR0146743B1 - 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치 - Google Patents

전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치

Info

Publication number
KR0146743B1
KR0146743B1 KR1019940039450A KR19940039450A KR0146743B1 KR 0146743 B1 KR0146743 B1 KR 0146743B1 KR 1019940039450 A KR1019940039450 A KR 1019940039450A KR 19940039450 A KR19940039450 A KR 19940039450A KR 0146743 B1 KR0146743 B1 KR 0146743B1
Authority
KR
South Korea
Prior art keywords
signal
bus
control board
board
gate
Prior art date
Application number
KR1019940039450A
Other languages
English (en)
Other versions
KR960027716A (ko
Inventor
강석환
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940039450A priority Critical patent/KR0146743B1/ko
Publication of KR960027716A publication Critical patent/KR960027716A/ko
Application granted granted Critical
Publication of KR0146743B1 publication Critical patent/KR0146743B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 전전자교환기의 ISDN 정합장치에서 제어보드와 가입자보드간의 통신 처리수단에 관한 것으로서, 특히 제어보드와 가입자 보드간의 통신수단으로 직렬버스를 이용하며, 직렬버스를 이중화 함으로써 시스템의 통신장애를 양호히 개선할 수 있도록 한 직렬버스 이중화 통신 로직의 중재장치에 관한 것이다.
본 발명은 전전자교환기의 제어보드와 가입자 보드간에 직렬버스를 통해 데이터 송수신하므로, 하드웨어의 구성을 간단히 할 수 있고 버스신호선의 감소로 인하여 내잡음성을 개선할 수 있으며, 직렬버스를 이중화하여 운용하므로 버스에 장애가 발생되는 경우에도 신속히 다른 버스로 대체하여 통신할 수 있어서 데이터 송수신의 신뢰성을 향상시키게 된다.

Description

전전자교환기에서 직렬버스 이중화 통신로직의 중재장치
제1도는 종래의 전전자교환기에서 제어보드와 가입자보드간의 통신처리 수단을 나타낸 참고도.
제2도는 제1도예의 병렬버스 통신작용에 대한 참고도.
제3도는 본 발명에 의한 직렬버스 이중화 통신 로직이 구비된 시스템회로 블럭도.
제4도는 제3도에서 제어보드측 SCC(Serial Communication Controller) 포트에서의 동작 타이밍 챠트.
제5도는 제3도에 도시된 버스중재회로를 구체적으로 나타낸 참고도.
*도면의 주요부분에 대한 부호의 설명
11, 22:제어보드 12,23:가입자보드
11a,12a, 22a, 23a: CPU 11b,12b:SCC 포트
12c:버스중재회로 SC-busφ, SC-bus1:제1, 제2 직렬버스
22b, 23b:디코더 22c, 23c:듀얼포트램
22d, 23d:통신버퍼
본 발명은 전전자교환기의 ISDN 정합장치에서 제어보드와 가입자보드간의 통신 처리수단에 관한 것으로서, 특히 제어보드와 가입자 보드간의 통신수단으로 직렬버스를 이용하며, 직렬버스를 이중화 함으로써 시스템의 통신장애를 양호히 개선한 수 있도록 하는 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치에 관한 것이다.
종래 전전자교환기의 ISDN 가입자 정합수단에서 제어보드와 가입자보드간의 통신처리수단은 제1도에서 알 수 있는 바와같이, 백보드(21)에 제어보드(22)와 가입자보드(23)가 구비되어 있고, 제어보드(21)측에는 CPU(22a), 디코더(22b), 듀얼포트램(22c), 통신버퍼(22d)등을 포함하고 있으며, 가입자보드(23)측 역시 CPU(23a), 디코더(23b), 듀얼포트램(23c), 통신버퍼(23d)등이 포함되어져 있다.
또한, 상기 통신버퍼(22d,23d)사이에는 병렬버스(24)가 연결되어 제어보드(22)와 가입자 보드(23)간의 통신처리를 인터페이싱하고 있다.
이러한 종래기술에서 제어보드(22)와 가입자 보드(23) 사이에 통신하는 경우, 백 플레인 보드(21)에 형성된 병렬버스(24)를 이용한 통신에서 데이터 전송속도는 제어보드(22)와 가입자 보드(23)의 응답시간과 버스의 전달지연으로 결정되므로, 백 플레인 보드(21)에 형성된 병렬버스의 최대 통신처리 가능 처리량을 얻기 위해서 타이밍 파라미터들을 최적화 하여야 할 필요가 있으며, 통신버퍼(22d, 23d)가 TTL의 구동에 의해 동작되도록 구성되어 있어 백 플레인 보드의 병렬버스를 구동하는데 문제점이 있었다.
일예로, 상기 통신버퍼(22d,23d)가 무부하 일 때 60~100Ω정도의 특성 임피던스를 갖는 백 플레인을 TTL로 구동한다면 TTL 구동소자의 용량성 부하 때문에 20Ω이하로 낮아지게 된다.
즉, 이러한 시스템에서 TTL의 전기적 규격에 맞게 보장하려면 300mA 이상의 구동전류가 필요하다.
그러나, 여기서의 TTL 구동전류는 64~200mA 정도여서 신호가 안정될려면 긴 안정시간을 요하게 되는 것이며, 구동신호가 백플레인을 여러번 왕복해야 한다.
또, 버스의 전달지연도 용량성 부하 때문에 부하가 없는 경우 보다 3~5배정도 전달지연이 길다.
여기서는 TTL버스구동소자의 출력용량성 부하는 이들 상호간의 커넥터와 기판의 신호선에 의한 용량성 부하를 포함하여 20~25PF 정도이다.
그러므로, TTL은 버스를 구동하기 위해 높은 구동전류가 필요하게 되고 이전류는 출력단의 용량성 부하를 높이게 되며, 이 용량성 부하는 특성 임피던스를 낮추게 되므로 낮은 특성 임피던스를 구동하기 위해서는 많은 구동전류가 요구된다. TTL 버스의 경우 한번의 구동으로 충분한 전압변화를 형성하기 어려워 버스 터미내이션에서 형성되는 반사파(reflection wave)가 몇번 왕복하는 시간이 필요하다.
버스신호선의 전송선은
(이때, ZO:특성임피던스, LO: 분산 고유인덕턴스, CO: 분산 고유캐패시턴스, tpo:전달지연)
으로 표시되며, 백플레인에 설치된 보드, 컨넥터 등에 의해 Co와 Lo가 변화해 백플레인이 단위 길이당 균일한 부하 CL을 갖게 되면
(이때, ZL:수정된 특성 임피던스, tpL: 수정된 전달지연, CL: 분산로드 캐패시턴스)로 변화한다.
일정한 간격 dslot으로 일정한 용량성 부하가 있다면 CL= Cslot/dslot와 같은 분산된 용량성 부하 효과가 생긴다.
특정 임피던스 Zo인 백플레인 신호선이 분산된 용량성 부하 CL에 의해서 특성 임피던스가 ZL로 변화한 경우 제2도와 같이 백 플레인에 연결된 구동소자는 출력단에 전송선이 병렬로 두 개 연결된 것과 같다.
즉, TTL 구동소자가 V의 전압을 유도하려면
의 구동전류가 필요하게 된다. 따라서, 백 플레인 길이가 LB인 경우 신호가 백 플레인을 통해 전달되는 시간 tL즉, tL= tpLLB를 구할 수 있다.
이상과 같이, 종래의 전전자 교환기 ISDN망 정합장치에서는 제어보드(22)와 가입자 보드(23) 사이에 데이터 통신하는 경우 백 플레인 보드에 설치된 병렬버스를 통해 TTL 구동으로 통신하므로, 용량성 부하등에 의한 낮은 임피던스로 병렬버스를 구동하기 위해서는 높은 구동전류가 필요하나, 실제의 TTL의 구동전류는 이보다 적기 때문에 신호가 안정되게 하기 위해서는 긴 안정화 시간을 요하게 되어 데이터 송수신의 전달지연이 길어지게 되고, 이로 인하여 버스의 전송 성능저하와 데이터 오류의 발생확률이 커져 데이터 송수신의 신뢰성이 저하되는 문제점이 있다.
또한, 종래의 전전자 교환기 ISDN망 정합장치에서는 제어보드(22)와 가입자 보드(23) 사이에 단일의 병렬버스를 통하여 통신하므로 해당 병렬버스에 장애가 발생되는 경우 데이터를 송수신할 수 없게되어 데이터 송수신의 신뢰성이 저하되고, 다수의 신호선을 구비한 병렬버스를 사용함으로 인하여 내잡음성이 저하되고 제어보드(22)와 가입자 보드(23) 사이에서의 통신운용을 위한 회로의 설계제작에 많은 비용이 소요되는 문제점이 있다.
본 발명은 상술한 바와같은 문제점을 해결하기 위하여 안출된 것으로, 그 목적은 직렬버스를 통해 이중화 통신처리를 함으로써 전전자 교환기의 ISDN망 정합장치에서 통신 전송 픔질을 양호히 확보할 수 있도록 하는 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 특징은, 자체에 구비된 제어보드와 가입자보드 사이에 데이터를 송수신하면서 통신서비스를 제공하는 전전자교환기에 있어서, 상기 제어보드와 가입자보드 사이에 이중화된 직렬버스를 설치하여 직렬버스를 통해 데이터를 송수신하고, 상기 이중화된 직렬버스를 운용하기 위한 버스중재회로를 구비하고, 상기 버스중재회로는 이중화된 직렬버스의 점유를 각 직렬버스 별로 중재하기 위한 동일 구성의 2개 회로를 구비하되; 상기 버스중재회로에 구비된 상기 2개회로의 각각은, 상기 제어보드로부터 인가되는 보드 에드레스, 프레임 동기신호, 클럭과, 후술하는 제1게이트로 부터의 신호를, 입력으로 하여 생성한 신호를 출력하는 제1카운터와; 상기 제어보드로부터 인가되는 보드 어드레스, 프레임 동기신호, 클럭과, 상기 제1카운터로부터의 신호와, 후술하는 제1게이트로부터 인가되는 신호를, 입력으로 하여 생성한 신호를 출력하는 제2카운터와; 상기 제2카우나터와 후술하는 제3게이트로부터 인가되는 신호에 의해 가입자 보드가 직렬버스를 점유하여 데이터를 직렬 전송할 수 있게 하기 위한 버스점유신호를 출력하는 플립플롭과; 상기 제어보드로부터 인가되는 프레임 동기신호와 상기 플립플롭으로부터 출력되어 인가되는 버스점유신호를 카운팅하여 데이터의 전송을 제어하는 소정의 신호를 출력하는 제3카운터와; 상기 플립플롭으로부터 출력되는 버스점유신호를 카운팅하여 생성된 신호를 출력하는 제4카운터와; 상기 제4카운터로부터 인가되는 신호를 반전시켜 생성된 장시간 버스점유신호를 출력하는 제2게이트와; 상기 제어보드로부터 인가되는 버스점유신호와 상기 플립플롭으로부터 출력되어 인가되는 버스점유신호를 논리곱하여 생성한 신호를 상기 제1,2 카운터에 출력하는 제1 게이트와; 상기 가입자보드로부터 인가되는 정지신호와 상기 제2게이트로 부터의 장시간 버스점유신호와 후술하는 래치부로 부터의 신호를 논리곱하여 생성된 신호로 상기 플립플롭의 동작을 제어하는 제3 게이트와; 상기 제어보드로부터 인가되는 버스점유 선택신호와 상기 가입자 보드로부터 인가되는 버스 인에이블신호를 래치하여 상기 제3 게이트의 한 입력단에 신호를 입력하는 래치부를 포함하는데 있다.
이하에서 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제3도는 본 발명에 의한 직렬버스 이중화 통신 로직을 구비한 시스템 회로 블럭도 이고, 제4도는 제3도에 도시된 제어보드측 SCC포트에서의 동작 타이밍 챠트이며, 제5도는 제3도에 도시된 버스중재회로의 상세 구성도 이다.
제3도에서 알 수 있는 바와같이, 본 발명은 제어보드(11)측의 CPU(11a)에 탑재된 SCC포트(11b)와 가입자보드(12)측의 버스중재회로(12c) 사이에는 이중화된 제1, 제2 직렬버스(SC-busφ, SC-bus1)가 연결되어져 있고, 상기 버스중재회로(12c)는 가입자 보드(12)측의 CPU(12a)에 탑재된 SCC포트(12b)와 연결되어져 있다. 버스중재회로(12c)는 후술하는 바와 같이 제5도에 도시된 구성으로 이루어지는데, 제5도에 도시된 회로를 제1 직렬버스(SC-busφ)와 제2 직렬버스(SC-bus1)에 대해 개별로 1개씩 구비함으로써 해당 회로에 의해 제1, 제2 직렬버스(SC-busφ, SC-bus1)에 대한 점유를 증재한다.
즉, 상기 버스중재회로(12c)는 제1 직렬버스(SC-busφ)와 제2 직렬버스(SC-bus1)에 대한 버스점유를 중재하기 위한 동일 구성의 회로를 2개 구비하는데, 그중 제1 직렬버스(SC-busφ)에 대한 버스점유를 중재하는 회로는 첨부 도면 제5도에서 알 수 있는 바와같이, 제1카운터(C1)와, 제2카운터(C2), 제3카운터(C3), 제4카운터(C4), 플립플롭(FF), 제1게이트(G1), 제2게이트(G2), 제3게이트(G3) 및 래치부(LT)로 이루어진다. 제1카운터(C1)는 제어보드(11)로부터 인가되는 가입자 보드(12)를 식별하기 위한 보드 어드레스(BAφ,BA1)와, 첨부 도면 제4도의 타이밍으로 인가되는 프레임 동기신호(SC-FS), 클럭(SC-CLK)과, 제1게이트(G1)로부터 인가되는 신호를, 입력으로 하여 생성한 신호를 제2카운터(C2)측에 출력한다. 제2카운터(C2)는 제어보드(11)로부터 인가되는 가입자 보드(12)를 식별하기 위한 보드 어드레스(BA2,BA3)와, 첨부 도면 제4도의 타이밍으로 인가되는 프레임 동기신호(SC-FS), 클럭(SC-CLK)과, 제1카운터(C1)로 부터의 신호와, 제1게이트(G1)로부터 인가되는 신호를, 입력으로 하여 생성한 신호를 플립플롭(FF)측에 출력한다.
또한, 플립플롭(FF)은 제2카운터(C2)와 제3게이트(G3)로부터 인가되는 신호에 의해 가입자 보드가 제1직렬버스(SC-busφ)를 점유하여 데이터를 직렬 전송할 수 있게 하기 위한 버스점유신호(ASRTφ*)를 출력한다.
제3카운터(C3)는 상기 제어보드(11)로부터 인가되는 프레임 동기신호(SC-FS)와 플립플롭(FF)으로부터 출력되어 인가되는 버스점유신호(ASRT ψ*)를 카운팅하여 데이터의 전송을 제어하는 소정의 신호를 출력한다.
제4카운터(C4)는 플립플롭(FF)으로부터 출력되는 버스점유신호(ASRTφ*)를 카운팅하여 생성된 신호를 제2게이트(G2)측에 출력하고, 제2게이트(G2)는 제4카운터(C4)로부터 인가되는 신호를 반전시켜 생성된 장시간 버스점유신호(LASRTφ*)를 제3게이트(G3)측에 입력한다.
제1게이트(G1)는 논리곱 게이트로서 제어보드(11)로부터 인가되는 버스점유신호(SCASRTφ*)와 플립플롭(FF)으로부터 출력되어 인가되는 버스점유신호(ASRTφ*)를 논리곱하여 생성한 신호를 출력함으로써 제1,2 카운터(C1,C2)를 리셋 시키며, 제3 게이트(G3)는 정지신호(HALT*)와 제2게이트(G2)로 부터의 장시간 버스점유신호(LASRTφ*)와 래치부(LT)로 부터의 신호를 논리곱하여 생성된 신호로 플립플롭(FF)의 동작을 제어한다.
래치부(LT)는 제어보드(11)로부터 인가되는 버스점유 선택신호(DB8, DB9; 가입자 보드에 의한 제1 및 제2 직렬버스 점유 중의 하나를 선택하기 위한 신호)와 가입자 보드(12)로부터 인가되는 버스 인에이블신호(SCRDY*)를 래치하여 제3 게이트(G3)의 한 입력단에 신호를 제공하는 구성으로 되어 있다.
이상 설명한 바와 같은 제5도의 회로는 버스중재회로(12c)에 구비되어 제1 직렬버스(SC-busφ)에 대한 버스점유를 중재하는 기능을 수행하는데, 제2 직렬버스(SC-bus1)에 대한 버스점유를 중재하는 기능을 수행하기 위해 버스중재회로(12c)에 구비되는 회로도 제5도에 도시된 바와 마찬가지의 구성으로 이루어지므로 이에 대한 설명은 생략하기로 한다.
이러한 구성의 본 발명은 그 작용 및 효과가 다음과 같다.
즉, 본 발명은 제3도 내지 제5도에서 알 수 있는 바와같이 제어보드(11)와 가입자보드(12)사이에서 CPU(11a,12a) 및 SCC 포트(11b,12b)를 이용한 HDLC 프레임 형태로 통신처리를 실행하며, 이때의 데이터 최대 전송속도는 1Mbps로 운용된다.
제어보드(11)에서 클럭(SC-CLK) 및 프레임 동기신호(SC-FS)를 생성한후 각 가입자의 버스점유에 관계없이 송신(Tx) 및 수신(Rx)이 동일하게 이루어지도록 각 가입자측에 공급한다. 이때, SCC포트는 제1 직렬버스(SC-busφ)와 제2 직렬버스(SC-bus1)로 이중화 운용되도록 하며 2개의 직렬버스중에서 임의의 단일 버스로 전 이중(full-duplex)통신을 수행하는데, 제어보드(11)에서 각 가입자 보드(12)로 전송되는 데이터는 전 가입자에게 동일하게 공급하고, 가입자 보드(12)는 해당 전송되는 데이터 중에서 보드 어드레스(BAφ~BA3)의 신호 조합에 의해 자기에게 할당된 동기신호(SC-FS)에서 전송되는 데이터를 받아들이도록 되어 있다.
또한, 가입자 보드(12)의 각 가입자에서 제어보드(11)로 데이터를 전송하는 경우, 버스중재회로(12c)가 자신의 보드 어드레스(BAφ~BA3)에서 직렬버스를 점유한후 해당 포트를 인에이블(Enable)시켜 데어터를 제어보드(11)측에 전송한다. 이 기간동안에는 다른 가입자보드는 버스를 점유하지 못하도록 하고, 버스점유시간이 고정된 시간보다 길어지는 경우는 데이터를 전송하는 가입자 보드(12)의 버스점유를 디스에이블(disable) 시킬 수 있도록 하며, 2개의 직렬버스(SC-busφ, 1)에 의해 직렬버스를 이중화로 운용하므로 한 직렬버스가 비정상 상태인 경우 다른 직렬버스를 통해 데이터를 전송할 수 있어 데이터 송수신의 신뢰성을 향상시키게 된다.
제어보드(11)와의 통신에 있어서, 가입자 보드(12)에서의 수신은 모든 보드에서 이루어지도록 되어 있고, 가입자 보드(12)에서 제어보드(11)로 의 송신은 보드 어드레스(BAφ~3)에 의해 자신의 보드가 선택되면 가입자보드(12)로부터 인가되는 버스 인에이블신호(SCRDY*)와 제어보드(11)로부터 인가되는 버스점유 선택신호 (DB8, DB9)로 래치부(LT)를 인에이블시켜 제1직렬버스(SC-busφ)를 인에이블 시킨후, CPU(12a)측으로 버스점유신호(ASRTφ*)를 보내면 CPU(12a)는 해당 SCC포트(12b)를 인에이블하여 데이터를 송신할 수 있게 한다.
이때, 제어보드(11)측에 데이터를 송신하는 가입자 보드(12)의 버스점유시간이 너무 길면(최대치 데이터 전송만큼 시간 할당되어 있음), 하드웨어적으로 버스점유신호(ASRTφ*)를 이용하여 제4 카운터(C4)와 제2게이트(G2)를 거쳐 나온 신호를 장시간 버스점유신호(LASRTφ*)로 CPU(12a)측에 전달하고, 버스점유신호(ASRTφ*)를 디스에이블시켜 제어보드(11)로의 데이터 송신(Tx)을 중단한다.
또한, 하드웨어적으로 제공할 수 있는 버스점유신호(ASRTφ*)의 기간 외에 데이터 프레임 송신이 완전히 끝난 경우에는 (이때는 하드웨어적으로 장시간 버스점유신호(LASRTφ*)의 기간 이내에 데이터 프레임 송신이 끝난 경우) 가입자보드(12)는 버스 인에이블신호(SCRDY*)를 출력한 다음, 제어보드(11)로부터 인가되는 버스점유 선택신호(DB8, DB9)를 래치부(LT)에 라이트(Write)하여 데이터가 전송되는 해당 SCC포트를 디스에이블하여, 강비자 보드(12) 자신의 버스점유 해제를 CPU로 통보한다.
하드웨어적으로 가입자 보드(12)가 다운 상태가 되었을때는 정지신호(HALT*)로서 버스점유신호(ASRTφ*)를 디스에이블시켜 데이터의 송신을 중단한다.
이상에서 설명한 바와같이, 본 발명은 전전자교환기의 제어보드와 가입자 보드간에 직렬버스를 통해 데이터 송수신하므로, 하드웨어의 구성을 간단히 할수 있고 버스신호선의 감소로 인하여 내잡음성을 개선할 수 있으며, 직렬버스를 이중화하여 운용하므로 버스에 장애가 발생되는 경우에도 신속히 다른 버스로 대체하여 통신할 수 있어서 데이터 송수신의 신뢰성을 향상시키게 된다.

Claims (1)

  1. 자체에 구비된 제어보드와 가입자보드 사이에 데이터를 송수신하면서 통신서비스를 제공하는 전전자 교환기에 있어서, 상기 제어보드와 가입자보드 사이에 이중화된 직렬버스를 설치하여 직렬버스를 통해 데이터를 송수신하고, 상기 이중화된 직렬버스를 운용하기 위한 버스중재회로를 구비하고, 상기 버스중재회로는 이중화된 직렬버스의 점유를 각 직렬버스 별로 중재하기 위한 동일 구성의 2개 회로를 구비하되; 상기 버스중재회로에 구비된 상기 2개회로의 각각은, 상기 제어보드로부터 인가되는 보드 어드레스, 프레임 동기신호, 클럭과, 후술하는 제1게이트로 부터의 신호를, 입력으로 하여 생성한 신호를 출력하는 제1카운터와; 상기 제어보드로부터 인가되는 보드 어드레스, 프레임 동기신호, 클럭과, 상기 제1카운터로 부터의 신호와, 후술하는 제1게이트로부터 인가되는 신호를, 입력으로 하여 생성한 신호를 출력하는 제2카운터와; 상기 제2카운터와 후술하는 제3게이트로부터 인가되는 신호에 의해 가입자 보드가 직렬버스를 점유하여 데이터를 직렬 전송할 수 있게 하기 위한 버스점유신호를 출력하는 플립플롭과; 상기 제어보드로부터 인가되는 프레임 동기신호와 상기 플립플롭으로부터 출력되어 인가되는 버스점유신호를 카운팅하여 데이터의 전송을 제어하는 소정의 신호를 출력하는 제3카운터와; 상기 플립플롭으로부터 출력되는 버스점유신호를 카운팅하여 생성된 신호를 출력하는 제4카운터와; 상기 제4카운터로부터 인가되는 신호를 반전시켜 생성된 장시간 버스점유신호를 출력하는 제2게이트와; 상기 제어보드로부터 인가되는 버스점유신호와 상기 플립플롭으로부터 출력되어 인가되는 버스점유신호를 논리곱하여 생성한 신호를 상기 제1,2 카운터에 출력하는 제1 게이트와; 상기 가입자보드로부터 인가되는 정지신호와 상기 제2게이트로 부터의 장시간 버스점유신호와 후술하는 래치부로 부터의 신호를 논리곱하여 생성된 신호로 상기 플립플롭의 동작을 제어하는 제3 게이트와; 상기 제어보드로부터 인가되는 버스점유 선택신호와 상기 가입자 보드로부터 인가되는 버스 인에이블신호를 래치하여 상기 제3 게이트의 한 입력단에 신호를 입력하는 래치부를 포함하는 것을 특징으로 하는 전전자교환기에서 직렬버스 이중화 통신로직의 중재장치.
KR1019940039450A 1994-12-30 1994-12-30 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치 KR0146743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039450A KR0146743B1 (ko) 1994-12-30 1994-12-30 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039450A KR0146743B1 (ko) 1994-12-30 1994-12-30 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치

Publications (2)

Publication Number Publication Date
KR960027716A KR960027716A (ko) 1996-07-22
KR0146743B1 true KR0146743B1 (ko) 1998-08-17

Family

ID=19405551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039450A KR0146743B1 (ko) 1994-12-30 1994-12-30 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치

Country Status (1)

Country Link
KR (1) KR0146743B1 (ko)

Also Published As

Publication number Publication date
KR960027716A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US6453374B1 (en) Data bus
US4281380A (en) Bus collision avoidance system for distributed network data processing communications system
US4604689A (en) Bus repeater
US5202884A (en) Multiplexing scheme for modem control signals
US5305317A (en) Local area network adaptive circuit for multiple network types
US4967344A (en) Interconnection network for multiple processors
US5896516A (en) Method and apparatus for reducing propagation latency in a high speed crossbar switch
US5418911A (en) Data path switch method and apparatus that provides capacitive load isolation
WO1996006397A1 (en) Switched synchronous bus architecture
EP0679275A1 (en) A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
KR910007646B1 (ko) 백플레인 버스
US5455917A (en) Apparatus and method for frame switching
EP0942555A2 (en) Communication system and communication control method for realizing reliable communication using a dual bus
US5608883A (en) Adapter for interconnecting single-ended and differential SCSI buses to prevent `busy` or `wired-or` glitches from being passed from one bus to the other
US5107257A (en) Bus relay apparatus for multi-data communication processing system
US4962378A (en) Multi-user serial bus system
US5703883A (en) Expandable repeater controller
KR0146743B1 (ko) 전전자교환기에서 직렬버스 이중화 통신 로직의 중재장치
CA2105054C (en) Master microchannel apparatus for converting to switch architecture
EP0596694A1 (en) Ethernet repeater
EP0344677B1 (en) Microprocessor system
US5056110A (en) Differential bus with specified default value
US5777996A (en) Inter-repeater backplane for allowing hot-swapping of individual repeater circuits
US4803699A (en) Bus apparatus with a plurality of transmitters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030219

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee